それらを用いた実デバイスの解析例について紹介する。 先端半導体デバイスの 2. 研究開発を支援する分析技術 球面収差補正装置付き STEM 装置による超高分 解能観察・組成分析 透過型電子顕微鏡は、鏡体内に配置された電磁レン ズによって結像を行っているが、原理的に凸レンズし 形態科学研究部 清水夕美子 か形成できないため、1 点から出射した電子が 1 点に 藤本 収束しないという、いわゆる球面収差が存在している。 秀信 この球面収差の存在により、空間分解能に限界がある 1. （500kV 以下の電子顕微鏡では、0.1nm 以下の空間分 はじめに 解能が得られない）という問題点を抱えていた。その 半導体デバイスの市場は、日本国内においては、撤退 や縮小が続いているが、スマートフォン等のタブレット 端末の普及と、通信インフラの急速な整備に伴うビッグ データへの要請から、これらに搭載される先端半導体に 対する性能向上へのニーズは大きく、世界的には成長分 野といえる。 最先端の半導体デバイスの開発動向は、数年前から、 （１）CMOS デバイスの微細化（スケーリング）に性 能の向上を追求するいわゆる「More Moore（MM）」と 呼ばれる分野と、（２）異種機能を持つ素子を混載し多 機能化を目指す「More than Moore（MtM）」、あるいは、 CMOS とは全く異なる概念を導入する「Beyond CMOS （BC）」と呼ばれる分野に 2 極化しつつある。さらに、 前者の MM 分野においては、水平方向への微細化が物 理的な限界に達し、デバイス構造の 3 次元化、あるいは 垂直方向への積層といった、いわゆる「3 次元デバイス」 へと舵を切った。ITRS 2011 年度版の PIDS の章におい ても、約 1/3 が 3 次元デバイスの解説に割かれており、 微細化の潮流は完全に 3 次元化へと向かっている[1]。 実際、Intel や TSMC に代表されるファウンドリは、 20nm 以下の技術ノードをロジックデバイスに採用し、 いずれも Fin-FET と呼ばれる 3 次元トランジスタを量 産プロセスに導入済みである[2]。また、メモリの分野で も、昨年 3D-NAND が市販され、NAND フラッシュメ モリ分野における垂直方向への積層（3 次元化）が量産 技術となり、その他のメモリ製造メーカーも同様の動き を見せている[3]。 3 次元化の進展とともに、各デバイスに含まれる積層 構造のスケーリング（物理膜厚の減少）も並行して進ん でおり、3 次元化とスケーリングが同時進行していると いえる。 以上の背景から、半導体デバイスに対する分析・評価 ため、従来は加速電圧を上げる（超高圧）ことで、分 には、この「3 次元化＋スケーリング」に対応した技術 がある。この際、Cs-STEM は非常に強力なツールと が求められることとなる。そのため、評価手法としては、 なるが、通常の加速電圧（200kV 以上）で極微小電子 電子顕微鏡周辺技術が中心になる。この電子顕微鏡の分 プローブを用いて分析を実施すると、特に絶縁体では、 野では、球面収差補正装置を始めとして、数々の大きな 電子線照射によるダメージ（例えば、サンプルに穴が 進展があり、半導体業界からの要望に応えるべく、弊社 あく、融解するなど）が生じ、適切な結果が得られな でも技術開発に取り組んでいる。そこで本稿では、最新 いことが多い。電子線照射ダメージの低減には加速電 の市販の半導体デバイスを 題材 として取り上げ、近年 圧を下げることが有効である。Cs-STEM では、加速 の電子顕微鏡周辺技術の進展および最新の技術、および 電圧を下げても原子レベルの空間分解能を保ちつつ、 解能を向上させる試みが大半であった。 1990 年代から、この球面収差を補正する技術に対す る開発が本格化し、1995 年に球面収差補正装置を搭載 した透過型電子顕微鏡が発売され、その後急速に普及 している[4]。最近、この球面収差補正装置は、主に電 子線の照射系に採用され、0.1nm 以下の電子プローブ 径 と STEM 法 と を 組 み 合 わ せ る こ と で 、 イ メ ー ジ （STEM 像）だけでなく、組成分析（EDX,EELS）の 空間分解能の飛躍的な向上に寄与している。 弊社で今年 4 月に導入した球面収差補正装置付き STEM（以下、Cs-STEM）は、以下の特徴を有する。 ①空間分解能 100pm 以下（加速電圧によって変動） ②冷陰極電界放出型電子銃を搭載し、EELS（Electron Energy Loss Spectroscopy ） の エ ネ ル ギ ー 分 解 能 0.3eV を実現 ③加速電圧可変（60～200kV） ④ EDX の 検 出 器 と し て 大 口 径 SDD（ Silicon Drift Detector）を 2 台搭載し、超高感度組成分析が可能 ⑤多分割全方位環状検出器を搭載し、磁場／電場の検 出が可能 上記の特徴の中でも、特に半導体デバイスの評価に とって重要なのは、②、③である。先端半導体デバイ ス、特にメモリデバイスにおいては、 （極薄膜）絶縁体 ／（極薄膜）半導体界面、あるいは（極薄膜）絶縁体 ／（極薄膜）金属界面の評価が非常に重要となる。非 常に高い空間分解能でイメージ観察を実施するだけで なく、該界面での組成・結合状態分析を実施する必要 東レリサーチセンター The TRC Journal 2015 年 10 月号 ・1 かつ電子線照射ダメージをできるだけ抑えて、高分解 能 EDX/EELS 分析を実施することが可能である。 NiSi 2 は蛍石構造を有するが、その際に形成される Ni 層と Si 層の層状構造を各原子のコントラスト差から また、STEM 観察独特の手法として、HAADF 法 明瞭に確認することが可能である。また、格子定数が （High-Angle Annular Dark Field）がある。STEM Si に近いことから、両者の界面は非常に整合性の高い のように非常に細く絞った電子プローブを用いた場合、 界面であるが、界面を境界として、Si 内部で観察され サンプルによって散乱される電子のうち、高角度に散 るダンベルのうち、下側の原子が NiSi 2 内部では Ni 乱される電子の散乱確率（散乱断面積）が原子番号の に置換されている様子を確認することができる。 2 乗に比例することが知られている[5]。この高角散乱 電子を環状の検出器を用いて、選択的に検出すること で、構成元素情報を含む STEM 像を得ることが可能で ある。 Fig. 1 に メ タ ル ゲ ー ト ／ High-k 膜 が 導 入 さ れ た 45nm ノードデバイスに対する、ゲート絶縁膜近傍に おける観察結果の新旧手法の比較、Fig. 2 に Cs-STEM （EELS）により組成プロファイルを評価した結果を 示す。HAADF-STEM 像においても、TiN/HfO 2 界面 は非常に不明瞭であるが、組成プロファイルからも、 HfO 2 の強度が最大となるあたりから、Ti および N の 強度が観測され、組成プロファイルからも該界面が不 明瞭なものであることが裏付けられる。この手法によ り、従来の装置では困難であった、1nm 前後の極薄膜 で形成された界面の組成プロファイルを適切に（高空 Fig. 3 Cs-STEM HAADF image obtained from silicide area. (a) Whole image, (b)Enlarged image of interface, and (c) Schematic structure of NiSi 2 and contrast profile of obtained image. 間分解能／ダメージレス）評価できるようになったこ とがわかる。 高分解能 SEM を備えた FIB 装置による加工終点 3. Fig. 3 には、コンタクト近傍のシリサイド（NiSi 2 ） 精度の向上と 3 次元化技術 領域における高分解能 HAADF-STEM 像を示す。 3．1 微細デバイスに対する加工終点精度の向上 前述の Cs-STEM を用いた観察・分析を実施するた めには、それに相応しい薄膜サンプルが準備されてい ることが必要不可欠である。特に 45nm ノード以降の デバイスにおいては、ゲート長が 70nm 以下と非常に 小 さ く なり 、 コン タ クト 径も 狭 小 化が 進 んで い る 。 2013 年に上市された 22nm ノードデバイス以降では、 Fin-FET と呼ばれるサラウンドゲート構造が採用さ れており、アクティブ領域と素子分離領域とが 50nm 以下の間隔で交互に配置されている。そのため、狙っ Fig. 1 Comparison of conventional HRTEM image (left) and Cs-STEM HAADF image (right). たトランジスタのみを薄膜サンプル内に収めるには非 常に高度な技術が必要とされるようになってきた。 半導体デバイスの TEM 評価における薄膜加工では、 2000 年頃から FIB（Focused Ion Beam）装置が主役 を担ってきた。また、2005 年頃からは、観察用の SEM を備えたいわゆる「Dual Beam」装置が主流となって きた。弊社では、昨年 4 月に最新鋭の Dual Beam FIB 装置（FEI 製）を導入し、最先端の微細デバイスの加 工に取り組んでいる。 この装置の特徴は、擬単色化された電子線を用いた 2 次電子像の高分解能化と、2 次電子以外（反射電子 Fig. 2 Line profiles of EELS intensity across the interface between High-k gate dielectrics and metal gate electrode of 45nm node device. など）の各種検出器の高分解能化・高感度化、さらに Ga イオンビームの制御性の向上が挙げられる。中で も、反射電子検出器の高感度化・高分解能化が種々の 東レリサーチセンター The TRC Journal 2015 年 10 月号 ・2 材料が導入された最先端の微細デバイスの FIB 加工 に 3 次元 SEM 像を取得しておくことが非常に有効と 終点の精度向上には有効である。 なる。 Fig. 4 に各種検出器で取得した 22nm ノードデバイ さらに、連続 SEM 像取得時に上述の高分解能反射 スの FIB 加工中の断面 SEM 像を示す。また、Fig. 5 電子像を用いることによって、組成コントラストを強 に新旧装置を用いて作製した薄膜試料に対して得られ 調し、デバイス内部の金属配線を浮かび上がらせるこ た断面 TEM 像を示す。従来の装置で作製した薄膜試 とが可能である。また、SEM 像を取得する間隔を 5nm 料には、目的以外の部分が薄膜試料の内部に含まれて 以下にすることで、比較的分解能の高い合成 SEM 像 いるため、構造および組成分布が適切に捉えられてい を取得することができる。 ない。一方で、新装置で作製した試料では、目的の部 この手法は、加工／観察エリアを拡張することで、 分のみ取り出すことに成功（薄膜試料の膜厚は、40nm 例えば貫通 Si ビア（TSV）や半田界面の 3 次元形状評 以下）していることがわかる。この結果、コンタクト 価にも応用することが可能である。 部の構造が非常に明瞭に捉えられていることがわかる。 20nm ノード以降のデバイスの評価には、このような 高分解能 SEM を備えた FIB が必須であるといえる。 Fig. 4 Comparison of TLD-SE (left) and ICD (right, In-Column Detector) images obtained by latest dual-beam FIB. In ICD, material contrast is clearly observed. Fig. 6 Three-dimensional 3D-NAND flash memory. Fig. 5 Comparison of cross-sectional TEM image of specimen foil prepared by conventional FIB (left) and that by latest one (right). In the right image, overlap of the structures in thickness direction is not observed. 3．2 4. rendered image of 3 次元 NAND フラッシュメモリの構造解析 上記で紹介した手法を組み合わせて、昨年度上市さ れた 3 次元 NAND フラッシュメモリについて、構造 解析を実施した例を紹介する。 3 次元 SEM 技術 上記で紹介した Dual-Beam FIB 装置を用いると、 FIB 加工と SEM 観察を繰り返して連続 SEM 画像を 取得し、それらを合成して 3 次元化することで、デバ イスの 3 次元構造を再構成することが可能である。こ の技術を用いれば、１方向からの SEM 観察を実施し た場合でも、再構成した 3 次元像を画像解析すること で、任意の深さや方向の平面 SEM 観察結果を電子的 に取得することが可能となる。特に複雑な 2 次元構造 を垂直方向に積層した 3 次元デバイス、例えば 3 次元 NAND フラッシュメモリのようなデバイスにおいて は、特定の１断面、あるいは１方向からの観察結果か らデバイス全体のイメージを得ることは難しく、また 逆に、デバイス全体の中から特定の 1 断面の観察を行 う際に適切な位置を決定することは難しいため、事前 このデバイスについては、事前情報として、以下の ことが判明している[3]。 ①メモリストリングス（ゲート電極）を基板に対して 垂直に積層している。 ②電荷蓄積構造として、これまで NAND フラッシュ メモリに用いられてきたフローティングゲートとは異 なる構造を採用している。 以上の情報をもとに、まず 3 次元 SEM を用いてデ バイスの全体像を把握し、断面 TEM/平面 TEM 解析 を実施する位置を決め、構造を明らかにした後、各領 域の組成を Cs-STEM を用いて明らかにするというプ ロセスを採用した。 Fig. 6 に 3D-NAND の 3 次元再構成像を示す。この 東レリサーチセンター The TRC Journal 2015 年 10 月号 ・3 結果より、ゲート電極（ワードライン）と考えられる この EDX 分析結果より、メモリホール内の積層構 金属膜が繰り返し積層されており、その間にソース／ 造は、中心部から外周方向に向かって、以下のような ドレイン電極と考えられる非常に長い（約 3.5 ミクロ 積層構造になっていると推測される。 ン）金属プラグが Si 基板とコンタクトするように配置 されている。また、ゲート電極である金属薄膜内には、 最上部から最下部まで貫通するように直径 100nm 程 空洞/SiO 2 約 8nm/poly-Si 約 15nm/SiO 2 約 3nm/ SiN 約 5nm/SiO 2 約 5nm/Al 約 3nm/TiAl 約 3nm/W 度 の 穴 が最 密 充填 配 置に なる よ う に開 け られ て お り 以上の組成分布解析結果から、NAND フラッシュの （3 次元像から取り出したスライス像から判断）、この 心臓部である電荷蓄積構造としては、いわゆる 部分が、チャネルおよび電荷蓄積層に相当していると MONOS（Metal/ONO/Si）構造が採用されていること 推測される。 が明らかとなった。また、ゲート電極部については、 そこで次に、このゲート電極膜内の穴（以下、メモ Al（および Ti-Al）がゲート電極であり、W はワード リホールとする）の中心を通る位置での断面サンプル ラインとしての配線であると考えるべきなのか、 および金属薄膜 1 層のみを含む平面サンプルを FIB を W がゲート電極であり、Al（および Ti-Al）は W のバ 用いて作製し、その構造を詳細に評価した。Fig. 7(a) リアメタルとして存在しているのかは、判断が難しい。 ～(c)に断面／平面観察結果を示す。この結果より、以 また、SiO 2 と接する Al については、酸化されている 下の知見が得られた。 可能性があり、AlOx 絶縁膜として存在している可能性 も示唆される。これについては、EELS 分析を実施す ■メモリホール内部には、円状に均一な膜厚を有する ることで明らかになる可能性がある。 多層構造が形成されていることが確認された。 ■中央付近の 1 層のみ結晶性の層が存在する（Poly-Si おわりに 5. と推測される）。 ■これ以外の層は、非晶質であり、層間のコントラス 電 子 顕 微 鏡 周 辺 の最 新 の 装置 と そ れ ら を 組 み合 わ ト差が小さいため膜厚を見積もったり、組成を推測し せた最新のデバイスの構造解析結果を紹介した。ここ たりすることが困難である。 で紹介した装置は、今後も 16nm 以降のロジックデバ イスや、次世代メモリ（MRAM、ReRAM など）の解 そこで、Cs-STEM-EDX マッピングを用いて、各層 析の主役を担っていくと言える。 の組成を調べた。Fig. 7(d)にその結果を示す。 一方で、これだけデバイスの構造が複雑化すると、 解析を担当する技術者が対象となるデバイスを理解し ていることの重要性が増す。これからの半導体デバイ ス解析技術者には、分析手法に対してだけでなく、半 導体デバイスに対する高度な理解が必要であり、それ らを兼ね備えた技術者の育成も大きな課題である。 参考文献 6. 1) ITRS ホームページ 2) Intel 社ホームページ http://www.intel.com など 3) http://www.itrs.net J. Jang et al., Proceedings of VLSI Technology Symposium 2009 (2009) 192. 4) J. Zach and M. Haider, Nucl. Instrum. Methods. A363 (1995) 316. 5) S.J. Pennycook and L.A. Boatner, Nature 336 (1998) 565. 清水 夕美子（しみず ゆみこ） 形態科学研究部 形態科学第 1 研究室 担当分野：分析電子顕微鏡(半導体材料) Fig. 7 (a) Cross sectional whole image of 3D-NAND. (b), (c) Plane-view images of around control gate (CG) electrode and charge trapping layers. (d) EDX compositional mappings around control gate. 藤本 秀信（ふじもと ひでのぶ） 形態科学研究部 形態科学第 1 研究室 担当分野：TEM 観察、TEM 観察用薄膜試料作製 東レリサーチセンター The TRC Journal 2015 年 10 月号 ・4
© Copyright 2024 ExpyDoc
