築地伸和

90nm NMOSFETにおける，
経時・温度劣化特性シミュレーション用
HCIゲートリーク電流モデルの研究
群馬大学大学院理工学府電子情報数理領域
発表者博士後期課程2年築地伸和
青木均香積正積
戸塚拓也東野将司小林春夫
1
アウトライン
•
•
•
•
•
•
研究背景・目的
従来モデル概要
提案モデル概要
モデルパラメータの抽出とシミュレーション
まとめ
今後の課題
2
アウトライン
•
•
•
•
•
•
研究背景・目的
従来モデル概要
提案モデル概要
モデルパラメータの抽出とシミュレーション
まとめ
今後の課題
3
研究背景
• 身近な電子機器中の集積回路の役割
イメージセンサ
音声信号処理
CPU
集積回路が電子機器の主機能を担う
電子機器に欠かせない必須部品
4
集積回路における信頼性要求の高まり
• 特に車載/産業機器は高信頼性が要求される
車における集積回路の利用例
エアバック
エンジン制御
バッテリ制御
ABS
集積回路の故障・誤動作は人命に関わる
5
集積回路の信頼性試験
• 高温環境下での加速試験によってデバイス
の性能劣化を予想・判定
信頼性試験の例：SONYのHPより引用
試験名
略号
試験条件
高温動作試験
High Temperature Operating Life
HTOL
Ta=125℃
Vop_max,1000h
THB
Ta=85℃85%RH
Vop_max,1000h
高温高湿バイアス試験
Temperature Humidity Bias
– 試験には膨大なコスト（時間・設備等）がかかる
– 結果がNGでもどう対策していいかわからない
6
研究目的
• MOS劣化現象をシミュレーションモデル化
– 回路シミュレータで性能劣化が予想可能
– 劣化を抑制する回路検討が可能
Analog Circuit
Vin
Simulation
∆Ron
Degradation
∆Ron
time
Efficiency
Vo
before
after
Load
7
アウトライン
•
•
•
•
•
•
研究背景・目的
従来モデル概要
提案モデル概要
モデルパラメータの抽出とシミュレーション
まとめ
今後の課題
8
代表的なMOS劣化メカニズム
• HCI(Hot Carrier Injection)
– 高電界領域で大きなエネルギーを得た電子がゲートに注
入されることにより特性劣化を引き起こす。
NMOS
VG
VD
・飽和領域で起こる現象
(Vgs=1/2Vds~Vds)
Ig
n+
n+
Depletion layer
P substrate
Isub
・衝突電離(Impact Ionization)
により正孔電流が発生
VB
9
代表的なMOS劣化メカニズム
• NBTI(Negative Bias Temperature Instability)
– PMOSのゲートに負バイアスが印加されると、正孔による反
転層が形成される。SiO2界面の正孔がSi-H結合を破壊する
ことにより、特性劣化を引き起こす。
PMOS
VG< 0V
p+
p+
固定電荷
界面準位
N substrate
NMOSではPBTI(Positive BTI)と呼ばれる。
10
代表的なMOS劣化理論
• RDモデル（Reaction-Diffusion model）
– Si-SiO2界面での水素解離反応と酸化膜中への
拡散を一般化した拡散・反応モデル
NBTI / PBTI
HCI
• NBTI/PBTIは劣化への影響が長期間バイアス印加後で、
劣化量も比較的少ない
• 本研究はnMOSでは支配的なHCI現象を対象
11
HCI劣化モデル
• Hu Model
– 多くのHCIモデルの元となる代表的モデル
 I DS

φit 

 
∆N it = C1 t
exp −
 qλ E m  
 W
n
Em:横方向電界
Nit:界面準位の数
Emは正確な解析モデルが導出困難なため、
代わりにIsubを関数とすることが多い
α
I 
∆N it = C2  sub  t n
W 
µ=
µ0
1 + β ∆N it
q∆N it
Vth = Vth 0 +
C
IsubはHCI劣化のバロメータ
移動度減少
∆Nit変化による特性劣化式
しきい値増加
12
Isubモデルの欠点
• Bodyが内部でショートされている構造には
Isubモデルは使えない
Butting
Contact
Butting
Contact
G
D
G
G
S
B
Butting
Contact
G
S
S
シンボル
B
S
CMOS断面図
D
DMOS断面図
本研究ではIsubを使用しないモデルを考える
※画像出典：US 20040195689 A1
13
アウトライン
•
•
•
•
•
•
研究背景・目的
従来モデル概要
提案モデル概要
モデルパラメータの抽出とシミュレーション
まとめ
今後の課題
14
90nm MOSFETの信頼性モデル
• 提案モデル
– HCI induced Gate Leakage Current Model
HCIによって流れるゲート電流(Ig)をIsubの代替とする
VG
Ig
VD
Ig
n+
n+
Depletion layer
P substrate
Isub
VB
15
Substrate Current induced Body Effect
• 衝突電離によって発生したＩsubにより基板バイアス
効果が起こる現象。BSIM4でサポートされている。
インパクトイオンモデル
16
HCIによるゲート電流モデル
17
HCIによるゲート電流
BSIM4モデルの
18
Gate Direct Tunneling Current Model
• BSIM4でサポートしているゲートリーク電流モデル
19
Gate-to-Substrate Current (Igb=Igbacc+Igbinv)
20
Gate-to-S/D Current (Igs and Igd)
21
Partition of Igc
22
全ゲート・ソース電流測定からの導出
Igd
Igcd
Igbを無視
23
ドレインバイアス依存性も考慮する
24
ゲート・ソースのトンネル・リーク電流
25
等価回路で表記
26
アウトライン
•
•
•
•
•
•
研究背景・目的
従来モデル概要
提案モデル概要
モデルパラメータの抽出とシミュレーション
まとめ
今後の課題
27
実験に使用したTEG
• FAB:TSMC 90nmプロセス
• nMOS:W/L=10um/0.1um (GSG構造)
D
G
B
S
※本TEGはBulkは独立
してるので測定可能
28
測定環境
ハイソル社：プローバ
オムロン社：温度コントローラ
ケースレー社：パラメータアナライザ
（4200-SCS）
MoDeCH：X-tractorを用いてパラメータ抽出
Key sight (Agilent)：IC-CAPを用いてモデル検証
29
モデリングの手順
0. 基本特性を測定し、パラメータ抽出・最適化する
（非ＨＣＩ条件）
1. VDS=0～300mVの間で、IGS-VGS測定
2. 1の結果より、ゲートリークパラメータ抽出を行う
（ＨＣＩ条件）
３. VDS=VDDでのIGS-VGS測定データ上で、シミュレーションする
4. 3.での差分がIGS_HCIのとなるので、
これをプロットして、以下の式でGAi,GBiを最適化する
30
モデリングの手順
0. 基本特性を測定し、パラメータ抽出・最適化する
（非ＨＣＩ条件）
1. VDS=0～300mVの間で、IGS-VGS測定
2. 1の結果より、ゲートリークパラメータ抽出を行う
（ＨＣＩ条件）
３. VDS=VDDでのIGS-VGS測定データ上で、シミュレーションする
4. 3.での差分がIGS_HCIのとなるので、
これをプロットして、以下の式でGAi,GBiを最適化する
31
基本特性抽出結果：IDS-VGS(Lin)
測定条件： VDD=1.2V, VBS=0~-1V
1000
2.0
gm.m gm.s [E-3]
id.m id.s [E-6]
800
600
400
200
0
0.0
0.2
0.4
0.6
vg [E+0]
0.8
1.0
1.2
1.5
1.0
0.5
0.0
0.0
0.2
0.4
0.6
0.8
1.0
vg [E+0]
32
1.2
基本特性抽出結果：IDS-VGS(Lin)
測定条件： VDD=1.2V, VBS=0~-1V
1E-3
650
1E-4
1E-6
vth (m/s) [E-3]
1E-7
1E-8
1E-9
/
id.m id.s [LOG]
1E-5
1E-10
600
550
1E-11
1E-12
0.0
0.2
0.4
0.6
vg [E+0]
0.8
1.0
1.2
500
0
50
100
150
200
250
300
vbsx [E-3]
33
基本特性抽出結果：IDS-VDS
測定条件： VDD=1.2V, VGS=0.5~1V
4
Ids
id.m id.s [E-3]
3
2
1
0
0.0
0.2
0.4
0.6
0.8
1.0
1.2
vd [E+0]
34
モデリングの手順
0. 基本特性を測定し、パラメータ抽出・最適化する
（非ＨＣＩ条件）
1. VDS=0～300mVの間で、IGS-VGS測定
2. 1の結果より、ゲートリークパラメータ抽出を行う
（ＨＣＩ条件）
３. VDS=VDDでのIGS-VGS測定データ上で、シミュレーションする
4. 3.での差分がIGS_HCIのとなるので、
これをプロットして、以下の式でGAi,GBiを最適化する
35
IGS-VGSゲートリーク測定セットアップ
SMU1
D
SMU2
G
B
SMU3
S
SMU4
Measurement
Monitor
Vd
Vg
Vs
Vb
Ig-vgs
Id,Ig,Is,Ib
0~300mV
(50mV step)
0~VDD
(60mVstep)
0V
0V
36
IGS-VGSゲートリーク測定・抽出結果
測定条件： VDD=1.2V, VDS=0~300mV
1E-9
ig.m ig.s [LOG]
1E-10
1E-11
1E-12
1E-13
1E-14
0.0
0.2
0.4
0.6
vg [E+0]
0.8
1.0
1.2
37
IGS-VGSゲートリーク測定・抽出結果
測定条件： VDD=1.2V, VDS=50~300mV
1E-2
1E-3
id.m id.s [LOG]
1E-4
1E-5
1E-6
1E-7
1E-8
1E-9
1E-10
0.0
0.2
0.4
0.6
vg [E+0]
0.8
1.0
1.2
38
モデリングの手順
0. 基本特性を測定し、パラメータ抽出・最適化する
（非ＨＣＩ条件）
1. VDS=0～300mVの間で、IGS-VGS測定
2. 1の結果より、ゲートリークパラメータ抽出を行う
（ＨＣＩ条件）
３. VDS=VDDでのIGS-VGS測定データ上で、シミュレーションする
4. 3.での差分がIGS_HCIのとなるので、
これをプロットして、以下の式でGAi,GBiを最適化する
39
HCIによるゲートリークモデル検証
8
(a)従来モデル
□ Measured
― Simulated
4
40
Vds=1.0V
2
20
0
0
-20
80
-2
Vds=1.2V
-4
8
(b)提案モデル
6
60
ig.m ig.s
[E-12]
Ig [pA]
6
4
40
2
20
0
0
-20
0.0
-2
0.2
0.4
0.6
Vgs
[V]
vg
[E+0]
0.8
1.0
HCI電流モデル追加
[E-12]
Igdelta_hci
(meas)－Ig
(sim) [pA]
ig.m ig.s
[E-12]
Ig [pA]
60
[E-12]
Igdelta_hci
(meas)－Ig
(sim) [pA]
80
HCIが発生する
Vgs=0.6~1.2Vの間で
精度が向上
-4
1.2
40
結果と考察
• HCIによるゲートリーク電流は数pA程度
– 高精度な測定・抽出が必要
80
(b) 提案モデル
6
ig.m ig.s
[E-12]
Ig [pA]
60
4
40
2
20
0
0
-20
0.0
-2
0.2
0.4
0.6
0.8
1.0
[E-12]
(sim) [pA]
Igdelta_hci
(meas)－Ig
8
-4
1.2
Vgs
[V]
vg
[E+0]
41
アウトライン
•
•
•
•
•
•
研究背景・目的
従来モデル概要
提案モデル概要
モデルパラメータの抽出とシミュレーション
まとめ
今後の課題
42
まとめ
• 経時劣化・温度シミュレーション用の新モデルを提案
– HCI induced Gate Leakage Current Model
• モデル式およびパラメータ抽出方法を開発
• 実験結果から提案モデルでの精度向上を確認
– HCIによるゲート電流の寄与は数pA
– ゲートから抽出するためには高精度な測定・抽出が必要
今後の課題
• 提案モデルを用いた劣化モデルへの展開
（劣化実験・劣化モデル作成）
43
質疑応答
• Q：90nmくらいのプロセスになるとIgbが大き
くなるけど無視していいの？Igdも無視してい
いのか？
• A:Igbは実際に測定も行ったが値が測定値が
おそらく分解能以下のレベルだったので少な
いと判断して無視した。Igdも無視したが、結
果はpAオーダなので無視した分の影響も厳
密には考える必要はある。
44
質疑応答
• Q：なぜわざわざゲートからHCIを測定するの
か？基板のコンタクトを分離したものでモデリ
ングすればいいのではないか？
• A:基板のコンタクトを分離したものは実際の
構造と変わってしまう。構造に依存せず測定
できる方法として本手法を提案した。
45

Download Report