SURE: Shizuoka University REpository
http://ir.lib.shizuoka.ac.jp/
Title
Author(s)
CMOSイメージセンサ上へのアナログ機能回路の集積化
と応用に関する研究
佐々木, 正明
Citation
Issue Date
URL
Version
2009-03-22
http://doi.org/10.14945/00006474
ETD
Rights
This document is downloaded at: 2016-03-16T11:11:18Z
CMOSイメージセンサ上への
アナログ機能回路の集積化と
応用に関する研究
2009年1月
博士（工学）
佐々木正明
目次
第1章 緒言
1
1．1 本研究の背景 。．．．．．
1
12 本研究の目的および概要
3
L3 本論文の構成．．．．．．
6
第2章イメージセンサへのアナログ機能回路集積に関する基礎的考察 13
2・1 まえがき・… ．．．．．．．．．．．。，．．．．．．．．．．．．．．．．13
2．2イメージセンサの構成一．．．．−i．．．．．．．．．．．．．．．．．．13
2・2・l CCDイメージセンサ．．．．．．．．．．．． 13
2・2・2 CMOSイメージセンサ．．．．．．，，．．．．．．．，．．．．．14
23 CMOSイメージセンサ．一一．．．．．．．．．．．。，，．．．．．，．．16
2．3．1 走査方式．一．．．一一．．．．．．．．．．．．．．．．。．．．．．16
2．3．2 画素回路．．．．．．．．．．．．。．．．。．．，，．．．．．．．．16
2．4 イメージセンサの性能要因．．．．．．一一．．．．．．．．。．．．．．．19
2．4．1 雑音；一．．．一一．．．．．．．．￠．．．．．．．．．．．．．．．19
2．4．2 ダイナミックレンジ 21
2・4・3 フレームレート．．．，，．．．．．．．．．．．．．．．．．．．．21
2・4・4 消費電力．．．。．．．．．．．，一一．．．．．．．．．． 22
2．5 ダイナミックレンジ拡大手法 ，．．．．． 22
2，5．1 線形応答ダイナミックレンジ拡大手法 22
2．5．2 非線形応答ダイナミックレンジ拡大手法．．．．．、．．．．．27
2・6 イメージセンサ用A／D変換器．．．．．．．．．．．．．．．．，．．．．31
2．6．1 シングルスロ・・…一・プ積分型A／D変i換器．一一，．．．．．．．．．31
2・62 サイクリックA／D変換器 ．．．，．．．．．．．．．．．．．．．33
第3章 アナログ2次元DCT回路を集積化した画像圧縮CMOSイメージセ
ンサ 41
3ユ まえがき．．．．．．． ．．．．41
3．2 画像圧縮イメージセンサの構成．一．．．．．．．．．．．．．．．。 42
32・1 ブロックアクセス可能なCMOSイメージセンサ
42
32．2 アナログ2次元DCT回路．．．一一．，．．．．．
44
33 2次元DCT画像圧縮イメージセンサプロトタイプ。．．
48
3．4 撮像実験と2次元DCT計数からの画像再構成．．．．．
3．5 2次元DCTプロセッサ。．．．．．．．．．．．．．，．一一，
3．6 特性測定結果 ＿，．．．．．．．．．．．．．．．，，。＿，
3．7 むすび．．．．．．．．．．．．．．．．．．．．．．
49
49
53
55
第4章 対数圧縮に基づくオンセンサ信号処理回路と雑音除去手法
59
4．1
まえがき・−t… 一一一、．．．．．．．．．．．．．．．．．．．．．．．59
4．2
ガンマ補正とゲイン調整の原理．．．．．．．．．．．．．．．。．一一．61
4．3
シミュレーション実験一一一一．．．．．．．．．．．，t−．．．．．．．64
4．4
ガンマ補正とゲイン調整を集積化したイメージセンサプロトタイプ 66
4．5
特性測定と撮像実験 一一．．．．．．．．．．。．．．．．．．．，．．．．67
4・5・1 対数圧縮アクティブピクセルセンサの光電変換特性 67
4・5・2 指数伸長電流読み出し回路．．．．，、，．，．．，．． 68
4．5．3 信号処理特性の考i察 69
4・5・4 試作イメージセンサの撮影画像と処理画像予測 71
4．6
対数圧縮型画素回路の固定パターン雑音除去手法 73
4．6．1 対数圧縮画素回路リセットの原理．．，．． 73
4．7
リセット動作に対する過渡応答の解析 75
4．8
回路シミュレー一…ションによる性能解析 77
4・8・1 固定パターン雑音の除去効果 77
4．8．2 リセット動作の光電変換に対する影響 78
4．8．3 相関二重サンプリング後の光電変換特性． 79
4．9
むすび“−tt．一一．一、．．．．．．．．．．．， 80
第5章複数回露光と多段階分解能ADCを用いた広ダイナミックレンジCMOS
イメージセンサ 85
5・1 まえがき・… t−一一．．．一一。，．、．．．，一一．．．．．．．．．．85
5・2複数回露光によるダイナミックレンジ拡大原理，．．、，．．．．．．．86
5．3複数回露光広ダイナミックレンジイメージセンサの構成．−t。．．．88
ii
5．4 ディジタル積分とバッファメモリ．，．．．．．．．， ・88
5．5 多段階分解能A／D変換器 ．．．．．，．．．．．．．．．．．．．．．．．90
5・6複数回露光と多段階分解能A／D変換器による広ダイナミックレン
ジイメージセンサプロトタイプi−，．．．．．．．．．、．． 95
5・7広ダイナミックレンジ撮像実験一一．．．．．．．．． ．．．．．96
5．8 多段階分解能A／D変換器の特性測定．．．．．，．，．．．．．．．．．97
5・9SNR・一… 一・．．．一一．．．。t−．．．．．．．＿一一．曾102
5・10むすび一一一… ．．一、．．．．．。．．．．．．．． ，．．．102
第6章 結言
107
謝辞
111
研究業績
112
iii
図目次
2．1
インターライン型CCDイメージセンサの構成図．，． ．
2．2
アクティブ方式CMOSイメージセンサの構成図．．．
2．3
CMOSイメージセンサの蓄積・読み出しタイミング．
2．4
3トランジスタアクティブピクセルセンサ画素回路．
2．5
3トランジスタアクティブピクセルセンサ駆動信号．
2・6 4トランジスタアクティブピクセルセンサ画素回路 一一．，．．
2・74トランジスタアクティブピクセルセンサ駆動信号 一一．一一．
2，8雑音モデル ．。．．一一．。．．．
2．9 二重露光方式の概念図一一．．．．．．．．．．．．．．t−．．．
2．10コンディショナルリセット方式の画素部の電圧．．．．一一．．．
2ユ1複数回露光方式の画素部の動作．．．．．、．．．．．．一一．．，
2．12バースト読み出し複数回読み出しのタイミング．．．一一．．．．
2ユ3対数圧縮型画素回路 ．．．．．．．．＿．．．．
2．ユ4蓄積容量変調方式の光電変換特性．．．．．．．−i．．．．．．．
2．15横型オーバーフロー蓄積方式の画素回路 ．．．＿．．−t．．．．．
14
15
16
17
17
18
18
． 20
．23
24
26
26
28
29
30
2．16カラム並列シングルスロープA／D変換器を集積化したCMOSイ
メージセンサの構成 ．．．．．．．，．、，．．．．．．．一一．． ．
2．17ランプ信号とA／D変換出力の関係 ＿．．．．＿．．＿．．．
2・18サイクリックA／D変換器のアーキテクチャ ．，．．，一一．．．
3．1画像圧縮CMOSイメージセンサの構成。．．．．．．一．．，．．
32 センサ部と読み出し回路の構成｝t．．，．，．．．．−i．，． ．
32
32
33
42
43
3．38×8点2次元DCTプロセッサのブロック図．．．．一一．．．．．
45
3・4 SC回路によるアナログ1次元DCTプロセッサ ．．．．．．．．． ．
46
3．58×8点アナログメモリ ．．．＿．．，．．．，．，．．．．．．．．．．
3・6 試作センサのチップ写真．，．。．．．．．．，．．．．．．．．．． ．
3．7試作チップ撮像例（a）と2次元DCT計数からの再構成画像（b） ．．
3・8 キャパシタミスマッチとPSNRの関係．．，．．．．．．．．，．．．．
47
48
49
52
3．9 光電変換特性
53
4．1提案回路のブロック図
62
4．2 一画素に対する回路図
62
4．3 寄生バイポーラトランジスタの断面図
63
4・4 可変ゲインアンプのゲインに対するガンマ値の変化（シミュレーショ
ン）
65
4・5 レベルシフトに対する最終ゲインの変化（シミュレーション）
65
4．6 試作チップ写真．．．．．．．．．．．．。．．．．．．．
67
4．7 光電変換特性（列読み出しアンプ出力）
68
4．8 指数伸長特性．．．．一一．．．．．
69
4．9 対数圧縮領域で与えるゲインに対するガンマ補正特性．
70
4．10対数圧縮領域でのレベルシフトに対するゲイン調整の特性
70
4．11対数圧縮画像i−．．．，．．．．．．．．
72
4．12指数伸長後の画像（ty＝1）．．．．．．．．．．
72
4．13指数伸長後の画像（ty ・ O．45）
72
4．14リセット機能を有する対数圧縮形アクティブピクセルセンサの画素
回路一一．．t．，．卿一一．．．．．一一．．．．．，．．．噛．
74
4．15動作タイミング．．．．．．．．．．．．．。．．．，。．．．．．．．，．．
74
4．16電圧検出部の過渡応答を解析するための等価回路，
75
4．17閾値電圧の変化に対する出力電圧の変化（CDS後），一．．．t．一一．
77
4．18カソード部での光電変i換特性
78
4．19相関二重サンプリング後の光電変換特性．．
79
5．1
1フレーム期間の蓄積・読み出しタイミング．．．． 88
5．2
短時間信号複数回露光広ダイナミックレンジCMOSイメージセン
サの構成．．．．．．．“一．．．．．．．．．・・．一，・．．・．．．・，89
5．3
積分型A／D変換器の回路図一一．．．．．．．．．．，．．．．．．．．．90
5．4
ランプ信号発生回路 ＿，．．．．．．＿． 91
5。5
AD変換器の制御タイミング．．，一一．．．．．．．．t．．一．．．．．g2
5．6
多段階ランプ信号発生器の波形．，．．．．． g3
5．7
ランプ信号の傾斜とディジタルコードの関係．．．，，．．． g4
ii
5．8 多段階AD変換器出力と合成画像出力の関係例． ． ．
95
5．9 試作チップ写真．．一一．．．．．．．．．．。．．．
97
5．10長時間蓄積画像．．．．．，，．．．．．．．．．．．
98
5．U短時間蓄積画像（3枚加算後）一一，．．．．．．． ．
98
5．12広ダイナミックレンジ合成画像（a＝0．5）．、。．
98
5．13微分非直線性誤差（単一傾斜） 一一．．．t．．． ．
． 100
5．14積分非直線性（単一一傾斜） ．．．．．一一．．．．． ． ．
100
5．15微分非直線性誤差（多段階傾斜） ．
101
5．16積分非直線性誤差（多段階傾斜） ．，．．一一．． ．
101
5．17試作した広ダイナミックレンジセンサのSNR ．
102
iii
表目次
3．1
ゼロ入力に対する2次元DCT結果．．．．．．
51
3．2
直流入力に対する2次元DCT結果．．．．．．
51
3．3
直流入力とゼロ入力の2次元DCT結果の差分
51
3．4
イメージセンサ部の性能諸元
54
3．5
DCTコアの性能諸元．．．．．，．．，．．．．．
54
5．1
多段階分解能変形グレイコード．
96
第1章
緒言
1ユ 本研究の背景
ディジタルスチルカメラやビデオカメラ，携帯電話内蔵カメラ等の民生分野，監
視カメラや工業用カメラの産業分野まで，多くのカメラが利用されている。現在，
これらのカメラの多くは，固体撮像素子（イメージセンサ）を画像入力デバイス
として利用している。ごく最近までこれらのカメラに使用されるイメージセンサ
は，CCD（Charge Coupled Device：電荷結合素子）型［1］のものが主流であった。
しかし，1990年代中盤より，CMOS集積回路プロセスにフォトダイオード工程な
どを追加して製作するCMOSイメージセンサが，活発に研究・開発され新しいイ
メージセンサとして注目された［2］。CMOSイメージセンサの登場当初は雑音が
大きく，高精細な画像が撮影可能なCCDと比較して著しく劣っていたため， web
カメラや携帯電話，玩具などの画質が求められないローエンド分野で採用された。
その後，CMOSイメージセンサの雑音低減技術や低雑音画素デバイスなど多くの
高画質化技術が開発され，現在では前述のローエンド分野から，一・一一一眼レフディジ
タルカメラ，ハイビジョン対応の民生用ビデオカメラなどハイエンドの機器まで
CMOSイメージセンサが採用されている。
CMOSイメージセンサの特徴として，特殊な製造プロセスであるCCDイメー
ジセンサと異なり，標準CMOSプロセスを基に製作するために，イメージセンサ
の走査回路，タイミング制御回路読み出し回路などの周辺回路をイメージセン
サ上に集積化できることが挙げられる。周辺回路の集積化は，CCDを採用したカ
メラシステムでの，イメージセンサ，ドライブ回路，信号処理用チップなどから
なるマルチチップシステムから，イメージセンサ上にこれら全ての機能を搭載し
たワンチップシステムヘカメラシステムへの移行を可能とし，部品点数削減によ
る小型化が期待できる。また，CCDは多段の電荷転送で信号を読み出すために，
高い電源電圧が必要なために消費電力が大きいのに対し，CMOSイメージセンサ
はスイッチングによる信号読み出し，ならびに低電圧動作とCMOS回路自体の低
1
消費電力性により低消費電力カメラシステムとなり，バッテリー駆動が多いビデ
オカメラ，ディジタルカメラ，携帯電話搭載カメラの要求を満たすという利点も有
する。
CMOSイメージセンサ上に集積化する回路として，センサの駆動や信号読み出
しに関係する回路だけでなく，画像処理などの機能を付加する回路や，イメージ
センサあるいはカメラシステムの諸性能を向上させる回路が期待される。第一に，
センサ上への集積化が望まれる画像処理として，画像圧縮が挙げられる。現在，イ
メージセンサの多画素化に伴う画像データ量の増大や，帯域が制限されたネット
ワークを介して静止画・動画を伝送するために，JPEGやMPEGなどの画像デー
タ圧縮は必須の技術となっている。従来のCCDイメージセンサによるカメラシス
テムでは，イメージセンサからの出力が一次元の画素データ列であるために，画
像データを一旦大容量のフレームメモリに格納した後，専用プロセッサで画像圧
縮処理がなされる。一般的に使用されている画像圧縮アルゴリズムの多くは乗算
が含まれており，専用ハードウェアは面積が膨大となり，演算が複雑となるために
消費電力が大きい。第二に，ディスプレイに画像を表示するための，ガンマ補正，
自動ゲイン調整，ホワイトバランスなどの画像処理機能の集積化が望まれる。こ
れらの機能はアナログ処理ディジタル処理の両方で実現されているが，ガンマ
補正を例とすると，アナログ回路では非線形応答を区分線形で近似しているため
に誤差が生じ，一方，ディジタル処理では演算後の量子化誤差を小さくするため
に高分解能のA／D変換が必要で，かつ非線形処理の複雑な演算のために高分解能
で大規模な演算回路が必要となり，ディジタル・アナログ両方式とも課題がある。
第三に，イメージセンサ自体の性能を向上させるために，ダイナミックレンジの
拡大や雑音低減フレームレートの高速化などの機能集積が期待される。例えば，
現在のイメージセンサのダイナミックレンジは，人間の視覚や銀塩フィルムのダ
イナミックレンジと比較して狭く，照度差の激しい場面を撮影した場合に低照度
領域の黒つぶれや高照度部の白飛びが生じる。低照度側へは雑音低減によりダイ
ナミックレンジが拡大する一方，高照度側へのダイナミックレンジ拡大方式は数
多く提案されており，ダイナミックレンジ拡大アルゴリズムをイメージセンサ上
に集積化することで，人闇の視覚と同等あるいはそれ以上のダイナミックレンジ
を有するカメラシステムが実現できる。
CMOSイメージセンサ上へ，以上のような機能回路を集積化する場合， CMOS
2
イメージセンサの構造上の特徴や信号の性質に着目して，以下のような機能集積
手法が・従来にない機能や性能を備えたイメージセンサを実現する上で有用であ
ると考えられる。
Lイメージセンサの撮像部の信号がアナログ信号であり，かつ並列に出力され
ることに着目し，アナログ回路を用いた並列処理回路で，直接処理を行う。
2．CMOSイメージセンサの撮像部に対するアドレッシングや読み出しの自由度
が高い点に着目し，対象とする信号処理・画像処理に適した撮像部へのアク
セス方法を活用する。
3．主たる信号処理・画像処理をイメージセンサ外でディジタル処理を行う場合に
おいても，これを効率的に行えるよう，撮像部から並列に出力されるアナロ
グ信号を，効率よくディジタル信号に変換できるA／D変換方式を検討する。
1．2 本研究の目的および概要
本研究では，CMOSイメージセンサの信号読み出しの高い自由度に注目し，ア
ナログ回路による信号処理機能をイメージセンサ上に集積化するための信号処理
手法および回路構成の提案と，高分解能かつ高速なカラムA／D変換器の提案とそ
の応用によるカメラシステムの性能向上を目的とする。そのために，以下に示す
イメージセンサ上での信号処理方式および処理回路および高速・高分解能のカ
ラム並列A／D変換器と，その応用としてイメージセンサのダイナミックレンジ拡
大について述べる。
第一に，アナログ信号処理による画像圧縮回路をイメージセンサ上に集積化し，
低消費電力で画像圧縮を行う手法について提案した［3］。これは，画像圧縮アル
ゴリズムとしてMPEGやJPEGなどに利用されている2次元離散コサイン変換
（DCT：Discrete Cosine Transform）をアナログ信号処理回路によりイメージセン
サ上に集積化するものである。ディジタルカメラやビデオカメラなどのカメラシ
ステムでは，イメージセンサからの出力をA／D変換してフレームメモリに格納し，
画像圧縮専用ハードウェアで処理するのが一般的である。DCTの演算は積和演算
からなり，画像圧縮プロセッサの回路規模は大きく，消費電力が大きいという問題
がある。そこで，イメージセンサからの出力がアナログ信号であることと，CMOS
3
イメージセンサの信号読み出しの自由度が高いという特徴に着目して，イメージ
センサから8点並列に8画素読み出すことによって8×8画素のブロック単位で
信号を読み出す手法と，処理単位が2次元の画素ブロックである2次元DCTプロ
セッサによって，アナログ領域で直接画像圧縮を行う手法を提案した。これは，8
点1列のベクトルをアナログ1次元DCT回路に与え，並列動作により一挙に1次
元DCT係数を求め，これを8回行うことで8列分の1次元DCT結果を求め8×8
のアナログメモリに一時記憶し，この中間結果を8点列単位で8回読み出して1次
元DCTを計算することによって，2次元DCT係数を求めるものである。1次元
DCTは定係数との単純な積和演算であり，スイッチトキャパシタ回路により1個
のオペアンプと1個のキャパシタで1つの乗算器が構成される。イメージセンサ
上に集積化した1次元DCT回路はアナログ並列処理に基づいて，32回分の定係数
乗算と加算を1クロックで実行でき，8点の1次元DCTを2クロックで実行する。
センサからの信号読み出しとDCT計算を並列して行うことで，フレームメモリが
不要となり回路規模を縮小できる。本アナログ2次元DCT回路を0．35μmCMOS
プロセスで試作し，128×128画素のブロックアクセスイメージセンサの撮像実験，
および2次元DCT結果からの画像再構成を行った。本試作センサの測定結果より，
ディジタル処理のDCT回路専用ハードウェアと比較して，画像圧縮の低消費電力
化と小面積での実装が可能であることを示した。
第二に，対数圧縮イメージセンサの周辺回路として指数伸張回路を集積化する
ことにより，簡単な回路構成でガンマ補正とゲイン調整を行う手法を提案した。対
数圧縮イメージセンサ【4］は照度に対して出力信号が対数応答であり，本質的にダ
イナミックレンジが広く，監視カメラや車載カメラ用イメージセンサとして期待
されている。しかしながら，対数特性により照度が高くなるにつれて階調が圧縮
され，コントラストが低下する問題がある。そこで，対数圧縮イメージセンサと
指数伸張回路との組合わせにより，照度に対して線形応答が得られる信号処理回
路を提案した同。対数圧縮領域での乗算と加算は，指数伸張後の線形領域におい
てそれぞれガンマとゲインに相当し，対数圧縮イメージセンサの出力を直接，ス
イッチトキャパシタ回路で係数乗算および電圧シフトを行い，CMOSプロセスの
寄生バイポーラトランジスタにより指数伸張して電流信号として線形応答出力を
取り出す。これにより，アナログ処理同では折れ線近似が，ディジタル処理では
量子化誤差によるSNRの低下が間題となるガンマ補正の連続的な補正が可能とな
4
る。また，対数圧縮イメージセンサは画素が飽和しないために，電圧制御により
電子アイリスの制御が可能となる。本手法による広ダイナミックレンジイメージ
センサのプロトタイプを0．6μmのCMOSプロセスで試作した。プロトタイプセ
ンサ上のテスト回路で，対数圧縮画像の撮像実験および回路素子の特性測定を
行い・測定結果から線形変換処理後の画像を合成し，ゲイン調整ガンマ補正の
効果を示した。
また，対数圧縮イメージセンサで問題となる固定パターン雑音を低減するため
に・電圧リセットによる雑音除去手法を提案した。対数圧縮イメージセンサは連
続動作であるために，一般的な画素回路で信号レベルとリセットレベルの差から
信号成分のみを取り出す相関二重サンプリングを適用できず，固定パターン雑音
がキャンセルできない。そこで，従来の対数圧縮イメージセンサの画素回路にリ
セット用のトランジスタを追加して，電圧リセットによる信号検出部のリセット方
式を提案した［7］。本手法を0．6pmCMOSプロセスのモデルパラメータを用いて，
提案方式による画素回路内トランジスタのしきい値ばらつきの除去効果を回路シ
ミュレーションにより解析した。その結果，対数圧縮特性を与えるトランジスタ
と，画素内アンプの入力トランジスタのしきい値電圧をそれぞれ変化させ，相関
二重サンプリングによって固定パターン雑音が低減できることを示した。
第三に，カラム並列A／D至換手法による高速読み出しを応用したダイナミック
レンジ拡大手法を提案した。ダイナミックレンジとはカメラで撮影可能な照度範
囲のことで，現状のイメージセンサのダイナミックレンジは銀塩フィルムや人間
の視覚と比較して狭く，照度範囲の広い場面をi撮影した場合に，露光状態に応じ
て低照度部の黒つぶれや高照度部の白飛びなどの不具合を生じる。CMOSイメー
ジセンサのダイナミックレンジ拡大手法としては，露光時間の異なる画像を複数
枚撮影するもの［8−14］，前述した対数圧縮型画素回路を利用したもの［15−17］，蓄
積容量をフレーム期間内に調整するもの［18−21］など多くの報告がある。本研究で
は，低照度・高照度両側ヘダイナミックレンジが拡大でき，低雑音かつ線形応答
が得られる複数回露光方式に基づくダイナミックレンジ拡大方式を採用した。複
数回露光方式では，1フレーム期間内に複数枚の画像信号を出力するため，信号
の出力レートが高速になるためにアナログ信号出力が難しい。また複数枚の画像
から1枚の広ダイナミックレンジ画像の合成は，イメージセンサ外での処理が適
しており，高速かっ高分解能なA／D変換の集積化が可能なカラム並列A／D変換
5
器が必要となる・そこで，複数回の短時間露光信号の読み出しと，多段階分解能
A／D変換器と呼ぶ新しい高速・高分解能A／D変換器を応用したダイナミックレン
ジ拡大方式を提案した［22j。多段階分解能A／D変換器は，広ダイナミックレンジ
画像合成特有の高照度になるほど階調が圧縮されるという性質に着目して，信号
レベルに応じて分解能を変化させることにより，積分型A／D変換器［23］で問題と
なる変換時闇を短縮する。この多段階分解能A／D変換を，複数回読み出す短時間
露光信号の変換に適用し・一方・長時間信号についてはフル分解能で積分型A／D
変換を行うことで低照度領域の高画質を維持しながら高照度方向へのダイナミッ
クレンジ拡大を実現する。複数回露光の基本となる，二重露光方式では長時間露
光信号と短時間露光信号の露光時間比を大きくするほど，ダイナミックレンジが
拡大するものの，合成した広ダイナミックレンジ画像で蓄積時間切り替え境界の
SNRの落ち込みが目立つという問題がある［24］。そこで，短時間露光信号を複数
枚撮影してディジタル領域で加算することにより，ランダム雑音成分を平均化し
て，境界におけるSNR落ち込みの低減を目指した。多段階分解能A／D変換器は，
長時間信号は10ビット分解能で，短時間露光信号はその信号レベルに応じて各8
ビット，6ビット，4ビット分解能でA／D変換する。本A／D変換器は多段階ラン
プ信号発生器と専用グレイコードカウンタの簡単な回路構成で実現できる。多段
階分解能A／D変換器を集積化した広ダイナミックレンジCMOSイメージセンサ
のプロトタイプを0．25μmCMOSイメージセンサプロセスで試作した。試作センサ
の画素数は664×486，多段階分解能A／D変換器のフル分解能は10ビットで，1
つの長時間露光信号と3つの短時間露光信号を出力する。本プロトタイプセンサ
を用いた撮像実験により，長時間・短時間露光ともにコントラストの良い画像が
得られ，ダイナミックレンジは蓄積時間比は121．5：1で高照度側へ約40dB拡大で
き，トータルで88．5dBのダイナミックレンジを達成した。短時間露光信号を加算
して合成することで，境界部分で発生するSNR落ち込みを低減できることが示さ
れ，カラム並列多段階分解能A／D変換器は，フル分解能・多段階分解能モードと
もにカラムA／D変換器として良好な結果が得られた。
1．3 本論文の構成
本論文は以上で述べたように，CMOSイメージセンサによるカメラシステムの
性能を向上させるために，画像圧縮機能とダイナミックレンジ拡大機能をセンサ
6
上に集積化する手法について検討したもので，以下の構成をとる。
第1章は緒言として，研究の背景，目的に関して述べた。
第2章はCMOSイメージセンサへの機能集積の基礎的考察として，固体撮像素
子の分類からCMOSイメージセンサの要素技術ならびに性能要因， A／D変
換器，ダイナミックレンジ拡大手法について概観する。
第3章はCMOSイメージセンサの読み出しの自由度が高いことに着目したブロッ
クアクセスイメージセンサと，スイッチトキャパシタ回路による簡単な回
路構成で積和演算を行う，アナログ2次元DCT回路を集積化した画像圧縮
CMOSイメージセンサについて述べる。イメージセンサからの多チャネル読
み出しによるブロックアクセスと，1次元DCTプロセッサとブロックメモ
リを用いた2次元DCT回路について述べ，試作センサとテスト回路の評価
結果を示して，本手法の有効性について議論する。
第4章は対数圧縮型画素回路にスイッチトキャパシタ回路による簡単なアナログ
信号処理回路を集積化することで，対数圧縮領域の信号操作でガンマ補正や
ゲイン調整などの基本的な信号処理画可能なCMOSイメージセンサについ
て述べる。まず，対数圧縮と指数伸張の組み合わせによる信号処理の原理に
ついて述べ，これを実現する回路構成を示す。次に，回路シミュレータを用
いて本信号処理手法の動作解析を行い，本手法の有効性を検討した。最後に，
試作したオンセンサ信号処理広ダイナミックレンジCMOSイメー…一・一ジセンサ
の概要を述べ，撮像実験および特性測定から信号処理の妥当性ついて検証す
る。また，対数圧縮型画素回路の撮像で問題となっている，画素回路内のト
ランジスタの特性ばらつきに起因する固定パターン雑音の除去技術を提案し，
回路シミュレーションによって雑音除去効果を示した。
第5章は長時間・短時間の複数回露光と，広ダイナミックレンジ画像合成処理に着
目した多段階分解能A／D変換器による広ダイナミックレンジCMOSイメー
ジセンサについて述べる。まず，複数回露光によるダイナミックレンジ拡大
とSNRについての関係を述べ，短時間露光信号の加算によるSNRの落ち込
み低減についてその原理を示す。次に，提案方式の回路構成を示し，多段階
分解能の動作原理および要素回路の詳細を述べる。最後に，試作センサの概
7
要と，撮像実験および広ダイナミックレンジ画像の合成，多段階分解能A／D
変換器の評価結果を示し，広ダイナミックレンジイメージセンサとしての性
能評価を行った。
第6章は本研究をまとめ，結論を述べる．
8
参考文献
［1｝Albe・t J・P Theuwissen・S・1id−Sもate lmaging with Cha，ge．C。up1，d Devices，
KLUWER ACADEMIC PUBLISHERS．
［2］E・R・F・ssum，“CMOS Imag・S・ns・rs・Electr・nic Came，a−On−A−Chip，，・
IEE恥an…nElectr・n Devices， V・1・ 44， N・．10， PP．1689−1698（1997）．
［3］Sh・ji Kawahit・， Mak・t・Y・shida， Masaaki Sasaki， Keiji，。 Umeha，a， Y。shi．
創ki Tad・k・r・， Kenji・Mu・ata， Si・・u D・ush・u and Aki・a Matsu、創wぺ，A c。m．
P「essed digita1・utput CMOS image sens・・with・ana1・92−D DCT p，。cess。rs
and an ADC／Quantizer，”Dig． Tech． Papers， IEEE Int． Solid．State Circuits
Con￡， PPユ84−185（1997）．
［4］ Savvas G・ Chambe・lain， Jim P・ Y・ Lee，・A N・vel Wid・Dynami， Rang，
Silicon Photodetector and Linear Imaging Array，’， IEEE Trans． Electron
Devices， V6L31， No．2， pp．175−182（1984）．
［5］佐々木正明，川人祥二，田所嘉昭，“ガンマ補正とゲイン調整機能のイメー
ジセンサへの集積化の一手法”映像情報メディア学会誌Vo1．52， No．2， pp，
214−216（1998）．
［6］野田勝…，増田美智雄，鍋山弘彰，“MOS形単板カラーカメラの信号処理回
路，”テレビジョン学会誌，Vbl．36， No．11， pp．1003−1009（1992）．
［7］佐々木 正明，川人 祥二，田所 嘉昭，ec対数圧縮形アクティブピクセルセ
ンサの固定パターン雑音除去手法，”映像情報メディア学会誌Vbl．54， No、 2，
pp．286−289（2000）．
［8］O・ly Yadid−Pecht， E・ic R・F・・sum，“Wide lnt・as・ene Dynamic Range CMOS
APS Using Dual Sampling，”19971EEE Wbrk Shop on CCD，s Advanced
Image Sensors， R15−1（1997）．
9
［9］Orly Yadid−Pechr，ッEric R． Fossum，“Wide Intrasc叩e Dyn翫mic Rallge CMOS
APS USing Dual SamPling，”IEEE’1［lrrans． Electron Devices， VoL44， No。10，
pp．1721−1723（1997）．
［10］Orly Yadid−Pecht， Alexander Belenky，”CMOS APS with autoscaling and
customized wide dynamic range，”19991EEE Work Shop on CCD’s Ad−
vanced Image Sensors， P3， pp。48−51（1999）．
［11］Orly Yadid−Pecht， Alexander Belenky，”In−Pixel Autoexposure CMOS
APS，”IEEE J． Solid−State Circuits， VbL38， No．8， pp．1425−1428（2003）．
［12］Orly Yadid−Pecht， Bedabrata Pain， Eric． R Fossum（California lnstitute of
Technology），，， Method and Apparatus of High Dynamic Range lmage Sensor
with Individual Pixel Reset，”US． Patent，6175383， Field：1996。11．7， Date of
Patent：2001．1．16．
［13］Orly Yadid−Pecht，”Optical Imager Using a Method for Adaptive Real−
Time Expanding of The Dynamic Range，”US． Patent，2002／0027606，
Field：2001。4。18うDalte of Patent：2002．3．7．
［141David X． D． Yand， Abbas El Gammal， Boyd Fowler， Hui Tian，“A 640×512
CMOS Image Sensor with Ultrawide Dynamic Range Floating−Point Pixeレ
Level ADC，”IEEE J． Solid−State Circuits， VbL34， No．12， pp．1821−1999
（1999）．
［151J． Hupperts， R Hauschild， B． J． Hosticka， T． Kneip， S． Muller， M． Schwarz：
”Fast CMOS Imaging with High Dynamic Range”，Proc．19971EEE Work−
shop on Charge−Coupled Devices＆Advanced lmage Sensors， ppR7−1−R7−4
（1997）
［16］RPardo， B． Dierickx， D． Scheffer，，℃MOS Foveated Image Sensor：Signal
Scaling and Sma11 Geolnetry Effects，，， IEEE Trans． Electron Devides，44，10，
pp．1731−1737（1997）．
10
塾
［17］Danny S・heffe・， Ba・t Di・・ick・x，，Guy Meynant、，・R。nd。m Add，essable
2048×2048Active Pixe11mag・Sens・・，・IEE恥a1、s． Elect，。n Devices，
V・1・44，N・ユ0， PPユ716−1720（1997）．
［18］Stev・n Decker， R Danie1 McG・ath， Kevin Brehme，， Cha，1es G． S。dini，
”A256×256 CMOS Imaging Array with Wid・Dynami， Rang， Pix，ls and
C・蜘n−Pa・alle1 Digita10utput，”IEEE J． S・1id−State Ci・cuit，， V。1．33，
No．12， pp2081−2091（1998）．
［19］Hae−Seung Lee， Cha・1es G・S・dini， Keith G． Fif・（SMaL伽e，a Techn。1。．
gies， lnc・），”Preci・e MOS Imager賢an・f・・Functi・n C・nt・・1 f・， Expanded
Dynamic Range lmaging ，”U・S・Pat・nt，2002／0043610， Field・2001．7、27，
Date of Patent：2002．4．18．
［20］ Vladimi・Be・ezin，11ia Ov・iannik・v， Dmit・i Je・dev， Richa・d・T，ai，・・Dynamic
Range Enlargement in CMOS Imagers with Buried Photodiode，”Proc． of
IEEE W・・ksh・P・n CCD’s and Advanced lmage Sens・rs， PP．224−229（2003）．
121］N・B・ck， A・K・ymski， A・Sa・wa・i， M． Sutanu， N． Tu， K． Hunt， M． Clea，y，
“AWide−VGA CMOS Image S・ns・・with Gl・ba1 Shutt・・and Ext・nd曾d Dy−
namic Range，”Proc． of IEEE Workshop on CCD，s and Advanced Image
Sensors， PP．222−225（2005）．
［22］ Masaaki Sasaki， Mitsuhit・Mase， Sh・ji K捌wahit・， Y・shiaki Tad・k。，。，・・A
Wide−Dynamic−Range CMOS Image Sensor Based on Multiple Short
Eゆosure−Time Readout with Multipヱe−Resolution Column−Parallel ADC，・，
IEEE Sensors Journa1りVb1．7， No．1， pp．151−158（2007）．
［231Tadashi Sugiki， Shinji Ohsawa， Hiroki Miura， Michio Sasaki， Nobuo Naka．
mura， Ikuko Inoue， Makoto Hoshino， Ybshiyuki Tomizawal， Tsuyoshi
Arakawaラ“A60mW 10b CMOS Image Sensor with Column．to．Column
FPN Reduction，”20001SSCC Dig・Tech・Papers， PP．108−109（2000）．
［24｝A．EI Gama1， High−Dynamic−Range Image Sensors，20021SSCC Tuto．
ria1（2002）．
11
第2章
イメージセンサへのアナログ機能回路
集積に関する基礎的考察
2ユ まえがき
イメージセンサ上への機能回路集積は，イメージセンサの読み出し方式や光電
変換特性の特徴を考慮して，信号処理手法およびその回路構成を検討するのが望ま
しい。本研究を進めるにあたり，イメージセンサの基本的な動作原理，構造，アー
キテクチャの基礎的考察を行うことは重要である。また，イメージセンサあるいは
カメラシステムの性能要因から，向上が望まれる機能の要求仕様を明らかにし，現
在までに報告されている手法を吟味してその問題点を議論することが必要である。
そこで，本章ではまずイメージセンサについて概観し，CMOSイメージセンサ
の基本的な動作原理や回路構成を示し，イメージセンサの性能要因について基礎
的考察を述べる。次に，本論文において向上を目指した性能の一つである，ダイ
ナミックレンジ拡大に注目し，他に報告されている手法とその間題点を議論する。
最後に，イメージセンサ上へA／D変換器を集積化する方式の一つである，カラム
並列A／D変換器について基礎的な考察を述べる。
2．2 イメージセンサの構成
2．2．1 CCDイメージセンサ
シフトレジスタ部にCCD（電荷結合素子：Charge Coupled Device）と呼ばれる
電荷転送機能をもつ構成を採用したイメージセンサは，現在のディジタルスチル
カメラやビデオカメラに多く採用されている。
図2．1にCCDイメージセンサで一般的に使われているインターライン転送方式
を例にCCDの素子構成を示す。フォトダイオードを二次元状に配列したセンサア
レー部と，信号電荷を垂直方向に転送する垂直転送CCDと水平方向に転送する水
13
λ チ搭の
信さるさ まのしえ号の ス話サカ
た積あ出 ，こ。与信プ ル電ン出
れ蓄でみ 送。るを・ツ タ帯セで
平号れ浮れ た完かる処力 薗歯歯
﹁
萌
回伝タブ サ構圧の出ス方をす低しヤ
素位ジィ ンら電行み択択号出，較キ
画電イテ セか・た読選選信みれ比ス
，をデク たナ荷れ列平のの読まとや
し号，ア しヤ電さ。水素素み組サ路
晦
四
備
シ号よや方イと゜，並は順゜こ能圧電
酌鰭隊彩勧㎜部幡漁湖蹄齊魏附胡瀦韻
る内回カクCレさ換号回ヤでみと電低
す路達ルピ ア成変信しキ法読こいて
ナなどのセンサの駆動回路，信号処理回路やプロセッサなどをチップ上に集積化
でき，システムの小型化を図ることができる。
2．3 CMOSイメージセンサ
2．3．1 走査方式
従来のCMOSイメージセンサは，1フレーム期闇を全体で1画面分の信号を読
み出すローリングシャッター方式で垂直走査がなされる。垂直画素数を5行とした
ときの，各行の露光・読み出しのタイミングを図2．3に示す。各画素の信号は行単
位で一斉に読み出され，読み出しが終了した時点から次のフレームの露光が開始
される。したがって，露光のタイミングは隣り合う行で1水平期間ずれており，最
上行と最下行では信号の蓄積がほぼ1フレーム期間ずれる。この露光タイミング
のずれにより，高速に移動している物体を撮影した場合，水平方向に移動してい
る物体は水平方向にゆがみ，垂直方向に移動している物体は垂直方向に拡大・縮
小して撮影されるという不具合が生じる。しかしながら，一眼レフカメラのよう
にメカニカルシャッターがある場合は，全画素の露光タイミングが同時となり，被
写体のゆがみをなくすことができる。
lframe period
rOVV＃
1
2
3
4
5
Read Out
＃1 ＃2 ＃3 ＃4 ＃5 ＃1 ＃2 ＃3 ＃4 ＃5 ＃1 ＃2 ＃3 ＃4
1（−FFEiliii−ii：’il frameN frame N＋1
図2．3：CMOSイメージセンサの蓄積・読み出しタイミング
2．3．2 画素回路
民生品に搭載されているCMOSイメージセンサの多くは，画素回路内で電荷一
電圧変換と増幅を行うアクティブピクセルセンサを採用している。アクティブピ
16
ス素一一
ジ画，オ
ン型砺、イ
ラタをダ
あト・と 一一 画 駆
h
Mトh
ツ
セ
リ
M
曲
ク
む
分
㎜ →羅労
ア タ タ ア
ス 就のス
ジd △1㎞
㎞ジ
ク イv ∼ イ ピ ㎞ ピ
ブ 帆 ブ
ノ 負
物 セ
剛 ク 陀 ク セ
路・すす ↓，↓，，，，，，，，， ，．［叫
ン ンサ
回す積と @2 3 盲 セ 荷﹂ー レ レノセ
田
什
幅
増
択
選
行
醐
伽
一⋮
一
一D M M
P
ジを信容 パO
p
ー
ン号で生 ち Uj
ロト
よ ， 接 ド 圧 択
儲砿陶か庵 鯉錨
⋮一そ
な 2 一 、イ ツ 一一ラ随
純図オダセ む
．．
へ こ 唱
P
kI ㎡ ト
単をイトリ ニ
mn 3
3 も造ダォま 最構トフ圧 4， 翫
し 齢
ン回，を一 鳩 ①
㏄ 就 d
セ素は間ソ 訓
㎞ 鞘
ル画で期力 セ型路直の
クタ回垂ド
7
だけ変化す る。 フォ トダイオー ドのカソー ド電圧 は,垂 直選択信号 が有効 になる
ことで,フ ォ トダイオー ド内のアンプ入カ トラ ンジスタ M2と 垂直信号線 に接続さ
れてい る電流源 トラ ンジスタが接続され ソースフォロア回路を形成 して電圧信号
で読 み 出される。4ト ランジスタ型の画素回路 の構造 を図 2.6に 駆動信号を図 2.7
に示す。4ト ラ ンジスタ型の画素回路 は,光 の入射 によって発生 した電荷を フォ ト
ダイオー ドに蓄積 し,読 み出 し時 に画素回路内の接合浮遊容量へ転送 して,電 荷―
電圧変換を行 う。
光電流を fpん '
垂 直期間を TF,フ オ トダイオー ド部の寄生容量を Gり
ｂ
負 Ｖ
ｉ
ｒ
現
Ｔ
荷
転送 丁rト リリセ ッ トTr
図 2.6:4ト ランジスタアクティブ ピクセルセンサ画素回路
Horizontal Period
Select(j)
Reset(j)
TX(j)
tt\__
1
,
Level
I
KeseE
SamP
I
e
Y
ll
Signal Lovel
sanple
図 2.7:4ト ラ ンジスタアクテ ィブ ピクセルセ ンサ馬区動信号
18
とする
と・電荷転送の前後で，接合浮遊容量部の電圧は
VFD＝ちん’乃
OFD
だけ変化する。4トランジスタ型の画素回路は，3トランジスタ型と比較して電荷一
電圧変換を行う接合浮遊容量の寄生容量が小さいため感度が大きく，接合浮遊容量
をリセットした後に信号電荷を転送するために相関二重サンプリングによってリ
セット雑音を除去できるために高SNRの画像が撮像できる。そのため4トランジ
スタ型画素回路のCMOSイメージセンサが，ディジタルー眼カメラやハイビジョ
ンビデオカメラに採用されている。さらに高画質化を図るために，画素回路内の
低暗電流プロセスや，フォトダイオードに蓄積した信号電荷を接合浮遊容量に完
全転送する特別なイメージセンサプロセスを追加した工程で製作される。
2．4 イメージセンサの性能要因
2．4．1 雑音
イメージセンサの雑音は固定パターン雑音とランダム雑音に大別される。固定
パターン雑音は，遮光状態や一様光を撮影た場合に顕著となる雑音で，ランダム
雑音と異なり時間的に変化しない。CMOSイメージセンサでは，画素回路内のト
ランジスタのしきい値ばらつきと各画素の暗電流ばらつきが画素毎の雑音となっ
て現れ，列並列の読み出し回路のオフセットばらつきが縦すじの雑音としてなっ
て画像に現れる。画素毎のばらつきは，相関二重サンプリング（CDS）によって
除去可能であり，縦すじは遮光時あるい参照電圧を与えた際の列毎のばらっきと
の差分をとることで除去できる。
以下，ランダム雑音成分を雑音として取り扱い，雑音はフォトダイオード部の
等価雑音電子数に換算して議論する。図2．8にイメージセンサの読み出し経路と雑
音の模式図を示す。フォトダイオードに光が入射すると，光電流Iphが発生し，こ
れがフオトダイオードの接合容量に1フレーム期間蓄積される。ここで，右は暗
電流である。1フレーム期間をt［sec］とすると，フォトダイオードに蓄積される信
号電子数Qphは次式で表される。
Q，ん驚墾
9
19
hv
＼y＼ 職 ゆミ
閣鯵馳噸賊
⑬ptw⑪es ⑬r
図2．8：雑音モデル
ここで，qは電子1個あたりの電荷量である。
この信号電子に，ショットノイズと読み出しノイズによる雑音電子，それぞれ
Q、，Q。が加算される。ショットノイズは暗電流ショットノイズと光ショットノイズ
からなり，それぞれ暗電流と信号電流で発生した電子数の平方根が雑音電子数と
なる。1フレーム期間内に発生する暗電流に起因する電子数は，光電流と同様に次
式であらわされる。
Gd篇蔓
q
この電子数の平方根が暗電流ショットノイズとなり，その儲電子鵜，、は次式
であらわされる。
Q・，・ ・ vzszl −R
また，光ショットノイズによる雑音電子数（2。，phは次式であらわされる。
駄晒啄イ寧
したがって，ショットノイズによる雑音電子数Q、は次式となる。
儲駄・ん＋Q・・d ：（蕩＋∼砺）》冨
読み出し雑畜Q。は，リセットノイズ，読み出し経路のアンプから発生するノイズ，
量子化雑音からなる。雑音電力のSNRは次式で表される。
SNR＝Q蜜＋Q葬
Q参，
20
2．4．2 ダイナミックレンジ
イメージセンサのダイナミックレンジは，画素回路の飽和信号量とノイズ信号
との比で定義される。固定パターン雑音は原理的に除去可能なため，雑音として
ランダム雑音成分を考慮する。イメージセンサのダイナミックレンジは，以下の
式で表される。
DR［dB］ ・ 2・1・9隷
ここで・Lm・xは信号の飽和レベルに相当する照度Lminはランダム雑音レベルに
相当する照度である。ダイナミックレンジ拡大は低照度方向と高照度方向の2方
向が考えられる。低照度方向へのダイナミックレンジ拡大は，Lminを小さくする，
すなわち，暗電流に起因する雑音や読み出し経路で発生する雑音などの，ランダ
ム雑音の低減によって実現される。一方，線形応答のイメージセンサの場合，光
電流をlph，露光時間をTint，電荷電圧変換部の容量を0／dとすると信号電圧は
v、＝Iph ’ Tint
Ofd
で表される。飽和信号電圧が一定であるならば，飽和信号電圧となる嗣、を大き
くするためには，露光時間を短縮するか，接合浮遊容量を大きくするのが有効で
ある。
2．4．3 フレームレート
ビデオカメラやテレビ接続のカメラのフレームレートは，テレビ信号規格の一
つであるNTSCの仕様より30frame／sec（インターレーススキャンで60frame／sec）
である。一方，ロボット用カメラや科学計測用ハイスピ・…一・ドカメラなどの産業応用
では・100frame／secから3000frame／secもの高速なフレームレートの要求がある。
CMOSイメージセンサはCCDと異なり，多チャネル読み出しが可能であるために
高速読み出しに適している。また，イメージセンサ上にA／D変換器やデータ圧縮
機能を集積化することにより，アナログ信号読み出しよりも高速なデータレート
での読み出しが可能となる。高速読み出し機能により，ストロボ撮影，シャッター
速度，ISO感度すなわち読み出しアンプのゲインなどを変更しながら，同一場面
を複数枚撮影して最も露出条件の良い画像を選択する応用や，シャッター…“一一p速度の異
なる画像を複数枚撮影して，それらを合成することにより広ダイナミックレンジ
画像を合成する応用があり，高速読み出し性能は重要となる。
21
2．4．4 消費電力
ディジタルカメラやビデオカメラ，携帯電話搭載カメラなど多くのカメラがバッ
テリー駆動となり，また筐体の小型化による発熱・放熱の観点からカメラシステム
の低消費電力化が課題となっている。CCDイメージセンサは，蓄積した電荷その
ものを垂直CCDと水平CCDを介して接合浮遊容量まで転送する必要があり，多
段転送による信号劣化を防止するために転送効率を向上させねばならず，高い電
源電圧を必要とするため，イメージセンサそのものの消費電力が大きい。さらに，
イメージセンサとドライバ・信号処理回路とマルチチップ構成となるために消費電
力はさらに大きくなる傾向がある。一方，CMOSイメージセンサは本質的に低消
費電力であるCMOS回路を基本に製作され，さらに低電源電圧動作が可能なため
CCDと比較して低消費電力である。イメージセンサ上に駆動回路やアナログフロ
ントエンド回路をCMOS回路により集積化することで消費電力を低減できる。さ
らにオンチップシステムのため駆動信号や画像信号はチップ内の転送となり，配
線容量が小さくなり信号伝送に要する電力も低減され，さらなる低消費電力化が
可能となる。
2。5 ダイナミックレンジ拡大手法
ダイナミックレンジは，低照度・高照度の両方向へ拡大でき，低照度方向への
拡大は画素回路や読み出し回路の雑音低減によって実現される。一方，CMOSイ
メージセンサの高照度領域へのダイナミックレンジ拡大は画素回路読み出し回
路および読み出し方式など多くの方法が提案されている。ここでは，出力電圧が
入射光量に対して線形応答のものと，非線形応答のものに分類して主要な方式の
特徴および問題点について述べる。
2．5．1 線形応答ダイナミックレンジ拡大手法
広ダイナミックレンジ画像を撮影し，カラー合成や，階調数が制限されたディ
スプレイなどでの表示に適した広ダイナミックレンジ画像合成などの信号処理を
考慮すると，計算コストの面から入射光量に対して線形に応答する画素回路が適
している。ここでは，CMOSイメージセンサの線形応答ダイナミックレンジ拡大
手法の代表的な方式について，特徴および問題点を述べる。
22
二重露光方式
二重露光方式は，1フレーム期間内に長時間露光信号と短時間露光信号の2つの
信号を読み出すことによりダイナミックレンジを拡大する手法である。CMOSイ
メージセンサを用いた二重露光方式の概念図を図2。9に示す［4，5］。二重露光方式
は・センサアレイの上下に列読み出し回路が配置されており，△行だけ離れてい
るN行目と1V−△行目の画素から読み出した信号は1水平期間内にそれぞれ，下
側・上側の読み出し回路から出力される。長時間信号を読み出して画素をリセッ
トし，短時間露光の蓄積を開始するために走査方向を下から上とすると，N行目
とN−△行目からそれぞれ長時間露光信号と短時間露光信号が読み出される。長
時間露光の露光時間Tl。ngは， TF・（N−△）／N，短時間露光の露光時間丁、h。rオは，
TF・△／Nで表される。ここで乃は1フレーム期間， Nは垂直画素数である。長
時間露光信号は低照度部を，短時間露光信号は高照度部を良好なコントラストで
撮影でき，ダイナミックレンジは1フレーム期間全体蓄積と比較して，高照度側
へN／△倍拡大される。1画面分の画像信号を読み出した後，長時間露光信号が飽
和している画素のみ短時間露光信号にN／△倍した画素値と置き換えることで，連
続した線形応答の広ダイナミックレンジ画像が得られる。同では，蓄積時間比を
64倍とした広ダイナミックレンジCMOSイメージセンサを試作し，109［dB］のダ
Co l umn Readout for Short lntegration
row N
Column Readout for Long lntegration
図2．9：二重露光方式の概念図
23
イナミックレンジを実現している。しかし，二重露光方式では，長時間・短時間
露光信号の境界で信号振幅が△／Nとなるため，蓄積時間比を大きくした場合，合
成後の画像でSNRの急激な落ち込みが視認できることが問題となる。
コンディショナルリセット
コンディショナル・リセット方式は，中間画像を非破壊で読み出し，参照電圧と
比較して残りの蓄積時間で飽和すると予測される画素を選択的にリセットする方
式である［6−9］。この方式は，申間画像を読み出す行を空間的に複数行とすること
で，複数蓄積時間での読み出しを実現している。周期Tのフレーム期間内におい
て，蓄積が開始されてからT−T／21，T−T／22，T 一一 T／23，T 一一 T／24…7LT／2N，
のタイミングで中間画像を読み出す。それぞれのタイミングで読み出された中間
画像は，任意の参照電圧と比較される。この比較により，中間画像が読み出され
た時点から残りの蓄積時間内に画素回路が飽和するか否かを判断する。残りの蓄
積時間で飽和すると予測された場合，その時点で画素回路をリセットし，新たに
蓄積を開始する。画素のアナログ値は，1フレーム期間Tごとに行われる初期リ
セットからT後に読み出される。図2．10にコンディショナル・リセット方式の画
素回路部の動作を示す。簡単化のためにN＝3，比較参照電圧を飽和電圧の1／2とす
る。初期化リセットからT／2の時点で参照電圧と1回目の比較を行い，信号電圧
が参照電圧より大きければ画素回路をリセットする。二回目以降の読み出しでは，
N回目の比較タイミングで参照電圧を越え，かつ，N−1回目の比較タイミングで
Vsatt
一一喩
層 一 騙 ｝ ｝9
’
ノ
一 噂
腎 ｝
’
ρ
ノ
静
脚 一
’
P
o
’
∂ ノ
1
‘
」
5
’ ／（cゲ （b》／
1
巷
君
8Vth
一一
惹
p！即 ’
耳 日
， ノ
9 ！
ノ ，
8
ノ ！
ノ ！
1 ’
翠
ノ
’ ！
1 ノ
W ノ
0
●
ρ！ ／
ご 1
電！
@ 8
1 o
」
ノ4 ノ
e！ ／
器
！
’一 導8 櫨 印 o
！ ／ （a）
oり
1
8
m＿＿∠一．．
ノ
ノ
ノ
ﾏ ’
‘！
置
’
T12 3T14 7T／8 T
Accumulation Time
図2．10：コンディショナルリセット方式の画素部の電圧
24
リセットされていれば，その画素をリセットする。これら二つの条件を満たさな
い画素については・蓄積を継続する。したがって，入射光量がα＜b＜cなる関係
の場合・図2・10のような動作となる。入射光量がaの場合は，初期化リセットか
ら1フレーム期間Tだけ蓄積され，読み出したアナログ値が画素値に相当する。b
の場合は読み出しまでの蓄積時間がT／2であるため，読み出されたアナログ値を
2倍したものが，同様にcの場合は読み出されたアナログ値を8倍したものが線形
応答の画素値となる。本方式は，非破壊の中間読み出しが必要なため，3トラン
ジスタ型の画素回路でしか実現できず，リセット雑音が除去できないために低照
度領域のSNRが低下する問題がある。
複数回露光
複数回露光方式は，1フレーム期間内に露光時間の異なる画像を複数枚読み出
し，それらの信号から広ダイナミックレンジ画像を生成するものである。
複数回露光方式の一方式として，1フレーム期間内に蓄積途中の信号レベルを非
破壊で読み出してAD変換する方式が提案されている［10］。 AD変換器を，4画素ご
とにひとつ，あるいは列並列に配置し，N枚の画像をそれぞれ， T，2T，4T，…，2N−1「r
の蓄積時間で読み出す。Tは最小の蓄積時間である。 MビットのAD変換器を用
いた場合，n（1≦n≦1V）枚目の画像は，広ダイナミックレンジ画像の，
BM＋ノ〉＿n，BMm1＋ノ〉＿n，… ，Bi＿N＿n， B〈r、．．．n
のMビット分を求めることと等価である。ここで，B、は二進数のa−1桁目を表
現しており，BoはLSBである。 N個のMビットデータを，組み合わせること
によって，2N“’1T秒蓄積後の画素値が求められる。 ADCの分解能2ビット，蓄積
時間をT，2T，4Tとして，この処理を行った場合の画素部の動作を図2．11に示す。
llの場合， T，2T，4Tの出力値はそれぞれ，00，00，01である。これは，正規化する
とOOOO，OOOO，0001となる。合成後の各ビットの値は，上位ビットから確定するため
に正規化した値の・つきの値が，合成後の各桁の値となる。したがって，画素値は
0001で表される。本方式は，画素回路内でA／D変換しているため高速な読み出し
が可能である一方，画素回路が複雑となり開口率が低下する問題がある。また，1
フレーム期間内の一定時間に集中して画像信号を読み出すバースト読み出しによ
る複数回露光方式の広ダイナミックレンジCMOSイメージセンサが提案されてい
25
Vmax
ll
董0
8
8
Ol
00
4T
T 2T
A㏄umulation Time
図2．11：複数回露光方式の画素音 Kの動作
F−一！E−一一一一一1・一一一一一一一一一一一一一・1
＃1
LAt
SAI
VSAI［腿
VSAI〔圏
圃
ESAi
ESA囑
＃2
VSA2〔幽
璽，A、礪
VSA2
ESA2圃
＃3
VSA3国［＝『聾
VSA3［隆，A、圃
ESA3礪
＃4
LA4
しA4
SA4
VSA4［璽
ESA4團
＃5
舎
Vertical
SA4
VSA4［鋼
εSA4置
LA5
SA5
VSA5園
ESA5圃
VSA5口醗
ESA5園
Pixel腿◎．
図2．12：バースト読み出し複数回読み出しのタイミング
26
る・［1・，12にれは，CMOSイメージkンサの高速鶴読み出しモード鞭うこと
で・1フレーム期間内に最大4枚の画像を読み出すもので，読み出された信号は外
部で広ダイナミックレンジ画像に合成される。1フレーム期間内に読み出す短時間
露光信号の枚数と・それぞれの露光時間をリアルタイムで設定でき，露光時間比
を調整することで切り替え境界でのSNRの低下が抑えられ， i撮影可能な照度範囲
全体で高SNRの撮像ができる。図2．12に本方式の特徴である，バースト読み出し
複数回露光の1フレーム期間の動作を示す。リセット用の垂直スキャナを2列分有
しているため・短時間露光信号の蓄積途中に画素をリセットすることで超短時間
露光を実現している。
2．5．2 非線形応答ダイナミックレンジ拡大手法
ここでは，入射光量とイメージセンサ出力の関係が非線形あるいは区分線形で
ある方式についてその特徴と問題点について述べる。
対数圧縮方式
対数圧縮方式はMOSトランジスタのサブスレッショルド領域を利用して，入射
光量に対して対数応答の光電変換特性を有する画素回路［13］を利用する方式であ
る。対数圧縮型の画素回路を図2．13に示す。ゲートとドレインが同電位であるn
チャネルMOSFETは，光電流の範囲においてサブスレッショルド領域で動作す
る。サブスレッショルド領域は，ゲート・ソース間の電圧がしきい値以下である
場合に，ドレイン電流がゲート・ソース闇の電圧に対して指数関数的に増大する。
したがって，光に対して線形に光電流が増大するのに対し，ソース電圧は光に対
して対数的に応答する。ゲートとドレインを電源電圧VDDに接続した場合，ソー
ス電圧Vsは式2．1で表される［11］。ここで， VTnはnチャネルMOSFETのしきい
値電圧，nはnチャネルMOSFETの非理想定数，玲、は熱電位硫7「／q，K・はボルッ
マン定数，Tは絶対温度， qは電子電荷量）である。
v・ ・ VDD・一・VTn 一一一 niVth −niVthln（ちん。t。Isn） （2・1）
対数圧縮型CMOSイメージセンサは数多く報告されており，100dBから120dBの
ダイナミックレンジが実現されている［15−18］。対数圧縮方式の問題点としては，1
桁の照度の変化に対して出力の変化が60mV程度と感度が低いことがあげられる。
27
釦
lph・t・
ｫ
SeixH
しPixe」一一一一＿＿一一＿一一腫
iVbn→
図2．13：対数圧縮型画素回路
また，3トランジスタ型画素回路において，信号蓄積中のリセットトランジスタ
のゲート電圧を，電源電圧以下の任意の電位に固定することによって，サブスレッ
ショルド動作に入る電圧を制御し，低照度側では線形応答，高照度側では対数圧
縮応答の光電変換特性をもつ広ダイナミックレンジイメージセンサが報告されて
いる［19−22］。低照度領域を線形応答にすることで，低照度領域の感度を向上させ
るとともに低照度側ヘダイナミックレンジを広げられ，また，低照度領域で問題
となる残像を解決できる。
対数圧縮型の画素回路は，高照度になるにつれて信号振幅の変化が小さくなる
ために，高照度部のコントラストが低下する。また，対数圧縮特性が各画素回路
内のトランジスタの特性に依存するため，カラー合成の際に色ずれを生じる可能
性がある。線形応答と対数圧縮応答の組み合わせでは，線形応答から対数応答へ
の切り替わりがリセットトランジスタのしきい値に依存するために画素間のばら
つきが大きくなると考えられる。
蓄積容量変調方式
蓄積容量変調方式は3トランジスタ型アクティブピクセルセンサのリセットトラ
ンジスタのゲート（以下，オーバーフローゲート）電圧を1フレーム期間内に変化
させることにより電位障壁の高さ，すなわちフォトダイオードの蓄積容量を制御
28
し・過剰電荷をオーバフロードレインに捨てることでダイナミックレンジを拡大す
る方式である［23，241・オーバーフ・一ゲート電位腱の時間変化を図2．14（a） eこ，
光電変換特性を図2・14（b）に示す。1フレーム期間内にオーバーフローゲートの電
位障壁を図2・14（a）のようにステップ状に変化させた場合，蓄積する電荷量はいく
っかの線形応答範囲によって高照度領域の階調を圧縮する光電変換特性となる。ユ
フレーム期間内にNステップ電位障壁を変化させた場合，N個の線形応答範囲を
持つ。本方式の光電変換特性は式（22）で表される。ここで，biはi番目の電位障
壁の高さ・tiはi番目の電位障壁に変化する時間， Tはフレーム期間，隔は光電
流Ofdは接合浮遊容量の静電容量， Q。αtは飽和電荷量である。試作された広ダ
イナミックレンジイメージセンサは96dBのダイナミックレンジを実現している。
v−｛轡薫詣く’ph＜1葺1≡Zl） （2・2）
また，蓄積容量変調方式を拡張した方式として，4トランジスタ型の画素回路の
トランスファーゲートの電圧を変化させてフォトダイオードの蓄積容量を制御す
る方式［251と，4トランジスタ型画素回路にフォトダイオードのリセットトラン
ジスタを追加した5トランジスタ構成にすることで，グローバルシャッターを可能
とした方式［26］が提案されており，それぞれ128dB，100dBのダイナミックレン
ジを実現している。蓄積容量変調方式もリセットトランジスタのしきい値ばらつ
b
b4
1：
bB
Qエ
b2
bl
Qo
bo
（a）蝋位障疑の変化
（b）光電変換特性
図2．14：蓄積容量変調方式の光電変換特性
29
きが，区分線形が切り替わる電圧に影響するために画素間のばらつきが大きいと
考えられる。
横型オーバーフロー蓄積方式
横型オーバーフロー−es積方式は，過飽和時にフォトダイオードからあふれた信
号電荷を蓄積する容量を画素回路内に設けることで，電荷．電圧変換部の感度を変
化させ，低照度を高感度とし，高照度を低感度と異なる感度とすることによりダ
イナミックレンジを拡大する方式［27，28］である。本方式の画素回路を図2．15に
示す。4トランジスタ型アクティブピクセルセンサに過飽和時の光信号電荷を蓄積
する容量CSと，この容量とフローティングディフユージョン（FD）を接続する
ためのM3が追加された構成となっている。蓄積開始時に， CSをリセットして低
感度モードのリセットレベル（N2）をあらかじめ読み出して外部のメモリに格納す
る。信号蓄積時は，M3をオンの状態とする。これにより，フォトダイオードから
あふれ出した光信号電荷はCSに蓄積される。信号の読み出しは低感度高感度の
二段階で行われる。まず，M3をオフにすることでCSとFDを切り離す。通常の
4トランジスタAPSと同様に， FDをリセットして， PDへ電荷を転送し高感度の
信号を読み出す。次に，再びM3をオンにしてFDとCSを接続してPDに蓄積さ
れた電荷とCSに蓄積された電荷を加算する。電荷一電圧変換を行う容量がCS＋
FDとなるので，変換ゲインが小さくなり，低感度の信号読み出しがなされる。低
φR
φS
φT
M2
CS
l3蕩
PD
MI FD
M4
魔T
φX
図2ユ5：横型オーバーフロー蓄積方式の画素回路
30
感度信号については，読み出された信号と外部メモリに格納されたN2との差を求
めることにより，CDSが行われる。
本方式の利点は，1フレーム期間内の光信号電荷を全て蓄積していることであ
る。しかしながら・ダイナミックレンジ拡大率は1＋CS／FDであり，ダイナミック
レンジを拡大するためには画素内に大きな容量を設ける必要があることから，画
素サイズの微細化は困難であると考えられる。横型オーバーフローだけで100dB
のダイナミックレンジが実現されているが，横型オーバーフロー蓄積と複数回露
光さらに対数圧縮特性の組み合わせにより，200dBのダイナミックレンジを実現
した報告［29，30】もなされている。
2・6 イメージセンサ用A／D変換器
CMOSイメージセンサ上へのA／D変換器の集積化としては，画素回路内に配置
する方式［10］，カラム並列に配置する方式［23，31，321などが提案されている。画素
回路内へのA／D変換器の集積化は画素回路が複雑となるため開口率が低下する。
また1つのA／D変換器で変換する場合は，多画素化すると変換速度を高速にせね
ばならず回路規模が大きくなる。これらの問題点から，行単位で信号が読み出さ
れる特徴を生かした，カラム並列での実装が適切であると思われる。ここでは，簡
単な回路構成で高分解能なA／D変換が可能で，カラム並列での集積化に適してい
ると考えられるシングルスロープ積分型A／D変換器とサイクリックA／D変換器
について基礎的考察を行う。
2．6。1
シングルスロープ積分型A／D変換器
シングルスロープ積分型A／D変換器［31｝は，ランプ信号発生器，カウンタ，比
較器，ラッチ回路の簡単な回路構成で高分解能なA／D変換が可能である。これを，
カラム並列に配置したCMOSイメージセンサのブロック図を図2．16に示す。カ
ウンタとランプ信号発生器に相当するD／A変換器は共通で，比較器とラッチ回路
が各列に並ぶ回路構成となる。シングルスロープ積分型A／D変換の変換原理は以
下の通りである。積分器，あるいはカウンタとD／A変換器の組合わせによるラン
プ信号と，ノイズキャンセラ（NC）で相関二重サンプリングされた信号を比較器
に入力する。図2．17に示すように，ランプ信号が出力されると同時にカウンタの
31
図2．16：カラム並列シングルスロープA／D変換器を集積化したCMOSイメージ
センサの構成
茎
§
話
Vs
備騨御膳■薗一幽一一一脚の聯零庸鳳肺騨一旧，響幡一曹曽一一一噂一欄鼎駒騨曽鼎冨騨鴨
ロ ー 一 一 一 昌 ， 一 輪 ・
@ ∼
@ ∼
Count
0
1
`83
2345
Latch！
84 85 8
U8788
図2．17：ランプ信号とA／D変換出力の関係
32
計数を開始し・センサ信号とランプ信号出力が同じとなる，すなわち比較器出力
が反転した瞬間にカウンタの値をラッチすることでディジタル値を得る。積分型
A／D変換は・単純な回路構成および原理で，直線性や単調性が良好で比較的分解
能を高くしやすい一方，分解能を高くすると計数に要する時間がかかり，変換時
間が長くなるという問題点を有する。この理由で，ビデオ信号用へ応用されるこ
とはなかったが，カラム並列での実装では，通常のビデオ信号の信号レートに対
して水平画素分の1となり低速なA／D変換器でも十分である。
2。6．2 サイクリックA／D変換器
サイクリックA／D変換器のブロック図を図2．18に示す。サイクリックA／D変
換器［331は，サンプルホールド回路，利得が2倍のアンプとD／A変換器のルー
プで構成される。以下，A／D変i換の動作について，1bit／ステージのサイクリック
A／D変換器を例に説明する。まずはじめに，サンプルホールド回路の入力のセレ
クトスイッチを信号入力側に接続し，入力信号Vsをサンプルする。続いて，アン
プで入力電圧を2倍に増幅し，入力選択スイッチをアンプ出力側へ接続する。2Vs
と，A／D変換器のフルスケールに相当する参照電圧称。ノを比較し，比較器は2Vs
がVr。fより大きければ”1”を，小さければ”0”を出力する。比較器の出力をD／A
変換器に入力し，”1”ならば称。fが，”0”ならばOVが出力され，この電圧が2Vsか
ら減算される。減算後の信号レベルを次段の入力信号としてサンプルホールドし
て増幅一→比較→減算をN回繰り返すことでNビットのA／D変換結果が得られ
る。従って，初回の比較器出力がA／D変換結果のMSBとして， A／D変換結果が
Vso−o
Output
図2，18：サイクリックA／D変換器のアーキテクチャ
33
シリアルのビット列で出力される。
［33］では，ノイズキャンセル，サンプルホールドならびに増幅と3つのオペア
ンプと5つのキャパシタでサイクリックA／D変換器が構成されていたが，［11】で
はこれらの3つの役割を1つのオペアンプと3つのキャパシタで実現する，省電
力・省面積の列並列サイクリックA／D変換器が提案されている。
34
参考文献
［1］Shinya Ohba， Masaaki Nakai， Ha・uhisa And・， Sh。ji Han＿a， Shige，u
Shimada， Ka・uhi・・Sat・h， Kenji Takahashi， Masaha，u・Kub。， Tsut。mu Fu．
jita，，“MOS Area Sensor：Part IL Low−Noise MOS Area Sensor with
Antib1・・ming Ph・t・di・des，”IEEE駈an・． Elect・・n Devices， V・1．27， N。．8，
pp．1682−1687（1980）．
［21T・shifumi O・aki， Hajime Kinugasa， Takashi Nishida，“AL。w．N。i，e・Line−
Ampli丘ed MOS Imaging Devices，”IEEE T・ans． Elect・・n D・vices， V・L38，
No．5， pp．969−975（1991）．
［31Sunet・a K Mendis， Sab・ina E． K・meny， Russell G Gee， Bedab・ata Pain，
Craig O． Staller， Quiesup Kim， Eric R． Fossum，“CMOS active pixel image
sensors for highly integrated imaging systems，”IEEE J． Solid−State Clrcuits，
Vbl．32， No．2， ppユ87−197（1997）．
［4］Orly Yadid−Pecht， Eric R． Fossum，“Wide lntrascene Dynamic Range CMOS
APS Using Dual Sampling，”1997 IEEE Work Shop on CCD，s Advanced
Image Sensors， R15−1（1997）．
回Orly Yadid−Pecht， Eric R． Fossumり“Wide Intrascene Dynamic Range CMOS
APS Using Dual Sampling，”IEEE Trans． Electron Devices， Vb1．44ラNo．ユ0，
pp．1721−1723（1997）．
［6］Orly Yadid−Pecht， Alexander Belenky，“CMOS APS with autoscaling and
customized wide dynamic range，”19991EEE Work Shop on CCD，s Advanced
Image Sensors， P3， pp．48−51（1999）．
［7］Orly Yadid−Pecht， Alexander Belenky，‘‘ln−Pixel Autoexposure CMOS APS，”
IEEE J． Solid−State Circuits， VoL 38， No．8， pp．1425−1428（2003）．
［8］Orly Yadid−Pecht， Bedabrata Pain， Eric． R Fossum（California Institute of
Technology），“Method and Apparatus of High Dynamic Range lmage Sensor
35
with In（iividual PiXel Reset，”U．S． Patent，6175383， Field：1996．11．7， Date
bf Patent，：2001，1．16．
［910rly Yadid−Pecllt，“Optical Imager Using a Method for Adaptive Real−
Time Expanding of The Dynamic Range，” US， Patent，2002／0027606，
Field：2001．4．18， Date of Patent：2002。3．7．
［101David X． D． YangりAbbas El Gamma1， Boyd Fowler， Hui Tian，”A640×512
CMOS Image Sensor with Ultrawide Dynamic Range Floating−Point Pixe1−
Level ADC，”IEEE J． Soli（i−State Circuits， Vo1．34， No．12， pp．1821−1999
（1999）．
［11］Mitsuhito Mase， Sholi Kawahito， Masaaki Sasaki， Yasuo Wakamori，
Ma織ori Furuta，“AWide Dynamic Range CMOS Image Sensor With
Multiple Exposure−Time Signal Outputs and 12−bit Column−Parallel Cyclic
A／DConverters，”IEEE J． Soli（i−State Circuits， VoL40， No．12， pp．2787−
2795（2005）．
［12］J．H、 Park， S． Kawahito， M． Furuta， M． Sasaki， Y． Wakamori， M． Mase and
Y． Ohta｝“A Wide Dynamic Range CMOS lmage Sensor with lmproed 12bit
Column P鼠rallel Cyclic ADCs，”映像情報メディア学会誌Vol．61， No．3，
pp．360−368，｝＞lar．2007．
［131Savvas G・Chambe・1ain， Jim P・Y・Lee，“AN・ve1 Wide Dynamic Rang・
Silicon Photodetector and Linear Imaging Arrayり”IEEE Trans． Electron
Devices， VoL31， No．2， pp．175−182（1984）．
［141高田謙二，石田耕一，中村里之，草鹿泰，岩本剛志，野村慶一，鮫島幸一一，
西田直樹，宮武茂博，“対数変換CCDラインセンサ，”テレビジョン学会誌
Vol．49， No2， pp．169−175（1995）．
［151水谷友一，安藤隆男，澤田和明，“MOSFETのサブ閾値領域の特性を利用した
対数的光電変換素子，”テレビジョン学会誌，Vol．47， No2，pp．233−239（1993）．
36
［16］萩原義雄，角本兼一，中村里之，草鹿泰，鐘堂健三，高田謙二，“対数変換形
CMOSエリア固体撮像素子，”映像情報メディア学会誌， Vol．54， No2，pp．224−
228（2000）．
［171F・Pa・d・， B・Die・i・kr， D・Scheffer，“CMOS F・v・ated lmag・Sen・。，、 Signみ1
Scaling and Small Geometry Effects，”IEEE Trans． Electron Devides，44，10，
pp．1731−1737（1997）．
［181Danny Scheffer， Bart Dierickx， Guy Meynants，“Rondom Addressable
2048×2048Active Pixel Image Sensor，”IEEE Trans． Electron Devices，
VbL 44， No．10， pp．1716−1720（1997）．
［19］篠塚典之，神山智幸，武部克彦，（本田技研工業株式会社），“光センサ回路お
よびこれを用いたイメージセンサ，”公開特許広報特開2000−83198，出願
日：1998．9．4，公開日：2002．321，
［20］篠塚典之，武部克彦，田中利明（本田技研工業株式会社，シチズン時計株式会
社），“光センサ回路”特許広報特許第3278716号，出願El：1999．5，18，登録
Eヨ：2002．2．22．
［21］G．G． Storrn， J．ED． Hurwits， D． Renshaw， K．M． Findlater， R K． Henderson，
M．D。 Purcell，“Combined Linear−Logarithmic CMOS Image Sensor，”ISSCC
Dig！刀ech． Papers， ppユ16−117（2004）．
［22】Kunihiko Hara， Hiroshi Kubo， Masatoshi Kimura， Fumihide Murao， Shinji
Komori，“ALinear−Logarithmic CMOS Sensor with O琵set Calibration Using
an Injected Charge Signa1，”ISSCC Dig． Tech． Papers， pp．354−355（2005）．
［23］Steven Decker， R Daniel McGrath， Kevin Brehmer， Charles G． Sodini，
“A256×256 CMOS lmaging Array wit，h Wide Dynamic Range Pixels and
Column−Parallel Digital Output，
IEEE J． Solid−State Circuits， VQL33，
No．12， pp．2081−2091（1998）．
［24］Hae−Seung Lee， Charles G． Sodini， Keith G． Fife（SMaL Gamera Technolo．
gies， Inc．），“Precise MOS Imager Transfer Function Control for Expanded
37
Dynamic Range Imagin9，”US． Patent，2002／0043610， Field：2001・7・27，
Date of Patent：2002．4ユ8．
［251Vladimir Berezin， llia Ovsiannikov， Dmitri Jerdev， Richard Tsai，“Dynamic
Range Enlargement in CMOS Imagers with Buried Photodiode，”Proc． of
IEEE Workshop on CCD，s and Advanced Image Sensors， pp．224−229（2003）．
［26］N。Bock， A。 Krymski， A． Sarwari， M Sutanu， N。 Tu， K Hunt， M． Cleary，
“AWide−VGA CMOS Image Sensor with Global Shutter and Extended
Dynamic Range，”Proc． of IEEE Workshop on CCD’s鋤d Advanced Image
Sensors， pp．222−225（2005）．
［271S． Sugawa， N． Akahane， S． Adachi， K Mori， T． Ishiuchi， K． Mizobuchi，
“A100 dB Dynamic Range CMOS Image Sensor Using a Lateral Overfiow
Integration． Capacitor，”2005』ISSCC Di9． Tech． Papers， pp．352−353（2005）．
［281N． Akahane， S． Sugawa， S． Adachi， K Mori， T． Ishiuchi K． Mizobuchi，“A
Sensitivity and Linearity Improvement of a 100−dB Dynamic Range CMOS
Image Sensor Using a Lateral Overflow Integration Capacitor，” IEEE J．
Solid−Stεしte CIrcuits， Vo1．41， No．4， pp．851−858（2006）．
［29ユN．Akahane， R． Ryuzaki， S． Sugawa， S． Adachi， K． Mizobuchi，“A200dB
Dynamic Range Iris−less CMOS Image Sensor with Lateral Overflow Inte−
gration CapaCitor using Hybrid Voltage an（l Current Readout Operation，”
20061SSCC Dig． Tech． Papers， pp．300−301（2006）。
［30】赤羽奈々，井出典子，足立理，溝渕孝一，須川成利，“横型オーバーフロー蓄
積と電流読み出し動作を組み合わせたダイナミックレンジ200dB超のCMOS
イメ・一ジセンサ，”映像情報メディア学会誌Vol。61， No．3， PP347−359（2007）．
［31］Tadashi Sugiki， Shinji Ohsawa， Hiroki Miura， Michio Sasaki， Nobuo Naka−
mura， Ikuko Inoue， Makoto Hoshino， Ybshiyuki Tomizawa1， Tsuyoshi
Arakawa，“A60mW 10b CMOS Image Sensor with Column−to−Column
FPN Re（iuction．，”20001SSCC Dig． 〕ech． Papers， pp．108−109（2000）．
38
［32］Ba・mak Mans…ian， HQ・ng−Y・・e・Yee， St・v・Huang， alld E，i， F。ssum，・・A
250mW，60 f・ames／s・280×720 pike1 9b CMOS digita1 imatge、ens。，，・・999
1SSCC Dig・Te・h・Papers， PP．312−313（1999）．
［33］K・Naga・a」，“Effi・ient ci・cuit・・面gu・ati・n・f・・alg・・ithmi・ana1・g t。 digitaI
り
converters， IEEE J・Solid−State Circuits， vo1．40， no．12うPP．777−785， Dec．
1993．
39
第3章
アナログ2次元DCT回路を集積化し
た画像圧縮CMOSイメージセンサ
3ユ まえがき
帯域制限されたネットワークや通信回線を介しての画像伝送や，イメージセン
サの多画素化による画像データ量の増加のためにディジタル画像の画像圧縮は必
須の技術となっている。カメラシステムは，ビデオカメラやディジタルカメラの
ように携帯可能な小型のものが多く，また持ち運びによるバッテリー駆動下での
利用のために低消費電力性が要求される。イメージセンサ上に画像圧縮回路を集
積化すれば，センサと画像圧縮チップのマルチチップ構成からワンチップカメラ
システムへの移行が可能となり，小型かつ低消費電力化が期待できる。
イメージセンサ上への画像圧縮機能の集積化については，CCDイメージセンサ
を用いてプログレッシブ符号化に基づくロスレス符号化を行うもの［i］ 」P，条件付
画素補充方式に基づくCMOSイメージセンサ［2］が報告されている。これらの方
式は，情報量を圧縮できるものの，一般的な画像圧縮アルゴリズムに採用されて
いる圧縮方式ではない。
本章では，JPEGやMPEGなどの標準的な画像圧縮アルゴリズムに採用されて
いる2次元離散コサイン変換（DCT）をCMOSイメージセンサ上に集積化する手
法を提案する［3−5］。これは，イメージセンサからの読み出しを信号処理単位とな
るブロックで読み出し，アナログ信号領域で直接的に圧縮処理を行う方式である。
アナログ信号処理により，ディジタル領域の数値演算による圧縮と比較して，低消
費電力かつ省面積で画像圧縮回路を実現できる。ここでは，ブロック単位読み出
しのイメージセンサアレイとアナログ2次元DCTプロセッサについて述べ，実際
に設計・試作したプロトタイプセンサによる撮像実験および特性について述べる。
41
3．2 画像圧縮イメージセンサの構成
画像圧縮イメージセンサのブロック図を図3．1に示す。イメs…一・一ジセンサ部はブ
ロックアクセス読み出しが可能なMOS型イメージセンサアレイからなる。2次元
のブロック単位で読み出された信号は，アナログ領域で直接2次元離散コサイン
変i換（DCT）がなされる。画像のA／D変換は，2次元DCT係数に対して，適応的
手法を用いて効率よく行う。その後，量子化，ジグザグスキャン，ゼロランレン
グス符号化，可変長符号化の処理を経て，バッファにて定レート制御が行なわれ
て，ディジタル伝送される。その制御のための量子化は，A／D変換器にその機i能
を組み込んで行うことも可能である。以下，本画像圧縮イメージセンサで特徴的
なブロックアクセス読み出しのイメージセンサ，アナログ2次元DCT回路につい
て述べる。
セ chip
「｝’一騨一’一…｝一『｝’””ny”’一一一一一一一噂一’｝一一一’一“in”’一”一一一一’1
H．SCANNER
1（・，・）
缶
蓬
ぎ
塗
8
1蕪艶…
t
量
馨曾
Ana櫨笹凹」聖聖§s°1
］i
「
1
9。
箋
til
ε
星
邑
§
5
o
室婁
厘§
缶
お
婁璋
＜E
呈
蒼琶
ぎ巷・
影
s謹
ぽ。
8
甥
唇§
＜匿
認ミ
8
蓮
差
畜
§
蕉
茄
L＿＿一＿＿．＿，」1
8×8PtXE…L BLOCK （M， N》
L＿＿＿．＿．1璽＿．＿、＿．＿．＿．＿．＿＿．＿．＿．＿．＿．＿」
図3．1：画像圧縮CMOSイメージセンサの構成
3．2。1 ブロックアクセス可能なCMOSイメージセンサ
イメージセンサから読み出された信号は，直接アナログ領域で2次元DCTがな
されるため，アナログ2次元DCTの処理単位となる8×8画素のブロック単位で
信号を読み出す。このブロックアクセスは，センサ部から順次8画素単位で水平
方向にスキャンし，8点並列で出力することで実現している。図32にセンサ部お
よび信号読み出し部の回路図を示す。画素回路内には，2個のトランジスタが配置
され，それぞれブロックと列のアドレッシングを行う。センサの読み出し回路は，
アナログDCT回路での並列動作のため8チャネル有している。
42
H．Scanner 顯 謄 一一 一 紳 輪尊 一一府＿＿＿
i0’0）卜卿一−…l l−一…1一囎「嚇繭岡扁一鱒鞠「一闇一r『輔一一一一↑一一一
⊂hj
葦謡 h4で邸 h．Φ h6α：ch．7
冾撃香Eg・Sensi・g l
@ Ar・a坐 ii；一一」一一一一一一一」＿＿＿L＿＿＿＿＿↓＿＿＿
h、
禔Gi監1
r畠一齢一榊騨輔卿鞠一聯胴 繍k’−−−−’−−−−−−’り−Iに ロのロ−M−−−‘−−−ロ−”．−．nym
h
φ i
HSCAN （j−1》一
l
i
φ1
“ωHS（AN
Cl
ξ謹。9z蝸 く と 〉
8×8pixel5
C2
「当SCAN（」トユ
扁 脚 轍 一
戟@lsigna目inel I
@電rl
@ 一
pixel
蓋i
・A
1
@ l （1＋1 一：L
戟@ l
戟@ l
i
⊂3
ぢi
9，、
頃
C3
Oi
；
ξllL櫨二＿＿＿＿」L＿」
薩
図3．2：センサ部と読み出し回路の構成
読み出し回路は2段構成で，初段の反転増幅器と帰還容量Ciにより信号電荷を
電圧に変換する。初段の増幅器は，電圧シフトのためのソースフォロアとカスコー
ド増幅段からなり，定電流源のためのバイアス電圧（㌦1，Vbp2）および（Vb。1，臨2）
はそれぞれ，3Vの電源電圧でも十分な信号振幅を得るために，低電圧カスコード
カレントミラーを用いて発生している。帰還容量は100fFであり，フォトダイオー
ドから転送された光電子は，1電子あたり1．6μVに変換される。φ1とφ2は，オー一
バーラップしないクロックである。まず，φ2瓢”1”とし，01をリセットしておく，
il1 ＝”1”において，選択したピクセルに与えられているHSCANを同時に”1”にす
ることでセンサからの信号電荷を，初段の増幅器の帰還容量01に転送する。この
電圧は後段の入力容量σ2にサンプルされる。次にφ2＝”1”とした際にσ2に保持さ
れた電荷が次段の帰還容量03に転送される．転送される電荷は，初段の増幅器出
力における信号電荷による値と，その入出力がショートされた電圧との差に比例
し，一種の相関二重サンプリング回路として動作する。これによって，初段の増
幅器の1／f雑音，オフセット電圧のばらつきが除去できる。しかしながら，ランダ
ム雑音であるリセット雑音はこの方法では除去していない。スイッチングのタイ
ミングを変更することで，リセット雑音を除去できるが，MOS型のパッシブピク
セル［6］では，水平信号線の容量が大きいため，キャンセル不可能なkTC雑音が
43
支配的な雑音となる。画素向路内で電荷一電圧変換を行う，ピクセル内に数個のト
ランジスタを用いたアクティブピクセルセンサ［9］を採用して，ブロックアドレッ
シングできるように変更すれば，ランダム雑音の問題は改善可能である。04は参
照電圧によって黒レベルの出力電圧を調整するために使われる．φ1＝’，1”のとき，04
には参照電圧VREFがサンプルされ，同時にσ1に電荷が注入される．この電圧シフ
トにより読み出し回路とアナログ2次元DCT回路の信号のダイナミックレンジが
広がる・この電圧シフトのための電圧VREFは，外部から任意の電圧を与える。
3．2．2 アナログ2次元DCT回路
8×8点の2次元離散コサイン変換は，次式のように書くことができる
Y ・・ cxct （3．1）
ここで，yは8x8の2次元DCT係数を表す行列， Xは入力画像の8x8画素ブ
ロックの値を表す行列，0は2次元DCTの直交基底を表す行列である。0は，8
点の場合，次式となる。
d d d d d d
αceg−−9−e
b ！ 一！ 一一一b −b 一ノ
0＝んc””9一α一e e α
d−−d−−d d d−．d
e一α g c−−c−9
d d
−−− 一一
！ b
9 −”・c
（3，2）
一d
d
α 一一e
！ 一わ b −f 一プ b
一b
！
9−e c一α α一C
e 一9
ここで・α＝c・s（π／16）lb ＝…（27r／16），c ＝＝ c・s（3π／・6），d ・＝ ．c・s（4π／16），e −
cos（5π／16），ノ＝co＄（6π／16），g＝cos（7π／16）であり， k＝1／2はスケーリング
ファクタである。3．1式は，次式のように分解できる。
Z−oxt （33）
y−ozt （3．4）
ここで，Zは中間結果を意味する行列である。
アナログ2次元DCT回路の動作は，3．3，3．4式に基づいている。図3．3にアナ
ログ2次元DCT回路の構成を示す。ブロックの8点1列のベクトルが1次元DCT
44
2
壽
重萎
誓
o
L
Clock
｛a》
〔h》
図3．3：8×8点2次元DCTプロセッサのブロック図
回路に与えられ，並列動作により一一挙に1次元DCT係数を求める。これが8回与
えられることで，3．3式に相当する演算が行われる。その結果（Zに相当）は，8×8
点のアナログメモリーに行単位で記憶される。記憶された中間結果を，8点列単位
で8回読み出して，3．4式に相当する1次元DCTを計算することによって，最終
的な2次元DCT係数が1頂次求められる。
1次元DCTは，定係数との単純な積和演算であり，アナログ回路で容易に実現
できる。本試作画像圧縮CMOSイメージセンサでは，高精度化を考慮し，スイッ
チトキャパシタ（SC）方式により構成した。図3．4にSC回路によるアナログ1次
元DCT回路を示す。コサイン関数の定係数を，各セル内のキャパシタとオペァン
プの帰還キャパシタの容量比で設定し，加算は電荷加算の原理で行われる。ディ
ジタル回路からのスイッチング雑音の軽減と，クロック電荷注入誤差のキャンセ
ルのため，差動2線式回路とした。F（0），＿，F（7）を1次元DCT係数出力としたと
き，（F（0），F（4）），（F（2），F（6）），（F（1），F（7）），（F（3），F（5））の組み合わせで，使用するキャ
パシタを共有化することで，キャパシタ数を半減した。MOSトランジスタによる
スイッチは，3．2式と入力ベクトルとの積和演算の関係を満たすように構成する。
たとえば（F（2），F（6））を求める際，（F（0），F（1））との部分積和演算を行うセルは図
3．4（b）のようになる。この1次元DCT回路は，アナログ並列処理に基づき，32回
分の定係数乗算と加算を，1クロックで実行し，8点の1次元DCTは，2クロック
で実行される。1回目のステップで，F（0），F（1），F（2），F（3）が計算され，2回目のス
テップで，F（4），F（5），F（6），F（7）が計算される・3．2式のスケールファクタはk・＝1／2
45
AI A2 BO AI A2 BO AI A2 BO AI A2 BO
Q Q g Q O Q g O O Q O Q
闇ULO4
f（O》
mdd］
㎜UL26
MUし04
f（1｝
md・司
団ULO4
f（2》
md・司
MUL26
闇ULO4
f｛3》
湖UL17
期UL35
＝@ g
メ@ e
b 願e
艪X 篇a
?@ c
ｭa g
X ・a
閧?@ c
mdd］
MULO4
f（4）
mdd］
納UL26
MULO4
f｛5｝
md・司
湖ULO4
f（6）
md・司
MUL26
m1厚1
MULO4
f（7）
MUL17
MUL35
Eg a
?@ 願c
ﾋe 駒c
＝@楢9
Ec e
〟@ a
Ea 嶋9
GC 幽e
mddl
・・一
F｛0），F（4）
F（2），F（6） F（1｝， F（7｝ F（3》， F（5）
（a）
AI A2 BO
OQ b
f（0》
MUし26
［Pgl
f《f｝
（b）
図3．4：SC回路によるアナログ1次元DCTプロセッサ
であるが，ん＝1／4を1次元DCT入力に与えることにより，入力信号のダイナ
ミックレンジを広げている。このために帰還容量は0，＝ 4Coとしている。ここ
で，Coは，基準容量であり，係数キャパシタは3．2式のコサイン係数がαの場合，
0、＝α×Ooと設定する。 Coは0．5pFに選んでいる。
図3．5に2次元DCTの中間結果を格納する8×8点アナログメモリを示す。メ
モリセルは，4個のスイッチと，2個のキャパシタから構成されており差動2線式
の回路となっている。信号読み出しオペアンプは，行単位で共有化することで，8
46
U3『
Fo（u｝
F1（u）
Y20・＿一
F2《u）
F3（u）
F4《u》
Fs（u》
Y6（〉一…一
F6 （u）
Y70−… 昌一 （0，7）
F7（u）
DIo…
D20………一一………一・……………・＿”．＿曽．．＿＿．．
FO4
F17
F26
F35
図3．5：8×8点アナログメモリ
個のみとしている。書き込み時は，8点1次元DCTの中間結果（Zo4，Z26，Z17， Z35）
を，制御信号YO，．．．，Y7を順次アクティブにし，行単位で記憶していく。ただし，1
次元DCT回路の出力は，2ステップで求められるので，メモリの入力スイッチと
制御信号（D1，D2）によりマルチプレクスし，メモリの左右の4セルに交互に書き
込む。読み出し時には，制御信号UO，＿，U7を順次アクティブにし，記憶値を列単
位で読み出す。行単位で書き込み，列単位で読み出すことで，行列の転置に相当
する処理がなされる。アナnグメモリ上の信号は，電圧で記憶され，キャパシタ
のミスマッチの影響を受けない。書き込み時には，Fで制御されたスイッチをオン
とし，オペアンプのショート電圧を基準として書き込みを行うことで，オフセッ
トの自動キャンセルがなされる。これらにより，高精度な記憶がなされる。
本方式では，2次元DCTは，3．3式，3。4式の計算にそれぞれ16ステップが必要
とされ，32クロックパルスで実行することができる。図3．1のイメージセンサに
47
真
ツ
写
フ
チ
ン 4
サの 8
セ
作
試
臆
図
㎜縦勅礁ゆ智／㎜磁概勅 ㎜魁 岡
誹は2ρ疑脅虹弛筋継乱果， 図 刈習詞
4本路てA結4ト一数節補結 ゐイ果る
ここで，Rfはフレームレ；・一・一一ト， NBはブロック数1＞，は8×8画素ブロックの2
次元DCT結果を得るのに必要なクロック数である。例としてCIFフォーマット
（288×362）で30フレーム毎秒の場合，クロック周波数は76ek且zとなる。
2次元DCTプmセッサの精度を議論するために，2次元DCTプロセッサへ直
流とゼロを入力して，2次元DCT結果を得た。直流入力とゼロ入力はイメージセ
ンサを遮光した状態で，参照電圧にそれぞれ0．9VとOVを与えた。表3．1と表32
にゼロ入力と直流入力の2次元DGT結果を示す。これは，フルスケールが2Vの
10ビットA／D変換器でA／D変換された2次元DCT結果を示している。なお，
2次元DCTプロセッサの動作周波数は760kHzである。ゼロ入力ではDCT結果
が全てゼロが理想値であるが，表3．1に示すように2次元DCT結果の直流成分が
F（0，0）＝−19と大きなオフセットを含み，また交流成分もゼロ以外の値が出力さ
れている。一方，直流入力の場合，交流成分はゼロで直流成分のみ直流入力電圧
に相当する係数が出力されなければならない。
これらの結果から，交流成分の値に高い相関が見られる。表3．1から表3．2を減
じた結果を表3。3に示す。この結果より，差分を取った後の交流成分の値の多く
が，0または±1であることから，交流成分に見られる値は，主にセンサ読み出し
回路の各チャネルと2次元DCTプロセッサの積和演算器のオフセットばらつきが
原因であると考えられる。オフセットばらつきに起因する誤差は，オフセットキャ
ンセル可能な回路を採用することで低減できる。また，この誤差は時間的に変化
しないために，ディジタル領域でもキャンセル可能である。また，測定結果より
F（0，1）の誤差はF（0，0）に依存することが分かった。これは，アナログメモリの読
み出しオペアンプで，共通入力部の寄生容量に信号電荷が残留することによるク
ロストークが原因であると思われる。このクロストークによる誤差は，読み出し
サイクルに容量リセットタイミングを追加することで低減できる。
本アナログ2次元DCTプロセッサはスイッチトキャパシタにより積和演算を行
うために，キャパシタミスマッチによる誤差が避けられない。キャパシタミスマッ
チによる誤差は，直流入力の際に交流成分のばらつきとなって現れるが，表3．3の
結果から試作2次元DCTプロセッサのキャパシタミスマッチは小さいと考えられ
る。統計学的シミュレーションにより，キャパシタミスマッチおよびオペアンプ
のオフセットに起因する画質の劣化を見積もった。計算機上で，標準画像の2次元
DCTに対しキャパシタミスマッチとオフセットばらつきに相当するランダム雑音
50
表3．1：ゼロ入力に対する2次元DCT結果
u／v O 1 2 3 4
0
一19
1
2
2
．4
3
0
1
4
一4
一5
5
一3
一2
6
一5
一6
7
一3
3
2
5 6 7
一4
0
一8
一6
一4
4
3
3
3
3
3
3
3
一4
一3
一4
一3
一3
一3
一4
2
1
2
2
2
1
一5
一5
一5
一5
一5
一5
一2
一2
一2
一2
．2
．2
一5
一5
一5
一5
一5
一5
3
4
3
3
4
3
表3．2：直流入力に対する2次元DCT結果
u／v O l 2 3 4 5 6 7
0
一441
一10
一4
1
3
3
3
3
3
2
一5
一4
一3
一4
一3
3
0
1
2
1
2
2
2
1
4
一8
一5
一5
一5
一5
一5
一5
一8
5
一3
一2
一2
一2
一2
．2
一2
一2
6
一5
一5
一5
一5
一6
一5
一5
一5
7
一2
4
4
4
4
4
4
4
1
一7
一3
4
3
3
3
一3
一3
一4
．5
表3、3：直流入力とゼロ入力の2次元DCT結果の差分
u／v
0
1
2
3
4
5
6
7
0
一422
一12
0
1
1
1
1
0
1
1
0
0
0
0
0
0
0
2
一1
0
0
0
0
0
0
0
3
0
0
0
0
0
0
0
0
4
一4
0
0
0
0
0
0
一3
5
0
0
0
0
0
0
0
0
6
0
1
0
0
．1
0
0
0
7
1
1
1
0
1
1
0
1
51
80
70
60
欝59
乙
望40
鐙
30
20
10
0
0．00帽
0．劔 0．1
噸
10
σcap（％）
図3．8：キャパシタミスマッチとPSNRの関係
を付加して，逆2次元DCTにより再構成画像を得てPSNRを求めた。図3．8に，
キャパシタミスマッチ誤差のばらつき（σ。ap）に対する再構成画像のPSNRを示す。
なお，オフセットばらつきの標準偏差（σ。ff）をパラメータとして3種類のPSNR
を示している。ff。。p ・ O．5％，σ。ff ＝＝ 4mVで出力信号振幅が2Vp−pの場合， PSNR
は40dBとなる。これらの精度は現在のLSI技術で十分得られる値であり，注意し
て設計すればキャパシタミスマッチはO．1％以下の精度が得られる。［7］なお，測
定結果よりσ。。，＝ O．2程度と予測でき，オペアンプのオフセットが完全にキャン
セルできたとすると50dB以上のPSNRが得られる。
前節で得られたPSNRは補正後でも36．7dBであり，キャパシタミスマッチによ
る性能予測より大きく劣る・この原因としては，先に述べた1次元DCT回路のオ
ペアンプのオフセットばらつき，アナログメモリー・・一一一の隣接メモリーセルからのク
ロストーク・基板を通したディジタル回路からのクロストーク，信号線と制御線の
カップリングなどの影響が考えられる。また，本プロトタイプセンサの測定環境
は，8ビット精度のDACを用いてアナログ2次元DCTプロセッサへの信号を発
生させ，8ビット精度のADCで2次元DCT出力をA／D変換した後にコンピュー一
52
タ上で再構成しているために，量子化ノイズによる影響が大きいと考えられる。
3。6 特性測定結果
図3・9に試作イメージセンサの光電変換特性を示す。これはフレームレートを
30frame／secに設定し・撮像面照度に対する出力電圧をプロットしたものである。
入射光量に対して線形的に応答しており，飽和電圧は約L5［V］である。また，感
度は0・42［V／lux・s］であった。表3．4にイメー・・一・・一ジセンサ部の性能表3．5にアナログ
2次元DCT回路の性能を示す。イメージセンサ部に関して比較的ランダム雑音の
レベルが高いが，本試作センサはフォトダイオードに蓄積した電荷を信号読み出
し回路のフィードバックキャパシタに直接転送して電圧に変換するパッシブ方式
を採用しており，kTC雑音が大きいと思われ，画素回路内で電圧信号に変換する
アクティブピクセルセンサを採用すればこれを改善できる。アナログ2次元DCT
回路の消費電力は，360×288のCIFフオーマットの輝度信号に対し，30フレー
ム／秒で符号化を行う場合を想定している。この場合，アナログ2次元DCT回路
を2個用いることで，動作クロック周波数は760kHzとなる。このアナログ並列
動作による低クロック周波数により消費電力は10．8mWとなり，同水準のディジ
タル方式の約半分の消費電力である。アナログ2次元DCT回路の占有面積は約
1．6
1。4
12
窪
釜。，
ぎ
α6
0．4
O．2
IlIuminanGe［luxj
図3．9：光電変換特性
53
LO×1，1mm2であり，これは同水準のディジタル方式［8］に比べて1／4以下の面積
である。イメージセンサのアナログ情報を直接処理できる利点や，A／D変換に適
応的手法を応用して低電力化できる利点も合わせて，イメージセンサで直接圧縮
を行うための基本回路として有用である。
表3．4：イメージセンサ部の性能諸元
画素数
128×128
画素サイズ
161μm×6．1μm
開口率
56．6％
変換ゲイン
電源電圧
消費電力
1．6μV／e1
7．2mW◎3V（Max．1000frame／s）
暗電流
503pA／cm2
フルスケール
1．6V
固定パターンノイズ
ランダム雑音
6mVp−P（フルスケールに対して0．38％）
3．3V
フルスケールに対して．53dB
表3．5：DCTコアの性能諸元
DCTコアサイズ
1．1mm×LOmm
単位キャパシタ
0．5pFm
電源電圧
消費電力
3．3V
5．4mW（2コアで10．8mW）
PSNR（補正なし）
31。4dB
PSNR（補正あり）
クロック周波数
36．7dB
760kHz◎5．4mW
54
3。7 むすび
本章では・アナログ2次元DCT回路を集積化した画像圧縮CMOSイメ＿ジセ
ンサについて述べた。8×8画素のブロック単位の処理を実現するために，8チャ
ネルの並列読み出し可能なイメージセンサアレイを採用した。DCT演算の基とな
る積和演算は・スイッチトキャパシタ回路によるアナログ回路で構成し，各列ご
との1次元DCTの結果をアナログメモリに格納し，転置して再度1次元DCTを
行うことにより2次元DCT処理を実現している。本画像圧縮CMOSイメージセ
ンサのプロトタイプチップを0．35μmCMOSプロセスで試作した。試作センサの撮
像実験により良好な画像が撮影できることが確認され，またオンチップのDCT回
路の出力から画像の再構成を行い，PSNRが36．7dBの再構成画像が得られた。ア
ナログ領域による信号処理により，画像圧縮処理にかかる消費電力を10．8mWと
大幅に削減し，かつ回路規模も縮小可能であることを示し，イメージセンサ上で
アナロク信号処理を行う有効性が実証された。
55
参考文献
［1］Sabrina E．1〈emeny， Habib H． TorbeyラHenry E， Meadows， Richard A．
Bredthauer， Melanie A． La She11， Eric R． Fossum，“CCD foca1−plane im鼠ge
reorganization processors for lossless image compression，”IEEE J． Solid−
State Clrcuits， Vo1・27， No．3， PP389−405（1992）．
図相澤清晴，大野洋，江木雄一郎，浜本隆之，羽鳥光俊，丸山裕孝，山崎順一，大
竹浩，小林希一，大久保達也，阿部正英，“動画像圧縮イメージセンサ，”テレ
ビジョン学会誌Vo1．50， No2， pp．257−265（1996）．
［3］Shoji Kawahito， Makoto Ybshida， Masaaki Sasaki， Keijiro Umehara， Ybshi−
aki Tadokoro， Kenji Murata， Sirou Doushou and Akira Matsuzawa，“A
compressed digital output CMOS image sensor with analog 2−D DCT pr（＞
cessors and all ADC／Quantizer，”Dig． Tech． Papers， IEEE Iヱユt， Solid−State
Circuits Conf・， PP．184−185（1997）．
［41Shoji Kawahito， Makoto Ybsihda， Masaaki Sasaki， Keijiro Umehara， Daisuke
Miyazaki， Ybshiaki Tadokoro， Kenli Murata， Sirou Doushou and Akira Mat−
suzawa，“ACMOS image sensor with an鼠log two−dimensional DCT−based
compression circuits for one−chip camera，”IEEE J． Solid−State Circuits，
Vb1．32， No．12， pp．2030−2041， Dec．1997．
同川人祥二，吉田真佐々木正明，梅原啓二朗，宮崎大輔，田所嘉昭，村田健二，
道生志郎，松澤昭，“アナログ2次元DCT回路と精度適応A／D変換器に基づ
く画像圧縮CMOSイメージセンサ，
映像情報メディア学会誌，Vol．52， No．
2，pp．214−216， Feb．1998．
［6］宮沢敏夫・西沢重喜・上原正男，中野寿夫，中村重雄田中清，堀内常久，
竹本一八男，早坂昭夫，清水涌一，惣慶博一，中井正章，大和久芳治，“SL
固体撮像素子”，1986年テレビジョン学会全国大会予稿集，PP．59−60（1986）．
56
［7］Jyn−Bang Shyu， Gab・・C． Teme・， F・anc・i， K，ummena，her，・Rand。m err。r
e鐸ects in mat・hed MOS・apacit・rs and・u・rent s。urces，”IEEE J． S。1id−State
Clrcuit・・V・1・19， N・・6， PP・948−956（1984）
［8］
T・Kur・da， T・Fujita， S・Mita， T． Naga・natsu， S． Y・・hi・ka， F． San。， M，
N・・i・hima， M・Mu・・ta， M・Kat・， M． Kinugawa1， M． Kakumu， and T． Saku，ai，
“AO・9V 150MHz 10mW 4m1・・22−D disc・ete c・sine t，ansf。，m c。，e p，。cess。r
with va・iabl・thresh・ld l・gic，”in lEEE Int． S・lid−Stat・Circuits C・n￡， PP．
166−167（1996）．
57
第4章
対数圧縮に基づくオンセンサ信号処理
回路と雑音除去手法
4ユ まえがき
MOSトランジスタのサブスレッショルド領域動作を利用し，入射照度に対して
出力が対数的に応答する対数圧縮型アクティブピクセルセンサはダイナミックレン
ジを拡大する手法として，CMOSイメージセンサでも広く利用されている［1−3］。
特に，瞬間的に強い光が入射しても飽和しないという特徴があり，自動車の車載
カメラや監視カメラなどの安全性が求められる分野で利用されている。対数圧縮
型イメージセンサは，一桁当たりの信号変化が約60mVであり，対数圧縮特性か
ら高照度部分のコントラストが著しく低下するという問題がある。一方，現在の
ディジタルスチルカメラやビデオカメラなどのカメラシステムに採用されている
イメージセンサの多くは線形応答であり，画像処理などの後処理を考慮すると線
形応答が適していると思われる。また，カメラシステムでは多くの画像処理が行
われ，カメラによる撮影とディスプレイへの表示の全体で線形応答が得られるよ
うなガンマ補正や，自動ゲイン調整などがこれにあたる。ガンマ補正は，アナロ
グ処理方式として抵抗とダイオードによるクランプ回路で実現されるのが一般的
で，非線形処理を区分線形で近似しているために精度が十分ではなかった。ディ
ジタル処理によるガンマ補正は低照度領域が増幅される特性となるために，低照
度部分で量子化雑音が大きくなるために高分解能のA／D変換器が必要であったり，
ルックアップテーブルによる方式では大容量のROMが必要となり回路規模が大
きくなる。このような後処理に相当する画像処理をイメージセンサ上に集積化で
きれば，小型なカメラシステムを実現できる。
本章では，対数圧縮型アクティブピクセルセンサとバイポーラトランジスタの
指数伸張特性との組み合わせに基づく簡単なアナログ処理回路で，ビデオ信号処
理の後処理に相当するガンマ補正とゲイン調整が可能な，線形応答の広ダイナミッ
59
クレンジCMOSイメージセンサを提案する。［4，5ユこれは，対数圧縮アクティブピ
クセルセンサの出力，すなわち対数圧縮された画像信号に対して，アナログ領域
でアンプによりある係数を乗じて，電圧シフトにより制御信号を加える。その後
で，CMOS集積回路の寄生バイポーラトランジスタや， MOSトランジスタのサブ
スレショルド特性を逆に利用して，指数伸長を行うことにより，入射照度に対す
る変換カーブが線形応答となる。このとき，乗じられた制御信号はガンマに，ま
た加算された制御信号はゲインに相当し，これらは電圧制御により連続的に調整
できる。アナログ領域での信号処理により，近似ではないガンマ補正が実現でき，
低照度でも高SNRな補正が可能となる。さらに，電圧制御により連続的に広い範
囲でゲインを制御できる。
また，対数圧縮型CMOSイメージセンサでは，従来，固定パターン雑音が大き
いという問題があった。これは，従来の対数圧縮型画素回路は，リセット動作のな
い連続動作であるために，固定パターン雑音を効果的に除去する相関二重サンプ
リングを適用できないからである。対数圧縮型画素回路に対してリセットを行う
方式として，画素に定電流を流すことにより画素問の固定パターン雑音をリセッ
トする方式が提案されている［6，7］。この定電流リセット方式では，電流源のばら
つきに起因して画素間あるいは列間の固定パターン雑音が発生すると考えられる。
ここでは，対数圧縮型の画素回路にリセット用のMOSトランジスタを追加する
ことで，電圧リセット方式のノイズキャンセル方式を提案する［8］。これは，信号
読み出しノードをフローティング状態にして，対数圧縮特性を与えるトランジス
タをサブスレショルド領域で動作させることにより，通常CMOSイメージセンサ
の固定パターン雑音の原因となる，画素内アンプの入力トランジスタだけでなく，
対数圧縮特性を与えるトランジスタのしきい値ばらつきもキャンセルする方式で
ある。
以下・提案するガンマ補正とゲイン調整機能をCMOSイメージセンサ上に実現
する手法の原理について述べ，回路シミュレーションによる動作検証および試作
した対数圧縮型CMOSイメージセンサを用いた実験・性能評価を示す。また，電
圧リセットによる対数圧縮型CMOSイメージセンサの固定パターン雑音除去方式
の原理について述べ，回路シミュレーション結果から固定パターン雑音の低減効
果を示すとともに，その性能を議論する。
60
4・2 ガンマ補正とゲイン調整の原理
本イメ㎞ジセンサのブロック図を図4．1に示す。本イメージセンサは，照度に対
して対数的に応答する対数圧縮アクティブピクセルセンサアレイ，各列に配置さ
れた列読み出しバッファアンプならびにサンプル／ホールド回路，ガンマを設定す
るための可変ゲインアンプバイポーラトランジスタを利用した指数伸長電流読
み出し回路から構成される。図42に一画素に対する回路図を示す。以下，図4．2
の回路に基づきガンマ補正とゲイン調整の原理について述べる。画素回路は，対
数圧縮特性をもつアクティブピクセルセンサ［9，10］を利用する。
ソースにフォトダイオードを接続し，そのゲートおよびドレインを電源に接続
したnチャネルMOSFETは，サブスレッショルド領域で動作し，光電流Iph。t。に
よって，信号検出ノード電圧防は次式のように変化する［11］。
Vl−VDD 一 VT・ 一一 niVth 一一 niVthln（ち励15れ）
（4．1）
ここで，VTnおよびnlは， M 1のしきい値電圧および非理想定数であり， Vthは熱
電位（kT／qここで， kはボルツマン定数Tは絶対温度qは電子電荷量）である。ま
た，1。nは次式で表される。
為・一締駆η・哺 （42）
ここで，pa，ff，nはnチャネルMOSFETの実効移動度W1およびLユはM1のチャ
ネル幅およびチャネル長であり，0。，。はゲート酸化膜の単位面積当たりの静電容量
である。
4ユ式は光電流が対数圧縮され，電圧信号に変換されることを意味する。Vlは，
行選択信号SY（1）によってnチャネルMOSFET M3がオンとなることで，画素内
アンプの入力トランジスタであるnチャネルMOSFET M2と列読み出し回路のn
チャネルMOSFET M4が接続され，ソースフオロアが形成して読み出される。列
単位で読み出された信号は，スイッチSとキャパシタC，によりサンプルホールド
される。キャパシタに保持された電圧V2は，列選択信号SX（i）によりMOSFET
M6を順次オンにすることでPチャネルMOSFET M5とM7により形成されるソー一
スフォロアを介して，読み出される。
61
Current Mo
「，，
・ 尊 ，
@ Output
◎ ， 「 ・
， 噂 ●
iii
閣 7 9 ■
噂 7 ，
邑 9 御
5−’
“ 鼻 ら φ
● 噸
Φi
⊂i
響 ， 唖
：・：・：・：・：・：・：・：・：・：・：
￡：・
奄奄炎]塁iii
iUii
ni Logarithmic Compression
ﾌ…・
lode Active P｛xel Sensor
k ．
Wi醜一 ，
圏?奄奄` A 鼻 A A A A A A
@ Arra．y．
顧 ○ ．
t・
Φ
「 ， 胴
o 辱
・ の ，
，鳳，
＞i
， 甲 ，
iii
． ■
● ，
， o
・
． 電 謄
夢 陰
． ● ●
■ ● ◎ ■
「 ， ，
響 ， ，
， 噸
● 孕 ・
璽 7 4
o ， P
，鴨．陰
」 ・ 幽
電 闘 o
， ， 噸
，，唱
・ ． ， ． ■
「 ， ，
，，，
■ ． 噸
B の ，
． o 隔
“ ■ 幽
、、、、、、’
． ， ■ ，
ii
÷…i：ii『
iiiiン：・
Scannerii……
@ ＆ ……
蛛E：・・；
iiiiCo目umn
@ Read Am
A、、、、、
hiVarlablei二Gain ニニ ニニAmp 二♂ ’ ’ ’ ” ノ ’ ’ ’ ’ ”
Horizontal 。：
il
o・
9
， 暫 娼
「 昌 ， ． ，
i：i：き．
。・；・
ﾌ・
F・：・：
@．・：・
E：・1
：：酔；：・
ci…iiiii…i黍
。ii：；
図4．1：提案回路のブロック図
1−一一一一一一一Pixel−1
ロ l
Vl
Ya「iableGainAmp脚 y゜’一一…一…”“ICurre・t・Read−・ut −rr
i i
s4噺
i
M2 MI i
トSYG）↓lph… I i
s3
M3 1
M
Vbpづ iφ1
V3
「一一帰一』一一一胃一嗣一゜
瞬
S2
s2
sx①一｛
Sl
M6
！知tliiiy1i）Lgs．I VRI
s1
SO
s°
LCd、m， Read−0、t」
：
図42：一画素に対する回路図
62
・L．卿＿＿＿．質＿．．＿．．＿．．＿」
2段のソースフオロアを通った信号V3は，任意のゲインα，を設定することが
可能な可変ゲインアンプ（Variable G翫in Amp）に入力され，増幅およびレベルシ
フトされる。可変ゲインアンプはCMOSプロセスにおいて，スイッチトキャパシ
タ増幅器により実現でき，キャパシタの容量比でゲインを設定できる。可変ゲイ
ンアンプの入出力特性は，出力電圧を％とすると次式で表される。
v・ 一 Gv（v3−VRi）＋VR・ （4．3）
可変ゲインアンプの出力は，指数伸長機能を実現するためのpnpバイポーラトラ
ンジスタのベースに入力される。CMOSプロセスでは，図4．3に示すような， P型
基板上に形成されたn−wel1を用いてコレクタが接地された基板pnpバイポーラト
ランジスタが利用できる。バイポーラトランジスタのエミッタ電圧Vsはオペアン
プとnチャネルMOSFET M8により負帰還がかけられているため， ll」13と同電位
となるよう動作する。最終的にエミッタ電流は，pチャネルMOSFET M9とMlO
によるカレントミラーにより，チャネル幅の比によってG。倍に電流増幅され，電
流出力として読み出される。出力電流1。utは次式で表される。
…1… GclsbGoGR（禦ア （4．4）
ここで
GR ：・xp（玲3一険2 n2 Vth） （4．5）
E
図4．3：寄生バイポーラトランジスタの断面図
63
G・…pα（VR・ 一一一 v。ガ、。オ η2臨） （4．6）
GvdVsfn1
（4。7）
7＝： n2
である・n2は・バイポー升ランジスタのge理想定数であり，α、fはソースフォ・
ア2段分のゲイン，偏はバイポーラトランジスタのエミッタ飽和電流である。4．5
式より・可変ゲインアンプの参照電圧VR2とフィードバックアンプの参照電圧VR3
との差により，最終出力のゲインが可変でき，電圧制御により容易にゲイン調整
機能が実現できる。また，4．7式より，可変ゲインアンプのゲインを調整すること
で，ガンマ値の調整が可能である。映像信号のガンマ補正に使う場合には，必要
とされるゲインの可変幅は小さく，スイッチトキャパシタ増幅器での実現は容易
である・V・ffsetは・ソースフォロアのレベルシフト量，しきい値電圧で決定し，こ
れが固定パターン雑音の要因となるために低減する必要がある。これらの補正は
以下の手順で行う。イメージセンサ部に一様光を照射した状態で，対数圧縮領域
出力V3をバッファを介して読み出し，これをA／D変換して外部の補正メモリー
に記憶する。画像撮影時は，画素値毎に一様光照射時のデータを読み出し，それ
をD／A変換してV1に与えることで，ガンマ補正やAGCとは独立して画素毎の
ばらつきをキャンセルできる・すなわち，VR一％伽司となるようにVR、を与
えることで，a。＝＝ 1を満たすようにする。外部補正メモリーを用いて固定パター
ン雑音を除去する方式では，時間に対する温度特性変化の補正は困難だが，後に
述べるリセット可能な画素回路を用いることでキャンセル可能である。
通常の線形応答型イメージセンサは，映鯖号＞tgr・x，オフセット物とするとガ
ンマ補正後の信号は（x＋y）tyとなり，映像信号が黒レベルであるときに括弧内が
0となるようにオフセットを調整をする必要がある。しかし，本方式ではガンマ補
正後の出力は，4．4式で表され，”〉’乗される括弧の中に，線形応答型のような大き
なオフセットの項は入らない。可能性としては，暗電流によるオフセットがある
が，これはガンマ補正を大きく変動させる原因にはならない。
4・3 シミュレーション実験 ，
図4・2の回路について・O・6ymCMOS技術のモデルパラメータを用いて，回路シ
ミュレータHSPICEで動作解析を行った。
64
1
0．9
0，8
ぞo．7
♀
巳α6
至
＆o・5
著・．4
：：
Gv
宅50．3
⊇
1 ．0 1 ．35
0．2
α8 1．1
0．1
0．4 0．55
0．6 0．85
0
0 100n 200n 300n 400n 500n 600n 700n 800n 900n lp
lphoto［A］
図4．4：可変ゲインアンプのゲインに対するガンマ値の変化（シミュレーション）
100u
10u
1u
ぞ
言
2100n
VR2M Full Scale［A］
1．04
100f
lp
1．10
lOp
0．98
10n
ln
O・lf lf 10f IOOず 1P IOp
Photo Current【A｝
図4．5：レベルシフトに対する最終ゲインの変化（シミュレーション）
65
図4．4に，可変ゲインアンプのゲインGvに対する，ガンマ特性を示す。横軸は
光電流縦軸は各光電流に対する出力電流と，光電流lpAのときの出力電流との
比を取って正規化したデータで表している。垂直選択と水平選択の二段のソース
フオロア回路による1以下のゲインのために，可変ゲインアンプのゲインG。 ・1で
出力では1以下のガンマとなっている。CRTへの出力を仮定した場合，ガンマは
通常0．45付近に設定されるが，本方式ではわずかなゲイン変化により，ty・1∼0．4
まで変化させることが可能である。図4．5に”〉’＝1としたときの，3通りのVR2に対
する，光電流と最終出力電流の関係を示す。なお，VR3は1．5Vに固定した。最終
出力電流のフルスケールをユ00μAとしたとき，VR2を変化させることで，感度を
選択できることが確認でき，参照電圧を60mV変化させると20dBのゲイン変化と
なって表れる。ここで，光電流が1fAより小さい時，出力電流が飽和しているの
は，フォトダイオードの暗電流レベルをO．1fAに設定していることによる。通常，
自動ゲイン調整のゲイン調整幅としては，2桁のゲイン可変ができれば十分であ
り，本方式で対応可能である。本回路においては小さな電圧変化が，最終出力のゲ
インとなって現れるが，ゲインばらつきによるSNRが40dB以下であれば，画像
としての雑音が目立たないとすると，雑音はO．26mV以下にしなければならない。
4。4 ガンマ補正とゲイン調整を集積化したイメージセン
サプロトタイプ
本手法に基づく広ダイナミックレンジCMOSイメージセンサのプロトタイプを
0・6μmCMOSプロセスで試作した．試作したイメージセンサチップ写真を図4．6に
示す。
テストチップは指数伸張電流読み出し回路と対数圧縮型アクティブピクセルセ
ンサアレイ・テスト回路から構成されている。チップサイズ4．5×4．5mm2，センサ
アレイの画素数は256×256画素で，画素サイズはgPam × gPam，開口率は19．28％
である。可変ゲインアンプのゲインは，0．0625からL9375までO．0625刻みの31
段階で設定可能である。また，電流出力回路部の，pチャネルMOSFETのカレン
トミラーを用いた電流増幅器のゲインは40倍とした。
66
@ @ @ @ @ @ @ @ @ イは果で 変れ，も対
作で結サ ー電さはたて
。5試こ定ン 翫光成れしし
4こ測セ4構こ定対
1250
ri 200
署115。
芭
署
ll］ “。。
§
1050
1000 ．
llluminance［Wlcm『
図4．7：光電変換特性（列読み出しアンプ出力）
および外部出力用バッファアンプそれぞれのテスト回路の測定結果から，その合
計ゲインが0．6であることが分かっており，画素回路のフォトダイオード部での光
電変換特性は一60．5mV／decade程度になると考えられる。回路シミュレーションで
は，約6桁に渡って対数特性が得られており，測定結果の直線からのずれは，測
定系の精度が十分でないことが原因であると考えられる。
4．5．2 指数伸長電流読み出し回路
指数伸長電流読み出し部テスト回路は図42のバイポーラトランジスタから出
力までの回路である。エミッターベース間の電圧に対する出力電流を図4．8に示す。
なお，エミッタ電圧を固定するための参照電圧VR3へは2Vを外部から印加した。
出力電流は約3桁の範囲で指数伸長特性が得られているが，出力電流が1μA以上
で非線型特性が見られる。これは，CMOSプロセスの寄生バイポーラ構造を利用
した，電流増幅率が小さい基板バイポーラトランジスタを用いているため，高注
入効果に起因する非理想定数の変化が原因であると考えられる。
68
100μ
10P
≡ζ 律
藩
き
言
ぎ100・
10n
ln
α2 0．3 0．4 0．5 0．6 0．7 α8
VR3−V ln M（VR3＝2M）
図4．8：指数伸長特性
4．5．3 信号処理特性の考察
対数圧縮光電変換特性と指数伸長特性の測定結果に基づいて，ゲイン設定のた
めのバイアス電圧，ガンマ補正のためのゲインを計算により組み入れ，センサか
ら最終出力までの特性を予測した。図4．9に対数圧縮領域で与えるゲインに対す
るガンマの変化を示す。横軸は照度縦軸は照度が10001xのときの出力を1とし
て正規化した値である。測定結果より，通常用いられるガンマ値であるLO，0．45
とするには，対数圧縮領域で与えるゲインをそれぞれ1．66，0．741に設定すればよ
い。図4・10に対数圧縮領域でのレベルシフトに対するゲインの変化を示す。設計
時の回路シミュレーションの結果と同様に，約60mVの変化で出力が20dB変化す
ることが確認できた。参照電圧の差がO．45［V］のときに高照度で非線形性が見られ
るが，これは指数伸長部の非線形性が原因であると考えられる。
69
0．9
0．8
竃。．7
§
ア §
ま 茎
こo．4
萱
N・oウ3
t
O2
0．1
200 300 400
500 600 700 800 900 1000
911uminance llX1
図4．9：対数圧縮領域で与えるゲインに対するガンマ補正特性
100u
10U
1u
誓
￡100n
10n
ln
100
｛ooo
1000e
100000
tlluminance口刈
図4．10：対数圧縮領域でのレベルシフトに対するゲイン調整の特性
70
4・5・4 試作イメージセンサの撮影画像と処理画像予測
試作したイメ・一・一一ジセンサアレイを用いて，対数圧縮画像を撮影した。撮影画像
を図4・11に示す・対数圧縮型画素回路の出力（図42中V2）をバッファアンプを通
して読み出し・評価基板上の12ビットA／D変換器を用いてA／D変換している。
また・固定パターン雑音を除去するために，撮影画像のデータから一様光を撮影
したデータを減算し，最小値がo，最大値が255となるように256階調のグレー
スケールに変換した。図4．11は全体的に明るい画像で，コントラストが悪い。図
4．12は対数圧縮画像に対し，対数圧縮領域で1．57のゲインを与えて，ガンマ値が
1の線形応答画像に変換した画像である。対数圧縮画像と比較して暗い印象となる
が，コントラストの向上が認められる。図4．13は対数圧縮領域でのゲインを変更
して，ガンマ値が0。45の画像を計算機上で求めた結果である。ガンマ値が1の線
形応答画像と比較すると全体的に明るい画像となっているのが分かる。指数伸長
を行なって線形応答とすることで，撮影画像のコントラストが向上し，対数圧縮
領域での乗算によってガンマ値が変更可能であることを確認した。
71
図 4.11:対 数圧縮画像
図 4。 12:指 数伸長後 の画像
図 4.13:指 数伸長後 の画像
72
(γ
(γ
=1)
=0.45)
4・6 対数圧縮型画素回路の固定パターン雑音除去手法
前節で・プ叫タイプチップ上の対数圧縮型アクティブピクセルセンサでの撮
影画像を示した。この対数圧縮画像は，撮像データから遮光時の画像データを計
算機上で減算して・画素回路内に配置されたMOSトランジスタのしきい値ばらつ
きに起因する固定パターン雑音を除去している。このように，従来の対数圧縮型
画素回路を用いたイメージセンサでは，固定パターン雑音が大きいことが問題と
なっている。これは・対数圧縮型画素回路が連続動作であるために，基準となる
リセットレベルと信号レベルの差を求める相関二重サンプリングを適用できない
ことによる。信号検出部のリセット方式として，フォトダイオードに強制的に定
電流を流し込んでリセットレベルを得る方式，電流リセット方式のものが提案さ
れている［6，7］が，列単位での固定パターン雑音が残留することや，回路構成と制
御信号が複雑になるなどの問題点がある。そこで，従来の対数圧縮型アクティブ
ピクセルにリセット用のトランジスタを追加して，電圧リセットで信号検出部を
リセットする方式を提案する。本方式では，固定パターン雑音の原因となる画素
内のソースフォロア入力トランジスタと，対数圧縮特性を与えるトランジスタの
両方のしきい値ばらつきを除去できる。以下，提案する固定パターン雑音の除去
方式の原理を述べ，回路シミュレーションによる雑音低減効果の検討について述
べる。
4．6ユ 対数圧縮画素回路リセットの原理
SR
ＳY°」網
図4・ユ4：リセット機能を有する対数圧縮形アクティブピクセルセンサの画素回路
●
……一一
@VDD
−……・−
fND
SYG）
1
i
8
9
1
1
i
i
9
a
1
1
i
1
o
1
1
RES
8
1
韓・・．．・．騨。．榊し．．
8
鯛し・●・
uDD
o．L．．
吹E馴鱒・鼻」縄・．・鱒。．軸層師
1
●・費■o
’………一・
1
1
●o。椰蝉鱒輔。鴨叩L吻鱒・
i
量，○ ■
，孕鵠
1
1
の
1
昂 P
ひ ●
レ
i
1
・．嚇．し韓
1
8
…………
物曾．鰯
…・・…・−
a
・
1
1
1
oo・．
ui
@GND
1
1
1
5
1
1
1
1
SR
1
「
…嘗…
1
5
i i
’………
@・VDD
一一・＿
fND
｛ i
Vs
°’輔・。・…鴨…』・韓・・… 鱒・・。」＿． ．．．．9
Vd。t二二に二、二二，
亮蕾瀟天「「
5 1
tl；lt織
1 「’輯
； 1
°†聾…°†”°噸
’…………
ui
t』t』
図4．15：動作タイミング
VTnはMlの閾値電圧である。このとき同時にSRをOVにし， M4をオフにするこ
とによって・信号検出部をフ・一ティング状態にする．時刻t、において，M、のド
レインにVDDを与える・このとき藷号灘部こ撮初， M1のVcs（ゲート・ソース
隔圧）がVDD−Viであり・ VTnより大きし・ため強反轍態働作し， Vd，tを急速
に上昇させる・Vd・tがVDD−VT。 Vこ達すると， M・はサブスレッショルド領域轟こ入
り・騒能力が低下し・その電圧が1まとんど変化しなくなる．この酸の，時亥σオ，
においてリセットレベルをサンプルする・この後，CDS醐でVd，、 （t2）一一一 Vd，t（t5）
を求めることにより，M1とM2の閾値電圧のばらつきに起因する固定パターン雑
音が除去できる。時刻t6において，水平選択スイッチがオフとなり」行目の読出
しが終了し・」＋1行目の読出しが開始される。同時にSRをVDDにしてM4をオ
ンにすることで・フォトダイオードがM1に接続される。時刻t3−． t，以外はM1
のドレインが電源に接続され，M1とフォトダイオードが接続されるために，光電
流と対数関係になる電圧まで徐々に上昇し，対数圧縮イメージセンサとして動作
する。このように4トランジスタ／画素の構成とすることによって，画素内に配置
されたアンプの入力トランジスタの閾値のばらつきだけでなく，対数圧縮特性を
与えるトランジスタの閾値のばらつきもキャンセルできる。
4．7 リセット動作に対する過渡応答の解析
対数圧縮形アクティブピクセルセンサにおけるフォトダイオードのカソード電
圧は，理想的にはすべての光電流の範囲で対数的に応答する［10］。しかしながら，
リセット機能を付加した場合，リセット動作のためにカソード電圧は，カソード
部の過渡応答特性に依存する。信号検出部をフローティングにするためのMOSス
イッチ（図4．14中M4）がオンである期間における，フォトダイオードおよび信号
検出部の容量を考慮した回路図を図4．16に示す。ここで，M4のオン抵抗は無視し
て考える。信号検出部すなわちMlのソースの電圧および寄生容量をそれぞれV
およびOd，光電流をち，カソード部の寄生容量を0、とすると， M 1のドレイン電
流坊は次式で表される。
RES
Ip↓蝶諦↓c畔
図4．16：電圧検出部の過渡応答を解析するための等価回路
75
・D …＋（C・＋Cd）窪鴫exp（磁） （4・8）
ここで，nsはnチャネルMOSFETのサブスレッショルド領域の対数特性の傾斜か
ら計算される定数Vth ・ kT／qは熱電位である。また，羅nは次式で表される［11］。
塩一師薯蝋・xp（VDD−VTn −1 nVth） （4・9）
ここで，pa。ff，nはnチャネルMOSFETの実効キャリア移動度， WおよびLはM1
のチャネル幅およびチャネル長であり，0。。はゲート酸化膜の単位面積あたりの静
電容量である。4．8式からVに対する過渡応答を解くと，時刻tにおける信号検出
部の電圧が得られ，次式で表される。
V−nV・・1・g努卜蜘（t）］ （4・1・）
ここで，Aは次式で表される。
胴一鑑exp（VinitnVth） （4・11）
ここで，Vi。itはリセットレベルをサンプルした後， M4がオンになった直後のカ
ソード電圧で，以下のように決定される。M4がオフとなる時刻はドレインにリ
セットレベルを与える直前であるとする。M4が有効となる直前の信号検出部の電
圧は，前述した通りVbD一琢nである。また，同時刻のカソード電圧については，
カソードをフローティングにすることで生じる光電流による電荷蓄積分を考慮す
るとVLちぢ／∫／0・となる。ここで・V’は前フレームの信号レベル， t。ffはM4
のオフ時間である。M1のソースとフォトダイオードのカソードの寄生容量に蓄え
られている電荷は，M4がオンになった瞬間に分配されるため， Vinitは次式で表さ
れる。
恥・一購D一矯）謬｝ちぢ〃 （4．12）
となる。
また時定数アは
（0、十〇d） Vth
（4．13）
T ：一
ち
で表される。（4．10）式から，充分時間が経過した後は，Aが掛かった第2項が無視
されて，対数応答をすることがわかる。図4．15に示した動作から，リセット後の
76
次のサンプリング点までの時間は，ほぼフレーム時間とみなせるが，時定数とフ
レーム時間の比で決まる過渡応答が信号レベルに関係することがわかる。その時
定数は・光電流に反比例するため，低照度の際に特に影響を受けやすいことがわ
かる。
4・8 回路シミュレーションによる性能解析
ここでは・回路シミュレーションによる提案回路の動作および性能について述べ
る。回路シミュレーションは0．6μmCMOSのモデルパラメータを用いてHSPICE
で行った。
4．8．1 固定パターン雑音の除去効果
相関二重サンプリングによる固定パターン雑音除去の効果を確認するため，画素
内に配置された対数圧縮特性を与えるトランジスタ（M1）とアンプの入力トランジ
スタ（M2）の閾値電圧を変化させ，出力電圧のばらつきを調べた。閾値電圧の変化
に対する出力電圧の変化を図4ユ7に示す。縦軸は基準となる閾値電圧における出
力を0としたときの出力電圧のばらつきで表している。Mlの閾値電圧が士15mV
ヲ の
5°・°4
8．
量
辱加、
薯。．04
1＿
Variation of V Tn ImV］
図4．17：閾値電圧の変化に対する出力電圧の変化（CDS後）
77
2．7
26
署25
糞
24
2．3
2．2
歪P IOp て00P
lph◎to【A1
図4ユ8：カソード部での光電変換特性
変化するとき，出力のばらつきは55μV程度となり，M2の閾値電圧が士15mV変
化するとき，出力のばらつきは186μV程度となった。以上の結果から，提案方式
により画素内に配置されたトランジスタのばらつきに起因する固定パターン雑音
が効果的に除去できることがわかる。
4。8．2
リセット動作の光電変換に対する影響
リセット機能を付加した対数圧縮形アクティブピクセルセンサは，信号レベル
が過渡応答に依存し，応答時間は光電流に依存する。その影響を検討するために，
回路シミュレーションにより従来の対数圧縮アクティブピクセルセンサとの光電
変換特性を比較した。光電流に対するフォトダイオードのカソード電圧の比較を
図4・18に示す。なお，フレームレートは30frame／sに設定した。リセット機i能を
持たない対数圧縮形アクティブピクセルセンサでは，トランジスタモデルの暗電
流パラメータをαlfAとしており，その付近で出力が飽和している。一方，リセッ
ト付対数圧縮アクティブピクセルセンサは光電流が微弱になるにつれて時定数が
大きくなることから，連続動作させた場合の信号レベルまで追従できずに100fA
程度で変化が小さくなることが確認できる。
78
250
署
房・・。
8
δ150
蓬
§，。。
言
茎，。
轟
一50
10f IOOi lp tOp lOOp ln 10n
lphoto【A】
図4．19：相関二重サンプリング後の光電変換特性
4．8．3 相関二重サンプリング後の光電変換特性
図4．14に示したリセット機能を付加した対数圧縮形CMOSイメージセンサのシ
ミュレーション結果から，信号レベルとリセットレベルの差を求めることにより，
相関二重サンプリングの特性を予測した。シミュレーションでは，M3のソースへ
各列に配置される電流源トランジスタを接続して，ソースフォロアを形成し，ソー
スフオロア出力での信号レベルおよびリセットレベルを用いて計算した。信号レ
ベルとリセットレベルの差分を求めたときの光電変換特性を図4．19に示す。ここ
で，M1のドレイン電圧をVDDに設定してから1μs後の出力をリセットレベルと
した。光電流がO．1fAから約1nAまではリセット機能を付加した対数圧縮形アク
ティブピクセルセンサの光電変換特性と同様な変化となっている。しかし，光電流
が1nA以上になった時に対数圧縮特性が得られなくなる。これは，信号検出部の
リセットの際M4をオフにしているため，信号検出部だけでなくフオトダイオー
ドのカソード側もフローティングとなることに起因する。カソード側がフローティ
ングであるために，非対数圧縮形アクティブピクセルセンサと同様に，光電流に
よる電荷の蓄積が生じるため，カソード電圧は降下する。光電流が充分大きい場
合には，カソードがフローティングになった直後に，電荷の蓄積によって飽和レ
ベルまで達するために，カソード電圧がGNDレベル以下となり， M4がオンとな
79
る。そのため・信号検出部は光電流で決定される信号レベルとなり，リセットレ
ベルが変動するために，図4．19のような特性になると考えられる。
4。9 むすび
本章では・対数圧縮と指数伸張の組み合わせにより，照度に対して線形に応答
するワイドダイナミックレンジCMOSイメージセンサについて述べた。対数圧縮
領域での電圧シフトと電圧増幅がそれぞれ，指数伸張後の線形領域においてゲイ
ンとガンマに相当することを示し，回路シミュレーションによってその動作を確
認した。出力信号の振幅から，対数圧縮領域のレベルシフト量ヘフィードバック
することにより自動ゲイン調整を実現でき，通常固定値となるガンマ補正を近似
ではなく，連続量として与えることができる。本方式により，回路規模の小さい
アナログ信号処理回路で，カメラシステムに必要不可欠な信号処理を実現できる。
提案方式に基づくプロトタイプCMOSイメージセンサを0．6μrnCMOSプロセスで
試作し，対数圧縮画像の撮像実験により良好な画像を撮影できることを確認した。
試作センサの特性測定より，対数圧縮型イメージセンサのダイナミックレンジは
約80dBであった。また，指数伸張回路のテスト回路の測定結果より，非線形特性
はあるもopの，基板バイポーラトランジスタにより指数伸張が可能であることを
示した。これらの測定結果を組み合わせ，システム全体での線形領域出力の合成
を生成してその効果を検討した。
さらに，試作した対数圧縮型CMOSイメージセンサの撮影画像で問題となった
固定パターン雑音について，対数圧縮型画素回路に適した雑音除去手法を提案し，
画素回路内のトランジスタのしきい値に起因する固定パターン雑音を低減できる
ことを示した。これは，画素回路にリセット用のトランジスタを1つ追加し，読み
出し時にリセットのタイミングを追加するという軽微な変更により雑音を低減で
きる。トランジスタのしきい値ばらつきに対し，画素内のソースフォロアの入力
トランジスタについては150分の1に，対数圧縮特性を与えるトランジスタにつ
いては最大750分の1に固定パターン雑音を低減できた。本ノイズキャンセル方
式では・信号レベルとリセットレベルのサンプルは短い輔で行われるため，時
間的に変化する温度特性ばらつきを除去可能である。トランジスタの非理想定数
のキャンセルは不可能であるが，これは信号振幅に対するゲインとして出力に反
映するため，固定パターン雑音と比較して目立たない。
80
以上の結果より・対数圧縮型の画素回路でも相関二重サンプリングによって低
雑音で高精細な撮像が可能であることと，簡単なアナログ回路を読み出し経路に
追加することで・ビデオ信号の後処理に相当する画像処理が可能であること，ま
た線形応答の広ダイナミックレンジセンサの可能性を示した。
81
参考文献
国J』upperts， R。 Hauschild， B． J． Hosticka， T． Kneip， S． Muller， M． Schwarz：
“Fast CMOS Imaging with High Dynamic Range，”Proc．19971EEE Work−
shop on Charge−Coupled Devices＆Advallced Image Sensors， ppR74−R7−4
（1997）
図F．Pardo， B． Dierickx， D． Scheffer，“CMOS Foveated lmage Sensor：Signal
Scaling and Small Geometry Ef罫ects，”」IEEE Tr鼠ns． Electron Devides，44，
10，pp．1731−−1737（1997）．
［3］Danny Scheffer， Bart Dierickx， Guy Meynants，“Rondom Addressable
2048×2048Active Pixel Image Sensor，”IEEE Trans． Electron Devices，
Vol．44， No．10， PP．1716−1720（1997）．
［4】佐々木正明，川人祥二，田所嘉昭，“ガンマ補正とゲイン調整機能のイメー
ジセンサへの集積化の一手法”映像情報メディア学会誌，Vo1．52， No．2， pp．
214−216，Feb．1998．
［5］佐々木正明，川人祥二，田所嘉昭，“対数圧縮CMOSイメージセンサを用い
たガンマ補正とゲイン調整機能の集積化手法”電気学会論文誌Vol．121−C，
No．8， pp．1312−1317， Aug．2001．
［6］Spyros Kavadias， Bart Dierickx， Danny Scheffer， Andre Alaerts， Dirk
Uwaerts， Jan Bogaerts：，“ALegarithmic Response CMOS Image Sensor
with On−Chip Calibration”，IEEE J． Solid−State Circuits， Vo1．35， No．8，
pp．1ユ46一ユ152（2000）
［7］Markus Loose， Karlheinz Meier， Johannes Schemmel，“ASelf−Calibrating
Si1ユgle−Chip CMOS Camera with Logarithmic Response”，IEEE J． Solid−
State Circuits， Vb1．36， Nα4， pp．586−596（2001）
82
［8］佐々木 正明，川人 祥二，田所 嘉昭，・対数圧縮形アクティブピクセルセ
ンサの固定パターン雑音除去手法，”映像情報メディア学会誌VoL 54， No．
2，pp．286−289， Feb．2000．
［9］Sunet・a K・Mendis， Sab・ina E． K・meny， Russel1 C． Gee， Bedab，ata Pain，
Craig O・Staller， Quiesup Kim， Eric R． Fossum，“CMOS active pixel image
・ens・rs f・・highly integ・ated imaging sy・tem・，”IEEE J． S・1id−Stat・CI・cuits，
Vo1．32， No．2， ppユ87−197（1997）．
［10｝水谷友一）安藤隆男，澤田和明，“MOSFETのサブ閾値領域の特性を利用した
対数的光電変換素子，”テレビジョン学会誌Vol．47， No，2，pp．233−239（1993）．
［11］高田謙二，石田耕一，中村里之，草鹿泰，岩本剛志，野村慶一一一・一一，鮫島幸一，
西田直樹宮武茂鳳“対数変換CCDラインセンサ，”テレビジョン学会誌
Vo1．49， No．2， ppユ69−175（1995）．
83
第5章
複数回露光と多段階分解能ADCを用
いた広ダイナミックレンジCMOSイ
メージセンサ
5．1 まえがき
対数圧縮型イメージセンサ［1−71や容量変調方式［8−101に基づく広ダイナミッ
クレンジCMOSイメージセンサはニー特性のように，高照度部の階調が圧縮され
た非線形応答の出力となる。しかしながら，信号読み出し後のホワイトバランス
や色合成などの画像処理においては，計算コストの面から光電変換特性は線形応
答が望ましい。また，高画質な広ダイナミックレンジ画像を得るためには，低照
度でも低雑音な読み出しが可能な埋め込みフォトダイオードのような画素構造が
利用でき，撮影可能な照度範囲全体にわたって高いSNRが得られる方式が望まし
い。ダイナミックレンジ拡大手法の一つとして，長時間露光と短時間露光の2枚の
画像から広ダイナミックレンジ画像を合成する二重露光方式［11」のCMOSイメー
ジセンサががよく知られているが，この方式では，ダイナミックレンジ拡大率の
大きさに対して，長時間信号と短時間信号の切り替わりの部分でSNRが大きく低
下する［12］。複数の蓄積時間による複数回露光で，SNRの低下は低減できるもの
の，従来の複数回読み出し方式は各蓄積時間の画像を全て読み出した後に広ダイ
ナミックレンジ画像合成を行うために大容量のフレームメモリが必要となる。
本章では・画像合成後の変換カーブの特徴を考慮して高速・高分解能A／D変換
器をカラム並列に集積化した，長時間露光信号と複数枚の短時間露光信号を取得
可能な広ダイナミックレンジCMOSイメージセンサについて提案する［13｝。本方
式は・画素のリセット雑音をキャンセルできる画素回路を利用でき，低照度・高照
度両側ヘダイナミックレンジが拡大できる。また，短時間露光信号を複数フレー
ム分取得し，それらを加算することによりランダム雑音の影響を低減させること
85
で・低照度と高照度の境界におけるSNRの低下を低減する。本方式の鍵となる要
素として・信号レベルに応じて分解能が変化する多段階分解能A／D変換器を提案
した。複数回露光では，長時間露光と短時間露光信号をA／D変換する必要があり，
高分解能かつ高速なA／D変換器が要求される。そこで，広ダイナミックレンジ画
像合成後のニー特性，すなわち高照度ほど階調が圧縮されるという特徴に着目し
て，短時間露光信号は信号振幅が大きくほど低分解能とする積分型A／D変換器変
換器に基づく多段階分解能A／D変換器を考案した。一方，長時間露光信号は同じ
回路で，フル分解能のA／D変換を行うことにより低照度領域では十分な階調を得
られる。多段階分解能A／D変i換器を利用することで，高分解能ほど変換時間が長
くなるという積分型A／D変換器の弱点を補うことができる。
以下，本手法による広ダイナミックレンジCMOSイメージセンサの構成を述べ，
試作イメージセンサを用いた撮像実験および回路特性を示し，ダイナミックレン
ジの拡大ならびに長時闇／短時間露光切り替え境界におけるSNRの向上について
明らかにする。
5・2 複数回露光によるダイナミックレンジ拡大原理
二重露光方式の広ダイナミックレンジイメージセンサにおいて，ダイナミック
レンジ（DR）は次式で表される。
DR−2・1・91・驚圃 （5ユ）
ここで，Im。。とIminはそれぞれ，画素回路で取り扱うことのできる光電流の最高
値と最低値であり，次式で与えられる。
転一㍗，玩π一㍗ （5．2）
ここで，Qm。xは画素の飽和電荷量。 Q而nは最低信号電荷量で，ノイズレベルの
信号電荷量に等しい。TsとTLはそれぞれ，短時間露光と長時間露光の露光時間
である。したがって，ダイナミックレンジは次式となる。
DR ・2・1・9・・撫奏一2・1・g1・撫（TF−Ts）［dB］（5．3）
ここで，TFはフレーム周期であり，ユフレーム間に長時間，短時間の露光を行うため
TF ・TL＋Tsである。ダイナミックレンジ拡大率は， TL／Tsで表され， TL／Ts ・128
の場合・ダイナミックレンジは42［dB］高照度側へ拡大する。
86
二重露光方式は，TLとTsの比率を大きくすると，ダイナミックレンジ拡大率も
大きくなる。しかし，ダイナミックレンジ画像を合成する際に，高照度部の値を短
時間蓄積の出力に対して蓄積時間比を乗ずることにより求めた場合，低照度と高
照度の境界においてSNRが大きく落ち込むディップが生じる。光電流がQm。。／TL
を超えた場合，長時間蓄積信号は飽和するために，短時間蓄積信号が有効な出力
信号となる。したがって・この境界において信号電荷はQm。。からQma。・（Ts／TL）
に減少する。SNRが信号電荷と，その信号電荷に起因するショットノイズの比に
よって決まるとすると，SNRのディップ量△SNRは次式で与えられる。
△SNR＝：1010910（Ts／TL）［dB］
（5．4）
Ts／TL ・128の場合，△SNRは21［dB］となる。
この境界におけるSNRのディップを低減するために，1フレーム期間内に1枚
の長時間蓄積信号と，複数枚の短時間蓄積信号を読み出して，短時間露光信号を
加算する。蓄積と読み出しのタイミングを図5．1に示す。短時間露光信号を複数回
読み出すために，フレーム周期と蓄積時間の関係は次式になる。
TF＝：TL十N1×Ts
（5．5）
ここで，N1は1フレーム期間内に読み出される短時間蓄積信号数である。本方式
でのダイナミックレンジは次式で表される。
DR・2・1・9・・撫野÷媒［dB】 （5・6）
Ts・． TF／128，N」＝8の場合，ダイナミックレンジは41．6［dB］高照度側へ拡大す
る。また，複数回読み出した短時間蓄積信号の総和に対して，蓄積時間比率を乗
ずることにより高照度信号を求めた場合，蓄積時聞の切り替え境界におけるSNR
の落ち込みは次式で表される。
△SNR ＝10 logユo（」Ni×Ts／TL）［dB］
Ts・TF／128， Nl ・8の場合，△SNRは一11．7［dB］となる。
87
（5．7）
∼ °nef「ame pe『i°d：TF
Mu田pie Capture
∼TL＝TF輪TsNl
@−ti
∼re−time
Long exposure−time
團 薗 囲 囲
`f°「1°w扁light level
Short exposure−time
S
?盾秩@high−iignt level
図5．1：1フレーム期間の蓄積・読み出しタイミング
5．3
複数回露光広ダイナミックレンジイメージセンサの
構成
短時間露光信号複数回読み出しによる広ダイナミックレンジCMOSイメージセ
ンサの構成を図5．2に示す。本広ダイナミックレンジイメージセンサは，画素回路
アレイと，列並列に配置したスイッチトキャパシタ回路で構成されたノイズキャ
ンセル読み出し回路多段階分解能積分型A／D変換器，ディジタル演算器，一時
記憶のためのディジタルメモリ，垂直および水平走査器，タイミング発生器から
構成される。以下，本イメージセンサの特徴的な構成要素である，ディジタル積
分器と多段階分解能積分型A／D変換器について詳細に説明する。
5．4 ディジタル積分とバツファメモリ
A／D変換された短時間蓄積信号は，長時間蓄積と短時間蓄積の境界でのSNRの
ディップを低減させるために，バッファメモリで積分される。通常，このような
積分処理を行う場合，一画面分以上のフレームバッファメモリが必要となる。提
案方式では，積分される短時間蓄積信号は短い期間に集中して読み出されるため，
バッファメモリは少ない容量で十分である。バッファメモリ容量OBMは次式で表
される。
・一・P 唯 （5・8）
ここで，OFMは一画面のフレームメモリの容量である。 Ts… TF／128，N∬＝8と
するとOBM ・OFM／16となり，イメージセンサ上に容易に集積化可能な容量とな
88
lmage Sensor
@ Array
Column Nolse Canceller
Single Sbpe1Multi Resolutめn
@ ADCs
Satulation
@ Deとectb筒
@ Flag
o
C遷
十
ﾘお8の笛 o
arigh廿Dark
Mux Bu稀er
Memory
Write
@ EnableDigltal Memory
H。・i・。・t・IScame・ 8諾書1
図52：短時間信号複数回露光広ダイナミックレンジCMOSイメージセンサの構成
る。積分処理をイメージセンサ上で行うことにより，外部回路で積分処理をする
場合と比較して，信号の読み出しレートもを低速にできる。
センサ上での積分処理，および出力を決定する手順について述べる。まず，長
時間蓄積信号を読み出し，バッファメモリに記憶する。この際長時間蓄積信号
がA／D変換器のフルスケールを越えていると判断された場合，A／D変i換器は画
素回路が飽和しているか否かを示す信号が出力され，このフラグ信号についても
バッファメモリに記憶する。この行について，長時間蓄積信号が読み出されてか
ら，△TH（TH：水平期間）経過した後，第一の短時間蓄積信号が読み出される。長
時間蓄積信号格納時に記憶した，飽和フラグ信号を参照し，このフラグが”1”であ
るならば，バッファメモリの値を更新する。その後，△THおきに第二，第三の短
時間蓄積信号が読み出される。飽和フラグが”1”であるならば，バッファメモリに
格納されている値と，読み出した短時間蓄積信号の値を加算して，再びバッファ
メモリに記憶するという手順を繰り返す。この手順によって確定した値が，広ダ
89
イナミックレンジ信号として順次読み出される。読み出しの際に，出力値が長時
間蓄積信号による値なのか，短時間蓄積信号による値かを明示するために，飽和
フラグも同時に出力する。
5，5 多段階分解能A／D変換器
列読み出し回路によりノイズキャンセルされたアナログ信号は，列並列に配置
された多段階分解能A／D変換器によってディジタル信号に変換される。本手法で
は，1水平期間内に1つの長時間蓄積信号と複数の短時間蓄積信号をA／D変i換しな
ければならない。積分型A／D変換器［14｝は，比較器，レジスタ，ランプ信号発生
器から構成され，高分解能かつ線形性が良好で，CMOSイメージセンサの列並列
A／D変換器に適している。しかしながら，積分型A／D変換器は，参照信号となる
ランプ信号が入力信号と等しくなる時間をカウンタにより計数する方式であるた
めに，ビット数が増えると変換時間も長くなる。そこで，高SNRかつ変換時間の
短縮が可能である，複数の傾斜のランプ信号を用いた多段階分解能積分型A／D変
換器を提案した。A／D変換器と多段階ランプ信号発生器の回路図を，それぞれ図
5・3と図5・4に示す。A／D変換器は2ステージのフル差動のチョッパ型コンパレ＿
タと，10ビットのレジスタからなる。多段階ランプ信号発生器はフル差動のオペ
アンプと，φ2とφ3の制御信号により傾斜を設定するための帰還容量2つの電流
源から構成される。
長時間蓄積信号に対しては，全てのキャパシタがアンプの入出力問に接続され，
l l l
i 1 st・・Com l 2nd−Com I Gray Code
Counter
8亀？s°「
；轟
10
φ（Ut
，℃3
Lat
lObReg．
碧
蔵
φ（A
き喜董
罪〉
図5．3：積分型A／D変換器の回路図
90
φ1 Co
φ3φ2
壱
Vramp一
φ1
φ1
Vramp＋
↓
φ2φ3
Co
ﾓ1
図5．4：ランプ信号発生回路
最も緩い傾斜の参照信号が出力される。このとき，A／D変i換器は通常の10ビッ
ト分解能積分型A／D変換器として動作する。A／D変換器の制御タイミングを図
5．5に示す。A／D変換器の動作について説明する。ノイズキャンセルされた信号
と参照電圧Vr。ノは，スイッチφ03とφ04をオンにして，それぞれOl，02にサンプ
ルされる。このチョッパ型比較においては，初段，二段目ともにオペアンプのオ
フセット電圧がキャンセルされる［14］。時刻Tlにφ。3をオフにする。これにより，
φ。3で制御されるスイッチの電荷注入に起因するオフセットを低減する。次に時刻
T2において，φ。4をオフにすることで，ランプ信号との比較状態に入る。時刻T3
で，φOlとφ02がオフとなりキャパシタ01とσ2が差動のランプ信号発生器に接
続される。初段の比較器の入力巧が，時刻簸においてOVを越え，二段目の比
較器の出力が”1”となり，10ビットグレイコードカウンタの出力がレジスタに取
り込まれる。グレイコー一ドはハミング距離が1のコードであり，グレイコードカ
ウンタは通常のバイナリカウンタと比較して，発生するディジタルノイズが小さ
い・この利点から，本イメージセンサでは積分型A／D変換器のカウンタとして，
グレイコードカウンタを採用した。短時間露光に対するランプ信号発生器の出力
と，制御信号φ1，φ2。φ3のタイムチャートを図5。6に示す。短時間露光信号は多段
階分解能ディジタルコードに変換される。小振幅，中振幅，大振幅の信号はそれ
ぞれ，高分解能（10bit），中分解能（8bit），低分解能（6bit）でA／D変換される。多
91
モ㍗ 「R，3
i
1 1 1
φct
φc2
∼L＋一∼7−一一一一一一一一一一・・一一一
⊥Lj−一一一一∼∼L＋→∼一一一一一
：
ロ コ ロ
：
φc3
∼L−÷一「∼一一
i
φc4
∼L一＋一∼一一
Vramp
Vramp−
：
；
0 2
Counter
256 ，258 10201022
257 259 10211023
i∼∼／一
Vl
I2ti；−Zi，一一一・＝∼∼一……………
o…一一…一一……一
Vref−Vsig
∼i
I
しatch
［REG
ト 一∼トー一
羅圃翻雌i魎⇒舜亙＝麗
図5．5：AD変換器の制御タイミング
92
E
豊
竜
誓
§
も
≧
§
δ
⊂1・・k皿・一…皿皿…一㎜皿レ・一皿
56ck
8濃ut蜘一3麟陥輪一9馨24
図5．6：多段階ランプ信号発生器の波形
93
瑠罷馬器龍野
艦0の②0 唯0⑪00 璽OQOO
o鯛魍
o『1略雪o o」書咽噸3
0鋼0噌
ゆ喧唱00 0i噸00 0哩奄00
0雪o鯛
0喧0噴00喧0唯0『謬嘱⑪
0旬0噌99
0艦の00 0｛000 0唱000国岡8
0鋼鯛溜7
00鯛000鱈0・響6
00唱0喧
00翁00 00慣00 00璽00
000鯛
000慣0 0◎0唱0
0000噴
c恩◎c錘《髄朋聰愉be『
00000 00000 00000
4LS陰ノ 21LSBノ 噸LSB’ 「L「−L「L「t」−L「〕「L∫−ur〔＿
COUh赴 CO髄脆t cO魑nt
噸23456789璽0慣噸”窪2慣3噸4喧5噌6｛7
図5．7：ランプ信号の傾斜とディジタルコードの関係
段階ランプ信号の帰還容量の値は，φ2，φ3で制御されるスイッチをオフにすること
で，ユ6C，4C，Cに設定され，傾斜がm，4m，16mのランプ信号が出力される。多段階
分解能A／D変換器の原理図を図5．7に示す。図5．7にカウンタのクロック数と傾
斜がm，2m，4mの3つのランプ信号に対するディジタルコードの関係を示す。ここ
で，mは最も分解能が高い場合のランプ信号の傾斜である。 m，2m，4mの3つのラ
ンプ信号に対して，1クロックに対するグレイコードカウンタの分解能は，それぞ
れ，1LSB，2LSB，4LSBとなる。傾斜が最大のランプ信号に対して，分解能が最低
となるがクロック数すなわち変換時間が最小となる。1LSB，4LSB，16LSBのコード
の分解能は，表5．1のように割り付けられる。oから32は10bit分解能で，32か
ら128は8bit分解能で，128から1024は16bi七分解能で変換される。これにより，
通常の10bit分解能のA／D変換に必要な1024クロックから，112クロックに変換
時間を短縮できる。
多段階A／D変換器で変換された10bit，8bit，6bitのディジタルコードと，ディス
プレイに表示するために8bit画像データの割り付けを図5．8に示す。モニターに
表示される合成された広ダイナミックレンジ合成画像において，高照度部の画素
値はニー特性あるいは部分線形の対数圧縮特性のように，階調が圧縮される。多
段階分解能A／D変換器では，A／D変換器フルスケールを大きくするために，分解
94
8
8
8
＜
llluminance
図5．8：多段階AD変換器出力と合成画像出力の関係例
能を犠牲にする。しかしながら，広ダイナミックレンジ画像の合成において，低
照度部の信号は高分解能で変換されたディジタルコードが割り付けられ，分解能
の低い高照度部の信号は階調が圧縮されるため，全体として高精細な画像が表示
出来る。
5．6 複数回露光と多段階分解能A／D変換器による広ダ
イナミックレンジイメージセンサプロトタイプ
1枚の長時間蓄積信号と3枚の短時間蓄積信号を出力できる，広ダイナミックレ
ンジCMOSイメージセンサを試作した。このプロトタイプセンサは，ディジタル
積分器とディジタルメモリを集積化していない。チップ写真を図5．9に示す。この
プロトタイプセンサは0．25μm2層ポリシリコン・4層メタルCMOSイメージセン
サプロセスで試作した。画素回路は3トランジスタ型のアクティブピクセルセン
サを採用し・画素数は664×486（有効640×480）で，画素サイズは10μm角，ま
たダイサイズは8・5mm×10mmである。出力は長時間蓄積出力用10bit，短時間蓄
積10bit×3の計40bitのディジタル出力である。試作イメージセンサの蓄積時間比
は121・5：1であり，ダイナミックレンジは理論的に高照度側へ41．7dB拡大する。
95
表5ユ：多段階分解能変形グレイコード，
Code
β9
B8
B7
B6
B5
β4
β3
B2
B1
Bo
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
1
2
0
0
0
0
0
0
0
0
1
1
3
0
0
0
0
0
0
0
0
1
0
430
00
00
00
00
00
01
00
10
10
01
31
0
0
0
0
0
1
0
0
0
0
32
0
0
0
0
1
1
0
0
0
0
36
0
0
0
0
1
1
0
1
0
0
40
0
0
0
0
1
1
1
1
0
0
44
00
00
080
Ol
10
1三〇
10
01
00
00
124
0
0
0
1
0
0
0
0
0
0
128
0
0
1
1
0
0
0
0
0
0
144
0
0
ユ
1
0
1
0
0
0
0
160
0
0
1
1
1
1
0
0
0
0
0．1
00
10
10
11
01
00
00
00
00
992
1
0
0
0
0
1
0
0
0
0
1008
1
0
0
0
0
0
0
0
0
0
P20
176
X76
5。7 広ダイナミックレンジ撮像実験
試作した広ダイナミックレンジイメージセンサで，広ダイナミックレンジ画像
を撮影した。試作センサは，一垂直期間内に1つの長時間信号3つの短時間蓄積信
号を出力できる。垂直画素数が486画素で短時間蓄積の時間が4Hであるので，ダ
イナミックレンジ拡大率の理論値は41．7［dBlとなる。図5．10に長時間蓄積信号の
画像を示す。カラービューワの内側の高輝度の部分が飽和により白飛びしている
が，外側の玩具部分はコントラストの良好な画像を撮影できている。図5．11に短
時間蓄積信号を3枚分積分した画像を示す。カラービューワの内側のコントラス
96
卜が良好 で,玩 具部分 については,か な り高輝度 な部 分 が うっす らと見 えるもの
の,ほ ぼ黒 つ ぶれ とな ってい る。 これ らの画像 を用 いて,広 ダイナ ミックレンジ
画像を合成 した。広 ダイナ ミックレンジ画像 の画素値 は,長 時間蓄積信号 に定数 a
(0<a<1)を 乗 じ,加 算後 の短時間蓄積信号 に (1-a)を 乗 じて ,こ れ らを加算 し
て合成 した。 図 5。 12に α=o.5の 場合 の広 ダイナ ミックレンジ合成画像 を示す。
合成 された広 ダイナ ミックレンジ画像 は,カ ラー ビュー ワの内側 も外側 の玩具
も良好 な コ ン トラス トが得 られて い る。広 ダイナ ミックレンジ画像 の合成手法 に
つい ては,長 時間・ 短時間蓄積 のそれぞれの画像 の ヒス トグラ ムを参照 して,合
成比率 αの値 を調整す る こ とによ り,コ ン トラ ス トが最 良な合成画像 が得 られ る
と考 え られる。
5。
8
多段階分解能A/D変 換器の特性測定
多段階分解能 A/D変 換器 は,ス イッチ トキャパ シタによるノイズキ ャンセル ア
ンプで相関二重サ ンプ リングされた信号 と,ラ ンプ信号発生器 で発生させたランプ
信号を コンパ レー タで比較 する。センサを完全に遮光 し,ノ イズキャンセルアンプ
のサ ンプルホール ド回路 の参照電圧 に任意波形発生器を接続 して,ヒ ス トグラム法
1ヽ
ヽ
111111:,1lJtrrf′
′ ′ ′ √ √
プ
″
″
′
′
′
″
″ ″ 夕
ｒ 夕
一 一
，
゛ 一
一 一こ
ヽ
ヽ
ヽ
ヽ へ・
一
″
﹂
﹂
ヽ
ヽ
、
一 一
一
一
一
一
一一れ‘
﹂
一
﹂ｒ
”
・
一
ヽ
ヽ
ヽ
ヽ
ヽ
ヽ
ヽ
ヽ
、
”
一
”
︰
・
一
，
，
ヽ
′ :ユ
.1仁 ￨.二
￨:′
tiF iF-1‐
図
5。
IIti:.4.tit t‐
111,1_■
9:試 作チ ップ写真
97
:=亀 :,ヽ
■■ヽ 1ヽ
図
5。
10:長 時間蓄積画像
図 5.11:短 時間蓄積画像 (3枚 加算後 )
図
5。
12:広 ダイナ ミックレンジ合成画像 (a=o.5)
98
により微分非直線性誤差（DNL）および積分非直線性誤差（INL）を測定した。長
時間蓄積信号を変換する際の単一傾斜10bit分解能A／D変換器のDNLとINLを
それぞれ・図5・13，図5．14に示す。DNLは±0、3LSBで， DNLは0．8∼−0，3LSBで
ある。短時間蓄積信号を変換する際の多段階傾斜10bitA／D変換器のDNLとINL
をそれぞれ・図5・15，図5ユ6に示す。DNLは0．1∼O。7， INLはO．1∼−2．1と分解
能の切り替え付近で大きい非線形性が認められるものの，概ね列並列のA／D変換
器として良好な結果が得られている。
99
0．5
冨
9
ゴ
竃
・0．5
椰1
Output c◎de
図5ユ3：微分非直線性誤差（単一傾斜）
5
4
3
2
圃………”’…“’… P………“”…’…°↑鱒…”曜曜…………‡”朝”…’…冒……噛璽
’……”…’…’…’ p…需『……’…”隅…1……’…………胃す輔’……………−’
………’…の願…° p……陰…’°『…鷲…i……’…………す“噂……昌…’…’即胴
訂1
2
ゴ゜
叢．1
噛2
． ・ 孕 騨 ． 冒 暉 ． ” 唱 ● ． 麓 ， 騎 o ● ● 0 9 ■ 憐 顧 口 も
i…’q…喩……脚…す…°”…噛………宇…’”°…尋………
． ． 9 鱒 ■ 鴨 幕 噂 ● 」 o ρ ■ の 騨 り ● 鹸 一 輔 ， 圏 ゆ 馴 印 響
「…………用゜嚇…1輌……一’”………す’嚇…窟圏…冒………
置3
曹 暫 ， 馴 騨 脚 ． − o ■ ■ ■ ● ， ” 冒 順 奮 冒 ■ q ． 郁 9 ■
職4
■ ． 隔 顧 o 昌 ． ， ● ” ■ 口 騨 偽 吻 厘 冒 ■ ● 騎 軸 o 胴 怖 艦
・5
0
y’…………騨…す……問廓……鴨す”…耀…………
｝’………一…静響…｝°…’…“俸………1”…圏員…””’……
256 512 768
◎u驚pu蓬Code
図5．14：積分非直線性（単一一傾斜）
100
to24
1
0．5
璽
喜゜
・0．5
・1
0
256 512 ‘768
1024
0utput c◎de
図5ユ5：微分非直線性誤差（多段階傾斜）
5
4
3
2
欝1
窪o
崖．i
・2
・3
・5
0 256 512 768
◎utput c◎de
図5．16：積分非直線性誤差（多段階傾斜）
101
1024
5。9 SNR
試作した広ダイナミックレンジCMOSイメージセンサのSNR測定結果を，図
5・17に示す。本測定では，ある画素の1024フレーム分の出力の平均と分散を求め，
SNRを算出した。長時間露光信号の最大SNRは50dBであった。長時間信号が飽
和する照度で，有効な信号は短時間露光信号へと切り替えられる。この境界にお
ける，SNRのディップは20dBであった。この測定結果は，露光時間比が121．5で
のSNR落ち込みの理論値にほぼ等しい。短時間露光信号を3枚分加算することに
よって，このSNRディップを約5dB低減できることが確認された。3枚の短時間
露光信号の加算処理により，撮影可能な照度全体で，30dB以上のSNRが得られ
ている。長時間露光信号のSNRがOdBとなる照度と短時間露光信号が飽和する照
度より，試作センサのダイナミックレンジは88．5dBであった。
欝
轟e
誘
』齢6辱⊃臨口d
図5．17：試作した広ダイナミックレンジセンサのSNR
5。10 むすび
本章では1枚の長時間露光信号と複数枚の短時間露光信号を出力する広ダイナ
ミックレンジCMOSイメージセンサについて述べた。露光時間の異なる2枚の
画像から広ダイナミックレンジ画像を合成する二重露光方式では，露光時間の比
を大きくした場合に短時間露光と長時間露光の境界においてSNRが大きく低下す
102
る。これは・境界で短時間露光信号の信号振幅が露光時聞の比率で小さくなるた
めSNRが低下することによる。短時間露光信号をN枚読み出し，その信号を加
算することにより雑音電力が1／Nとなり，露光時間切り替え境界のSNRを改善で
きる。短時間露光信号の加算などの処理についてはディジタル領域で行うために，
列並列にA／D変換器を集積化した。1水平期間内に，長時間露光信号と複数の短
時間露光信号をA／D変換するために，多段階分解能の積分型A／D変換器を提案
した。これは・長時間露光信号を通常の積分型A／D変換器による高分解能で，短
時間露光信号を傾斜の異なるランプ信号とステップの異なるカウンタの組み合わ
せによる多段階分解能A／D変換器で変換するもので，短時間露光信号の変換時間
を短縮できる。
本手法の広ダイナミックレンジCMOSイメージセンサを025μmCMOSイメー
ジセンサプロセスで試作し，撮像実験ならびに性能評価を行った。試作センサは
露光時間比が121．5：1で，1枚の長時間露光信号と3枚の短時間露光信号を出力す
る。ダイナミックレンジは長時間露光信号1枚の場合と比較して，約40dB高照
度側へ拡大しトータルのダイナミックレンジは88．5dBであった。複数の短時間
露光信号の加算によるSNRの改善については，3枚の加算で高照度から低照度の
切り替え境界においてA／D変換器の分解能に依存するものの，46dBの改善が確
認された。多段階分解能A／D変換器は，単一傾斜の高分解能モード，複数傾斜の
多段階分解モード共に良好な線形性が得られた。本手法により，入射光量に対し
て線形応答で，全ての照度範囲に渡って高SNRの撮像が可能であることを実証で
きた。
103
参考文献
［1］RPardo， B Dierickx， D． Scheffer，‘‘CMOS Foveated Image Sensor：SignaI
Scaling and Small Geometry Ef￡ects，”IEEE Trans． Electron Devides， 44ラ10，
ppユ731−1737（1997）．
［2］Danny Scheffer， Bart Dierickx， Guy Meynants，“Rondom Addressable
2048×2048Active Pixel Image Sensor，”IEEE Trans． Electron Devices，
VoL44， No．10， pp．17164720（1997）．
［3］萩原義雄，角本兼一，中村里之，草鹿泰鐘堂健三，高田謙二，“対数変換形
CMOSエリア固体撮像素子”映像情報メディア学会誌， Vbl．54， No．2，pp．224・・
228（2000）。
囚篠塚典之，神山智幸，武部克彦，（本田技研工業株式会社），“光センサ回路お
よびこれを用いたイメージセンサ，”公開特許広報，特開2000−83198，出願
日：1998．9．4，公開日：2002．3．21．
同篠塚典之，武部克彦，田中利明（本田技研工業株式会社，シチズン時計株式会
社），“光センサ回路”特許広報特許第3278716号，出願日：ユ999．5．18，登録
日：2002．2．22。
［6］G．G。 Storm， J．E．D。 Hurwits， D． Renshaw， KM． Findlater， R．K． Henderson，
MD． Purcel1，“Combined Linear−Logarithmic CMOS Image Sensor，”ISSCC
Dig．「Tech。 Pap ers， ppユ16−117（2004）．
［7］Kunihik・Ha・a， Hi・・shi Kub・， Masat・shi Kimu・a， Fumihid・MuraQ， Shi巧i
K・m・・i・“ALinear−L・ga・ithmi・CMOS Sens・・with・Offset・Calib・ati・n U・ing
an Injected Charge Signal，”ISSCC Dig． Tech． Papers， pp．354−355（2005）．
［81Steven Decke・， R・Danie1 McG・ath， Kevin Brehme・， Charles G。 S・dini，
“A256×256 CMOS lmaging Array with Wide Dynamic Range Pixels and
C・lumn−Pa・aUel Digita10utput，”IEEE J。 S・1id−State Ci・cuits， V〈）1．33，
N・ユ2，PP・2981−2091（1998）・
104
［9］ Vladimi・Berezin， llia Ov・iannik・v， Dmitri J，，dev， Richa，d T、ai，・Dynamic
Range Enla・gement in CMOS lmagers with Bu，i，d Ph。t，。di。d，，”P，。，．。f
IEEE W・・ksh・P・n CCD’s and Advanced lmage Sens・rs， PP．224−229（2003）．
［101N・B。ckl A・K・ymski， A・Sa・wa・i， M． Sutanu， N．’1｝u， K． Hunt， M． Clea，y，
“AWide−VGA CMOS Image S・ns。， with G1。ba1 Shutt，， and Extended
Dyn融Range，”P・・c・・f lEEE W・・ksh・P・n CCD，・and Advanced lmag，
S・ns・rs， PP・222−225（2005）．
［U］O・1y Yadid−Pecht， E・ic R・F・ssum，“Wide lnt・ascene Dynamic Rang， CMOS
APS Using Dua1 Sampling，”19971EEE W・rk Sh。P。1， CCD，， Advanced
Image Sensors， Rユ5−1（1997）．
［12］ A・EI Gama1，“High−Dynamic−Range lmage Sens。rs，”20021SSCC Tut。−
rial（2002）．
［13］ Masaaki Sasaki， Mitsuhit・Mase， Sh・ji Kawahit・， Y・shiaki Tad。k。，。，
‘‘
AWide−Dynamic−Range CMOS Image Sensor Based on Multiple Short
Exp・・ure−Time Read・ut with Multiple−Re・・1uti・n C・1umn−Pa・aU・1 ADC，”
IEEE Sensors Journal， Vb1．7， No．1， pp．151−158， Jan．2007．
［14］Tada・hi Sugiki， Shinji Oh・awa， Hi・・ki Miu・a， Mi・hi・Sasaki， N。bu。 Naka，
mu・a， lkuk・ln・ue， Mak・t・H・shin・， Y・・hiyuki T・n・i・awa1， Tsuy。shi
Arakawa，“A60mW 10b CMOS Image Sensor with Column−to−Column
FPN R・ducti・バ20001SSCC Dig・Tech・Papers， PP．108−109（2000）．
105
第6章
結言
本論文はイメージセンサ上に周辺回路が集積可能という，CMOSイメージセン
サの利点に着目して・アナログ信号処理回路および特徴的なA／D変換器をセンサ
上に集積化することで，カメラシステムの性能向上を実現するために，センサ上へ
の集積化に適した信号処理方式および回路構成についてとりまとめたものである。
第1に，イメージセンサ上にアナログ信号処理による画像圧縮回路を集積化し，
低消費電力で画像圧縮を行う手法について述べた。CMOSイメージセンサの信号
読み出しの自由度が高いという特徴に着目し，イメージセンサからの信号を直接
ブロックアクセスにより読み出す手法と，処理単位が2次元の画素ブロックであ
る2次元離散コサイン変換（DCT）プロセッサによってアナログ領域で直接画像圧
縮を実現する手法を提案した。これによって，従来必要であったバッファメモリ
が不要となり，またDCT演算に必要とされる乗算がキャパシタとスイッチによっ
て実現できることから画像圧縮処理の低消費電力化と小面積での実装が可能とな
る。0・35μm2層メタル2層ポリシリコン標準CMOSプロセスで，アナログ2次元
DCTプロセッサをイメージセンサ上に集積化したプロトタイプセンサを試作し，
ブロックアクセスイメージセンサでの撮像実験結果およびセンサ出力を直接アナ
ログ2次元DCTプロセッサを通して得られた出力から画像を再構成する実験を
行った。その結果，128×128画素のイメージセンサアレイを用いて良好な画像を
i撮影でき，DCT結果からPSNRが36．7dBの再構成画像が得られた。画像圧縮機
能をアナログ信号処理回路で実装することにより，DCTプロセッサに要する面積
が1mm×LlmmとDCT専用のディジタルハードウェアと比較して小面積で，か
つ10．8mWの低消費電力を実現した。
第2に，対数圧縮型画素回路に周辺回路として指数伸張回路を集積化すること
により，簡単な処理でゲイン調整とガンマ補正を行う手法を提案した。まず，対数
圧縮型画素回路，バイポーラトランジスタによる指数伸張回路およびスイッチト
キャパシタ回路によるアナログ乗算器および電圧シフタの回路構成を示し，その
107
動作解析から対数圧縮領域での乗算と加算が指数伸張後の線形領域において，そ
れぞれガンマとゲインに相当することを示した。次いで，0．6μm標準CMOSプロ
セスのモデルパラメータを用いて回路シミュレータHSPICEにより動作解析を行
い，対数圧縮領域での1．35∼O．55のわずかなゲインが線形領域でのLO∼0．4のガ
ンマとなり，対数圧縮領域での60mVの電圧シフトが線形領域での10倍のゲイン
に相当することが確認された。本アナログ信号処理回路を集積化したプロトタイ
プセンサを0．6μm標準CMOSプロセスで試作し，プロトタイプセンサにより対数
圧縮型イメージセンサを用いての撮像実験に成功し，約4桁の照度範囲で対数圧
縮特性が得られていることが確認された。乗算・加算回路および指数伸張のテスト
回路特性測定結果を用いて信号処理後の画像を合成した結果，指数伸張後の線形
領域において対数圧縮画像と比較してコントラストが向上した画像が得られるこ
とを確認した。また，対数圧縮型イメージセンサの固定パター一ン雑音を除去する
ために，対数圧縮特性を与えるトランジスタと直列にリセット用のトランジスタ
を追加し，信号検出部をフローティング状態にすることにより電圧リセットを行
い，画素回路内トランジスタのしきい値ばらつきを除去する方式を提案した。本
雑音除去手法について，0．6μm標準CMOSプロセスのモデルパラメータを用いて
回路シミュレータHSPICEにより動作解析を行ない，対数圧縮を与えるトランジ
スタおよび画素内アンプ入力トランジスタのしきい値ばらつきが，画素リセット
と相関二重サンプリングにより，それぞれ0．i8％，0．62％に低減できることが確認
され，対数圧縮型画素回路においても固定パターン雑音の小さい画像が得られる
ことを示した。
第3に，広ダイナミックレンジ画像合成後の照度に対する画素値の特徴を生か
した列並列A／D変換器を用いた広ダイナミックレンジCMOSイメージセンサに
ついて述べた。長時間露光信号と複数フレームの短時間露光信号から広ダイナミッ
クレンジ画像を合成する複数回露光のダイナミックレンジ拡大手法において，複
数フレーム読み出される短時間露光信号を効率的にA／D変換する，多段階分解能
A／D変換器と呼ぶ新しい高速カラム並列A／D変換器を提案した。多段階分解能
A／D変換器は，イメージセンサ特有の性質に着目し，信号レベルに応じて分解能
を変化させることで変換速度の高速化を図った積分型A／D変i換器である。短時間
露光信号に対しては多段階分解能でA／D変換し，一方，1回のみ読み出される長
時間露光信号に対しては同じ回路で通常の固定分解能で積分型A／D変換を行うこ
108
とにより・高画質を維持しながらダイナミックレンジが拡大できる。多段階A／D
変換器を用いることで，分解能が10ビット，8ビット，6ビットと入力信号によっ
て異なる多段階A／D変換を行うことにより，10ビットA／D変換に要する変換時
間を1024クロックから112クロックに短縮できる。本多段階分解能A／D変換器を
列並列に配置し・露光時間比率が121．5：1で，長時闇露光信号1枚と短時間露光信
号3枚を出力する664×486画素の広ダイナミックレンジCMOSイメージセンサを
025μmCMOSイメージセンサプロセスで試作した。撮像実験により，長時間露光
信号のみと比較してダイナミックレンジが41．47dB広い画像が撮影でき，長時間
およびディジタル積分後の短時間露光信号を合成することで，広い照度範囲で良好
なコントラストの画像が得られることを示した。本広ダイナミックレンジイメー
ジセンサで88．5dBのダイナミックレンジが得られ，測定結果より短時間露光信号
3枚の積分により長時間・短時間の境界でSNRが4．6 d B向上し，ほぼ理論値通
りのSNRの改善が確認された。多段階A／D変換器の特性測定の結果，分解能の
切り替わりで大きな非直線性が確認されるものの，微分非直線性がO．1／−0．7LSB，
積分非直線性が0．1／−2．ILSBと列並列のA／D変換器としては良好な性能が得られ
た。これらの結果から，短時間露光信号の積分が広ダイナミックレンジイメージ
センサのSNR向上に，多段階分解能積分型A／D変換器がA／D変換時間短縮に有
効な手法であることを明らかにした。
以上要するに，本論文は，カメラシステムとしての性能向上のために，CMOS
イメージセンサ上への機能回路の集積化の有用性について，いくつかの新しい機
能集積方法の提案と，これらを実際にイメージセンサの試作により実装したもの
である。特に，CMOSイメージセンサの読み出しの自由度を活かし，読み出し直
後のアナログ領域で信号処理を行うことにより，対象となる画像処理に最適な信
号処理アルゴリズムおよび回路構成とることで，小面積かつ低消費電力な信号処
理回路を実現できることを明らかにした。また，CMOSイメージセンサの多画素
化や高フレームレート化に伴い信号読み出しレートが高速になることにより，高
速・高分解能のA／D変換器がイメージセンサ上に多く集積化されると考えられる。
集積化するA／D変換器として，画像処理後の照度に対する変換カーブやセンサ自
体が発生する雑音の特徴に着目して多段階分解能A／D変換器のような特殊なA／D
変換器を用いることで，分解能と変換速度の両方を満足できる回路構成が提案で
きることを示した。
109
アナログ回路による機能集積の問題点としては，キャパシタミスマッチやトラ
ンジスタのしきい値ばらつき，温度特性の変化等が挙げられ，回路設計で注意す
べき点が多数ある。しきい値ばらつきやそれに起因するオフセットばらつき，時間
的な変化が緩やかな温度特性については，信号レベルとリセットレベルなど，信
号の差分を求めることによりほぼキャンセルできる。キャパシタミスマッチは要
求性能に応じた精度で，回路素子をレイアウトすることによりその影響を低減で
きる。今後の課題としては，一般的なアナログ回路集積での課題と同様微細化
に起因する電源電圧の低下によって信号振幅が制限されることで，ランダムノイ
ズに対するSNRの低下が考えられる。
しかしながら，CMOSイメージセンサ上へのアナログ処理による機能の集積化
は，画素回路と要求される機能に適した信号処理アルゴリズム，画素サイズなど
の設計制約に適した回路を熟慮することにより，SNRの向上，ダイナミックレン
ジ拡大，低消費電力化など多くのカメラシステムの性能および機能の向上が可能
となることが示された。
110
謝辞
本論文は・著者が奉職している仙台電波工業高等専門学校において行ってきた
研究成果と・修士課程と人事交流制度により平成14年度から15年度まで豊橋技
術科学大学にて行ってきた研究の成果を取り纏めたものである。
本研究を取り纏めるにあたり，静岡大学電子工学研究所川人祥二教授には学生
時代の研究当初より現在まで一貫してご懇切なるご指導と暖かいご配慮を戴き，こ
こに衷心より感謝申し上げます。
また・ご多忙な時聞を割いて御討論頂き，貴重なるご意見を賜った静岡大学工
学部電気電子工学科下平美文教授，静岡大学電子工学研究所杉浦敏文教授，静岡
大学工学部システム工学科海老澤嘉伸教授ならびに静岡大学電子工学研究所猪川
洋教授に深く感謝の意を表します．
さらに，本研究を進めるにあたり，有益な御助言ならびに御指導を頂いた豊橋
技術科学大学工学部情報工学系田所嘉昭教授に厚く御礼申し上げます．
本研究を遂行するにあたり有益な御支援ならびに御助力を頂いた，浜松ホトニ
クス間瀬光人氏，ヤマハ株式会社若森康男氏に厚く感謝いたします。
仙台電波工業高等専門学校の諸先生方には，本研究を遂行するにあたり多くの
御支援ご配慮を戴きお礼申し上げます。とくに，情報工学科鹿股昭雄名誉教授
ならびに電子工学科與那嶺尚弘准教授には，奉職直後の研究環境整備ならびに研
究を遂行する上で多くのご協力とご助言を戴き，ここに感謝申し上げます。
また・本研究を進めるにあたり有益な議論を交わして頂いた，静岡大学電子工
学研究所イメージングデバイス分野川人研究室諸氏ならびに豊橋技術科学大学工
学部情報工学系情報システム大講座信号処理研究室の諸氏に感謝いたします．
最後に・本研究を陰ながら応援してくれた妻陽子と長女愛香ならびに両親・家
族に感謝します。
111
研究業績
学術論文
1・Sh・ji Kawahit・， Mak・t・Y・sihda， Ma・aaki・Sasaki， Keiji，・Umeha，a， Daisi、k，
Miyazaki， Ybshiaki Tadokoro， Kenli Murata， Sirou Doushou and Akira Mat．
su・awa，“ `CMOS ilnage sens・・with anal・g tw。．dim，n、i。nal DCT−based
compression circuits fbr one−chip camera，聾 IEEE J． Solid−State Circuits，
Vol。32， No．12， pp．2030−2041， Dec．1997．
2．川人祥二，吉田真，佐々木正明，梅原啓二朗，宮崎大輔，田所嘉昭，村田健二，
道生志郎，松澤昭，“アナログ2次元DCT回路と精度適応A／D変換器に基
づく画像圧縮CMOSイメージセンサ，”映像情報メディア学会誌， Vol．52，
No．2， pp．214−216， Feb．1998．
3．佐々木正明，川人祥二，田所嘉昭，“ガンマ補正とゲイン調整機能のイメー
ジセンサへの集積化の一手法，”映像情報メディア学会誌Vo1．52， No．2， PP．
214−216，Feb．1998．
4．佐々木 正明，川人 祥二，田所 嘉昭，“対数圧縮形アクティブピクセルセ
ンサの固定パターン雑音除去手法，”映像情報メディア学会誌V61．54， No．
2，pp．286−289， Feb．2000．
5．佐々木正明，川人祥二，田所嘉昭，“対数圧縮CMOSイメージセンサを用いた
ガンマ補正とゲイン調整機能の集積化手法”電気学会論文誌Vol．121−C，
No。8， pp．1312−1317， Aug．2001．
6・Masaaki Sasaki， Mitsuhito Mase， Shoj i Kawahito， Ybshiaki Tadokoro，“A
Wide−Dynamic−Range CMOS Im畿ge Sensor B包sed on Multiple Short Exposure−
Time Readout with Multiple−Resolution Column−Parallel ADC，”IEEE Sen−
sors Journal， VbL7， Noユ， pp．151−158， Jan，2007．
7・Mitsuhito Mase， Shoji Kawahito， Masaaki Sasaki， Yasuo Wakamori， Masanori
Furuta，“AWide Dynamic Itange CMOS Image Sensor With Multiple
113
Exposure−Time Signal Outputs and 12−bit Colum孕一Parallel Cyclic A／D Con−
ve・terべIEEEエS・lid−State Ci・cuits，∼bl．40， N・．12， PP．2787−2795， Dec．
2005．
8・Jong−Ho Park， Shoji I〈awahito， Masanori Furuta， Masaaki Sasaki， Yasuo
Wakamori， Mitsuhito Mase and Yukihiro Ohta，“A Wide Dynam．ic R昂nge
CMOS Image Sensor with Improved 12bit Columli Parallel Cyclic ADCs，”
映像情報メディア学会誌，Vol，61， No．3， pp．360−368， Mar．2007．
国際会議
LShoji Kawahito， Makoto Yoshida， Masaaki Sasaki， Keijiro Umehara， Ybshi−
aki Tadokoro， Kenji Murata， Sirou Doushou and Akira Matsuzawa，“A
compressed digital output CMOS image sensor with analog 2−D DCT pro−
cessors and an ADC／Quantizer，”Dig． Tech． Papers， IEEE Int． solid−State
Circuits Conf．， PP．184−185， Feb．1997．
2．Shoji Kawahito， Makoto Ybshida， Masaaki Sasaki， Keijiro Umehara， Daisuke
Miyazaki， Kenji Murata， Sirou Doushou and Akira Matsuzawa，“ACMOS
smart image sensor LSI for focal−plane compression，”Proc． ASP−DAC’98，
pp．339−340， Mar．1998．
3．Masaaki Sasaki， Shoji Kawahito， Ybshiaki Tadokoro，“A CMOS image sensor
integratin，g gamma correction and gain control functions，” Proc． IEEE
Workshop on CCD and Advanced Image Sensors， pp．52−55， June 1999．
4．Masaaki Sasaki， Shoji Kawahito，“Method to extend dynamic range CMOS
lmage sensor using dif￡erent frame−rate read out，”SPIE2003，5017−10， Proc．
of SPIE−IS＆T， V61．5017， pp．76−85， Jan．2003。
5．Masaaki Sasaki， Shoji Kawahit◎， Mitsuhito Mase， Ybshiaki Tadokoro，“
AWide Dynamic Range CMOS Image Sensor with Integration of Short−
Exposure−Time Signals，”Proc． IEEE Workshop on CCDs and Advanced
Image Sensors， M創y 2003．
114
6・Masaaki Sa・aki， Mitsuhit・Ma・e， Sh・ji Kawahit。， Y。shiaki Tad・k。，・，“A
wide dynamic・ange GMOS image sens・・with multip1，・h・・t−time exp。sures，
”P・…3・dlEEE Int． C・n￡Sens・rs， PP．968．9720ct．2004，
7・Mitsuhito Mase， Shoji Kawahito， Masaaki Sasaki， Yasuo Wakamori，“A
19・5b Dynamic R鼠nge CMOS Image Sensor with 12b Column−Parallel Cyclic
A／DC・nve・t・・s，”Dig・Tech． Papers，IEEE Int． S・lid−State Circuits C。n￡，
pp．350・−351っ］Feb．2005．
8．Masaaki Sasaki， Mitsuhito Mase， Yasuo Wakamori， Shoji Iくawahito，“A
Wide Dynamic Range CMOS Image SensQr with Multiple Exposure Time
Signals and C・lumn−P・alle1 Cyclic A／D C・nve・te・s，”Pr・c。 IEEE W・rk・h。P
on CCDs and Advanced Image Sensors， pp．218−221， June 2005．
学会発表
1．吉田真，梅原啓二朗，佐々木正明。西村佳明，川人祥二，田所嘉昭，村田健治，
道正志郎，松澤昭，“2次元DCTとAD変換／量子化器を集積化した画像圧縮
CMOSイメージセンサ，”映像情報メディア学会技術報告， Mar．1997，
2・川人祥二，吉田真，梅原啓二朗，佐々木正明，宮崎大輔，田所嘉昭，村田健治，
道正志郎，松澤昭，“アナログ2次元DCT回路とAD変換／可変量子化回路
を集積化した画像圧縮イメージセンサ，”電子情報通信学会集積回路研究会，
Aug．1997．
3．佐々木正明，宮崎大輔，吉田真，川人祥二，田所嘉昭，松澤昭，“アナログ2次
元DGT回路を集積化した画像圧縮CMOSイメージセンサ，”電子情報通信
学会ソサイエティ大会総合大会，C−12−41，早稲田大学， Sep．1997．
4・宮崎大輔，吉田真，佐々木正明，川人祥二，田所嘉昭，村田健治，道正志郎，松
澤昭，“画像圧縮イメ・…一・一ジセンサとその評価”電子情報通信学会電子ディス
プレイ研究会，Oct。1997．
5・川人祥二，梅原啓二朗，佐々木正明，宮崎大輔，田所嘉昭，松澤昭，“アナログ
2次元DCT回路と璋応的A／D変換器に基づく動画像圧縮CMOSイメージ
115
センサ，”電気学会センサシステム応用研究会，Nov．1997．
6・佐々木正明，宮崎大輔，吉田真，川人祥二，田所嘉昭，村田健治，道正志郎，松
澤昭，“画像圧縮CMOSイメージセンサーアナログ2次元DCT回路の性能
評価一，”第1回システムLSI琵琶湖ワークショップ， Nov．1997．
7・佐々木正明，川人祥二，田所嘉昭，“CMOSイメージセンサ上へのガンマ補正
とゲイン調整機i能の集積化手法，”電子情報通信学会総合大会，C−12−48，東
海大学，Mar，ユ998．
＆佐々木正明，川人祥二，田所嘉昭，“ガンマ補正とゲイン調整機能を集積化し
たCMOSイメージセンサ，”映像情報メディア学会年次大会，10−7，千里ライ
フサイエンスセンター，July 1998．
9．佐々木正明，川人祥二，田所嘉昭，“ガンマ補正とゲイン調整機能を集積化し
たCMOSイメージセンサ，”映像情報メディア学会技術報告， No． IPU99−8，
pp．43−47， Jan．1999．
10．佐々木正明，川人祥二，田所嘉昭，“対数圧縮型CMOSイメージセンサの固
定パターン雑音除去手法，”映像情報メディア学会年次大会，17−7，工学院大
学，Aug．1999．
11．佐々木正明，川人祥二，田所嘉昭，“対数圧縮CMOSイメージセンサとその
応凧”映像情報メディア学会技術報告，IPU99−63，東北大学， Sep．1999．
12。佐々木正明，川人祥二，田所嘉昭，“対数特性を利用した区分的線形応答を
持つダイナミックレンジイメージセンサ，”映像情報メディア学会年次大会，
11−1，工学院大学，Aug．2000．
13・・佐々木正明，川人祥二，田所嘉昭，“高速画像読み出しによるCMOSイメ＿
ジセンサの広ダイナミックレンジ化に関する検討，”映像情報メディア学会
2001年度年次大会，25−5，広島国際会議場，Aug．2001．
14・佐々木正明・川人祥二，田所嘉昭， “高速読み出しディジタル積分型CMOS
イメージセンサによる高照度・低照度両側へのダイナミックレンジ拡大手
法，” 映像情報メディア学会， IPU2002−27， Pp1346，東京理科大学，
June 2002．
116
15・佐々木正明・聞瀬光人，川人祥二，田所嘉昭，“広ダイナミックレンジイメー
ジセンサの性能評価に関する検討，”映像情報メディア学会年次大会，20−1，
工学院大学，Aug．2003．
16・間瀬光人・佐々木正明，川人祥二，“広ダイナミックレンジイメージセンサ
のための多段階分解能A／D変換器，”映像情報メディア学会年次大会，20．3，
工学院大学，Aug．2003．
17・佐々木正明・間瀬光人，川人祥二，田所嘉昭，“複数回露光と他段階分解能
A／D変換器による広ダイミックレンジCMOSイメージセンサ，”電子情報
通信学会集積回路研究会，大阪大学，Jul，2004．
18．間瀬光人，佐々木正明，川人祥二，田所嘉昭，“多段階分解能A／D変換器を
用いた広ダイナミックレンジイメージセンサ，”映像情報メディア学会年次
大会，19−・2，工学院大学，Aug．2004．
19．間瀬光人，川人祥二，佐々木正明、若森康男，“12bカラム並列サイクリッ
クA／D変換器を集積した19．5b広ダイナミックレンジCMOSイメージセン
サ，”映像情報メディア学会情報センシング／コンシューマエレクトロニクス
研究会，IST2005−17， CE2005−・18，機械振興会館， Mar．2005．
20．佐々木正明，間瀬光人，川人祥二，若森康男，“列並列12ビットサイクリッ
クA／D変換機を集積化した複数回露光広ダイナミックレンジCMOSイメー
ジセンサ，”電子情報通信学会集積回路研究会，神戸大学，May 2005．
21．佐々木正明，間瀬光人，川人祥二，田所嘉昭，“多段階分解能A／D変換器を
集積化した複数回露光に基づく広ダイナミックレンジCMOSイメージセン
サ，”電子情報通信学会集積回路研究会，豊橋技術科学大学，Ju1．2005．
賞罰
1．“
ｽ段階分解能A／D変換器を集積化した複数回露光に基づく広ダイナミッ
クレンジCMOSイメー一・M一ジセンサ，”研究奨励賞，映像情報メディア学会，平
成17年12月1日．
117

N ゲージ トレインスコープ走行動画

長時間露光が可能な CMOS センサについて

プレスリリース

グローバルスタートのローリングシャッターについて

『オートモーティブワールド2015』出展に関するお知らせ（当社連結

テクニカルカメラとハッセルブラッド CMOSデジタルバックで撮る 建築

シリコン (Si) フォトニクスと光回路実装技術

印刷される方はこちらをご覧ください（PDF形式、426kバイト）

download press release

超音波駆動型ワイヤレスCMOSセンサチップの開発