日本語参考資料 最新版英語アプリケーション・エンジニアリング・ノートブックはこちら アプリケーション・エンジニアリング ノートブック MT-228 高速 ADC アナログ入力 インターフェースの考慮事項 POWER SUPPLY INPUT アプリケーション・エンジニアリング・グループ アナログ・デバイセズ VREF ANALOG INPUT FPGA INTERFACE CLOCK INPUT CONTROL GND 10539-101 内容 高速 A/D コンバータ (ADC)を使用するシステムのデ ザインは困難な仕事です。このノートブックでは、 デザインの基本的な考慮事項の概要を説明します。 DATA OUTPUT ADC アプリケーション・エンジニアリング・ノートブック エデュケーショナル・シリーズ 目次 入力インターフェースの基本的な考慮事項 ..................................2 トランス性能の理解 .................................................................... 9 入力インピーダンス .....................................................................2 振幅と位相の不平衡 .................................................................... 9 入力駆動.........................................................................................2 アクティブ結合フロントエンド回路 ............................................11 帯域幅と通過帯域の平坦性..........................................................2 差動シグナリングの例............................................................... 11 ノイズ ............................................................................................2 周波数領域性能と時間領域性能の例 ....................................... 12 歪み ................................................................................................3 アンチエリアシングフィルタの考慮事項................................ 13 入力アーキテクチャのタイプ..........................................................4 考慮事項...................................................................................... 14 バッファ付きとバッファなしアーキテクチャの特性 ...............4 役に立つデータ・コンバータの式 ............................................... 15 バッファなし ADC ........................................................................4 有効ビット数(ENOB) ................................................................. 15 バッファ付き ADC ........................................................................6 信号対ノイズ比と歪み(SINAD) ................................................ 15 トランス結合フロントエンド..........................................................8 全高調波歪み(THD) ................................................................... 15 トランスのモデル化 .....................................................................8 理論的な信号対ノイズ比(SNR)................................................. 15 トランスの基礎 .............................................................................8 定義／用語 .................................................................................. 15 改訂履歴 4/12—Rev. 0 to Rev. A Changes to Figure 26 .........................................................................14 2/12—Revision 0: Initial Version Rev. A アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。 ※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2012 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 アプリケーション・エンジニアリング ノートブック MT-228 入力インターフェースの基本的な考慮事項 高周波入力を持つ高速 A/D コンバータ(ADC)を使用するシステ ムのデザインは困難な仕事です。ADC 入力インターフェース・ デザインの主要な 6 つの基準は、入力インピーダンス、入力駆 動、帯域幅、通過帯域の平坦性、ノイズ、歪みです。 入力インピーダンス 入力インピーダンスは、デザインの特性インピーダンスです。 ADC の内部入力インピーダンスは、ADC アーキテクチャのタ イプに依存し、ADC ベンダーのデータシートまたは製品ページ で提供されています。入力インピーダンスに密接に関係する電 圧定在波比(VWSR)は、注目する帯域幅で負荷から反射される電 力の大きさを表します。VWSR は、ADC のフルスケール入力を 実現するために必要な入力駆動レベルを決めるので重要です。 ソース・インピーダンスと負荷インピーダンスが一致するとき に電力転送が最大になります。 1 10 2 3 9 4 30MHz 120MHz 225MHz 300MHz 49.451Ω 48.730Ω 55.373Ω 75.718Ω 2.0292Ω 9.5514Ω 26.165Ω 40.168Ω 入力駆動 入力駆動は、要求される帯域幅の関数であり、特定のアプリケ ーションで必要とされるシステム・ゲインを設定します。入力 駆動レベルはフロントエンドのデザインを開始する前に決める 必要があり、フィルタ、トランス、アンプのようなフロントエ ンド部品に依存します。 帯域幅と通過帯域の平坦性 帯域幅は、システムで使用する周波数範囲です。通過帯域の平 坦性は、規定帯域幅内での変動の大きさを表します。この変動 は、リップルの影響または単にバタワース・フィルタのゆるや かなロールオフ特性から発生することがあります。通過帯域の 平坦性は通常 1 dB 以下で、システム全体のゲインを設定する際 に重要です。 Tr1 S11 SWR 1/REF 1 [F2] Tr2 S11 SMITH (R+JX) SCALE 1 [F2] 11 VSWR は単位のないパラメータで、注目する帯域幅で負荷に戻 される電力の大きさを知るのに使用できます。VWSR は、ADC のフルスケール入力を実現するために必要な入力駆動レベルを 設定するため重要です。周波数が高くなるほど、ADC 入力をフ ルスケールに駆動する際に必要とされる駆動電力またはゲイン が大きくなることに注意してください。 10.765nH 12.668nH 18.508nH 21.310nH 8 3 7 2 6 ノイズ 4 信号対ノイズ比(SNR)と歪み条件は通常、ADC の選択に役立つ ためデザイン・プロセスの早い段階で決定されます。コンバー タから見たノイズの大きさと、コンバータ自体のノイズとの比 は、SNR として定義されます。SNR は、帯域幅、信号品質(ジ ッタ)、ゲインの関数です。ゲインを大きくすると、それに対応 したノイズ成分も大きくなります。 1 5 4 3 4 1 2 10539-001 1 3 2 図 1.ネットワーク・アナライザでの入力 Z/VWSR 図 1 に、ネットワーク・アナライザを使用してフロントエンド 回路から取得した入力インピーダンスと VSWR のプロット例を 示します。入力インピーダンスは、デザインの特性インピーダ ンスです。多くの場合 50 Ω ですが、デザインによっては異なる インピーダンスが必要とされることがあります。 Rev. A － 2/15 － アプリケーション・エンジニアリング ノートブック MT-228 歪み 歪みはスプリアス・フリー・ダイナミックレンジ(SFDR)で表さ れ、SFDR はピーク・スプリアス・スペクトル成分の実効値に 対するフルスケールの実効値の比です。SFDR は、主に 2 つの ファクタから制御されます。1 つ目のファクタは、フロントエ ンド・バランス品質における直線性であり、基本的には 2 次高 調波歪みの関数になっています。2 つ目は、ゲインと要求され る入力のマッチングです。要求ゲインが高いほど、マッチング が困難になります。また、要求ゲインが高いほど、ADC 内部の デバイスのヘッドルームが押しやられて非直線性が大きくなり、 さらに外部受動部品の通過電力が大きくなることにより非直線 性が大きくなります。この影響は、一般に 3 次高調波として観 測されます。 ADC FULLSCALE (dBFS) 図 2 に、理想 12 ビット ADC の 4096 ポイント FFT の出力と幾 つかの基本計算値を示します。理論 SNR は 74 dB です。このノ イズは、ナイキスト帯域幅全体に広がっています。FFT では処 理ゲインが加わります。これは、サンプリング周波数を FFT の ポイント数で除算した値に等しい幅を持つ小さな"窓"から見る ためです。4096 ポイント FFT の場合、この処理ゲインは 33 dB になります。これは、アナログ・スペクトル・アナライザの帯 域幅を狭くするように機能します。 実際の FFT ノイズ・フロアは、図 2 に示すように SNR と処理ゲ インの和になります。上記条件での FFT ノイズ・フロアは、74 + 33 = 107 dBFS になります。システムによっては、複数の個別 FFT の結果を平均することがあります。これによって FFT ノイ ズ・フロアは低下するのではなく、ノイズ成分の振幅の変動が 小さくなるだけです。 0 N = 12 BITS M = 4096 FS = 245.76MSPS 20 40 74dB = 6.02N + 1.76dB = SNR BIN SPACING = FS 4096 dB 60 74dB 80 100 33dB = 10log10 ( M ) = FFT NOISE FLOOR (PER BIN) 2 107dB 120 78dB = 10log10 ( F2 ) = NOISE FLOOR (PER Hz) 2 F2 2 10539-002 140 160 図 2.理想 12 ビット ADC のノイズ・フロア 4096 ポイント FFT を使用 Rev. A － 3/15 － アプリケーション・エンジニアリング ノートブック MT-228 入力アーキテクチャのタイプ バッファ付きとバッファなしの 2 つのタイプの ADC アーキテク チャを選択することができます。 バッファなし ADC スイッチド・キャパシタ ADC (図 3 参照)は、バッファなし ADC の 1 つのタイプです。バッファなし ADC は通常バッファ付き ADC より消費電力がかなり小さくなります。これは、外部フロ ントエンドが ADC の内部サンプル・アンド・ホールド(SHA)回 路に直接接続されるためです。 バッファ付きとバッファなしアーキテクチャの特 性 バッファ付きアーキテクチャの基本特性は、 • • • この方法には 2 つの欠点があります。1 つ目は、入力インピー ダンスが時間とモードによって変動することです。2 つ目は、 ADC のアナログ入力へ戻されるチャージ・インジェクションに より、フィルタのセトリング問題が発生することです。 直線性の優れたバッファですが、消費電力が増えます。 固定の入力終端抵抗を与えるだけなので、高インピーダン ス・バッファとインターフェースする入力回路のデザイン が容易になります。 バッファがサンプル・コンデンサと入力回路との間のアイ ソレーションを提供するため、チャージ・インジェクショ ン過渡応答が小さくなります。 アナログ入力周波数が変化したとき、さらに SHA がサンプル・ モードからホールド・モードへ変化したとき、バッファなし ADC の入力インピーダンスが変化します。図 4 に示すように、 目標は入力を ADC のサンプル・モードに整合させることです。 バッファなしアーキテクチャの基本特性は、 • • • 入力インピーダンスがスイッチド・キャパシタ・デザイン により設定されます。 低消費電力です。 入力インピーダンスが時間により変動します(サンプル・ク ロック―トラック・アンド・ホールド) サンプル・コンデンサからのチャージ・インジェクション が入力回路へ戻されます。 FLIP-AROUND SWITCH INTERNAL INPUT CLOCK AVCC VIN+ VIN– INPUT SWITCH ESD ESD GND AVCC VBIAS SAMPLING CAP SAMPLING SWITCHES n INTERNAL SAMPLE CLOCK INPUT SWITCH SHA SAMPLING CAP VCMIN INTERNAL INPUT CLOCK FLIP-AROUND SWITCH 図 3.スイッチド・キャパシタ ADC Rev. A － 4/15 － 10539-003 • アプリケーション・エンジニアリング ノートブック RPAR (kΩ) TRACK MODE CPAR (kΩ) TRACK MODE 8 PARALLEL CAPACITANCE (pF) –1.0 VIN+ ADC INTERNA L INPUT Z 7 R 6 JX –2.0 PARALLEL CONFIGURATION VIN– 5 –1.5 R || JX –2.5 4 –3.0 3 –3.5 2 –4.0 1 –4.5 0 –5.0 500 0 50 100 150 200 250 300 350 400 450 ADC は、図 5 に示すような汚い信号をどのようにサンプルして 優れた性能を実現するのでしょうか。図 6 のように ADC 入力を 差動で見ると、入力信号はきれいに見えます。汚れた信号のグ リッチがなくなります。同相モード除去比は、差動シグナリン グにもともと備わっています。電源、デジタル的な混入、チャ ージ・インジェクションのいずれであってもノイズは相殺され ます。 –0.5 バッファなし ADC のグリッチを見るもう 1 つの方法は、時間領 域でスペクトル・アナライザを使って、アナログ入力へ戻され るノイズを観測することです。これにより、スイッチド・キャ パシタ ADC 構造のアナログ入力への影響がわかります。 REF –30dB SAMP LOG 10dB 10539-004 PARALLEL RESISTANCE (kΩ) 9 0 FREQUENCY (MHz) #ATTEN 0dB VAVG 100 W1 S3 図 4.モードと周波数の関数としての入力インピーダンス 入力インピーダンスの実数部(青線)は、ベースバンド・レンジ の低い周波数では数 kΩ の範囲で、200 MHz より上では 2 kΩ 以 下へロールオフします。入力インピーダンス(赤線)の虚数部す なわち容量部分は、非常に高い容量負荷から始まり、高い周波 数で 2 pF へ向かって減少します。このために入力構造のデザイ ンは、特に 100 MHz 以上の周波数で難しくなります。 S2 FC AA START 0Hz #RES BW 5MHz #VBW 3MHz STOP 3GHz #SWEEP 163.8ms (8192pts) 10539-007 10 MT-228 図 7.入力を整合していない状態でのスペクトル・アナライザに よるアナログ入力の測定 図 7 に、3 GHz までのスペクトルに混入するクロックの高調波、 ノイズ、その他のスプリアスを示します。 ADC 入力を整合させてクロックの混入を小さくすると、一般に 大部分の高調波を 10 dB 以上小さくすることができます。 3 REF –30dB SAMP LOG 10dB CH1 200mV CH3 2V CH2 200mV M 50ns A CH2 1.69V 10539-005 1 #ATTEN 0dB VAVG 100 W1 S3 図 5.代表的なシングルエンド入力の過渡電圧 S2 FC AA START 0Hz #RES BW 5MHz STOP 3GHz #SWEEP 163.8ms (8192pts) 図 8.低 Q インダクタまたはフェライト・ビーズを使って入力を 整合させた状態でのスペクトル・アナライザによる入力の測定 M50.0ns CH3 2V CH4 CH4 500mV 図 6.代表的な差動入力の過渡電圧 160mV 10539-006 3 Rev. A #VBW 3MHz 10539-008 4 図 8 では、これを低 Q インダクタまたはフェライト・ビーズを 各アナログ入力に直列に接続することにより実現しています。 これは、必要な場合にアナログ入力へのノイズ量を小さくする 一つの方法です。 － 5/15 － アプリケーション・エンジニアリング ノートブック MT-228 別にデザインされているため、ADC の仕様帯域幅全体で入力イ ンピーダンスが一定になります。 バッファ付き ADC バッファ付き入力 ADC (図 9 参照)は、入力インピーダンスが固 定であるため使い易くなっています。スイッチング過渡電圧は、 チャージ・インジェクション・スパイクを除去するアイソレー ション・バッファがあるため大幅に小さくなります。このバッ ファは、固定入力終端を持つ内部バイポーラ接合トランジス タ・ステージで構成されています。 折り返し防止フィルタ(AAF)をデザインする際、部品が多すぎ ると許容誤差不一致が生じて、偶数次歪みが生ずることを念頭 においてください。すべてのインダクタは同じように製造され ていないため、応答は大きく異なります。安価で低品質のイン ダクタは通常適切に機能しません。さらに、インダクタのハン ダ接続が困難なことがあり、歪みが発生する原因になります。 広帯域ノイズが帯域内に折り返されることがあるため、AAF の 阻止帯域領域が平坦に規定されていることを確認してください (図 10 参照)。 スイッチド・キャパシタ ADC とは異なり、この終端はアナログ 入力周波数により変化しないため駆動回路の選択が簡単になり ます。バッファ付き入力ステージの欠点は、ADC の消費電力が 増えることですが、優れた直線性と低いノイズを持つように特 INTERNAL BUFFER STAGE AVCC INPUT SWITCH R GND R SAMPLING CAP INPUT SWITCH AVCC n SHA VCMIN INTERNAL INPUT CLOCK FLIP-AROUND SWITCH 10539-009 ESD SAMPLING SWITCHES INTERNAL SAMPLE CLOCK AVCC VIN– VCMIN SAMPLING CAP ESD VIN+ FLIP-AROUND SWITCH INTERNAL INPUT CLOCK 図 9.バッファ付き入力 ADC AMPLITUDE 2FS – F1 F1 3FS – F2 F2 IF DYNAMIC RANGE IMAGE IMAGE IMAGE NYQUIST ZONE 1 NYQUIST ZONE 2 NYQUIST ZONE 3 0 0.5FS 40MHz FS 80MHz 1.5FS 120MHz 図 10.折り返し防止フィルタ Rev. A － 6/15 － 2FS 160MHz 10539-010 FREQUENCY NYQUIST ZONE 4 アプリケーション・エンジニアリング ノートブック MT-228 大部分のコンバータは、広いアナログ入力帯域幅を持っていま す。ダイナミックレンジは、AAF を使用しない場合折り返しに より劣化します。AAF は、ターゲットの信号帯域幅に等しいか、 少し広くなるようにデザインする必要があります。デザインす るフィルタの次数とタイプは、必要とされる阻止帯域の除去比 と通過帯域リップルに依存します。AAF は、ADC の帯域幅全体 で十分な阻止帯域除去比を持つ必要があります。 0 図 11 に、AAF デザインでの阻止帯域除去比の重要性を示しま す。コンバータの帯域幅(赤線)は、サンプルされる周波数帯域 よりかなり広いことに注意してください。このために、ノイズ とスプリアスがサンプルされる周波数帯域内へ折り返されるこ とがあります。フィルタ応答が阻止帯域除去領域に近づく薄い 青のカーブとピンクのカーブに注意してください。また、阻止 帯域除去比が一定に維持される濃い緑のカーブまたはオレンジ のカーブに注意してください。 ADC BW RESPONSE K AND L POLE-ZERO TTE1 TTE2 TTE3 S21 OR INPUT FULL-SCALE (dB) –20 –40 700MHz BPF RESPONSE –60 –80 –100 –140 1 10 100 FREQUENCY (MHz) 1000 10539-011 –120 図 11.ADC 帯域幅応答対 AAF 応答 Rev. A － 7/15 － アプリケーション・エンジニアリング ノートブック MT-228 トランス結合フロントエンド る帯域幅とインピーダンスの理解に役立ちますが、直線性の測 定についてはシステム自体の中でトランスをテストする以外に 良い方法はありません。 一般に、トランス結合フロントエンドは、大きな損失なしに高 い中間周波数を駆動し、広い帯域幅を持ち、消費電力が少なく、 もともと AC 結合です。複数巻線比のトランスもノイズのない ゲインを提供します。これに対して、高いインピーダンス/巻数 比を持つトランス結合フロントエンドのデザインは、帯域幅が 狭くなり、振幅が小さくなり、位相不平衡が生じ、ときには通 過帯域のリップルが大きくなるため、困難になることがありま す。 トランスの基礎 巻数比、電流比、インピーダンス比、信号ゲインは、すべてト ランスの特性です。 I1 I2 3 1 PRIMARY V1 (Z1) 2 V2 (Z2) SECONDARY 4 N TURNS 図 12.トランスの基礎 巻数比 n は、2 次側電圧に対する 1 次側電圧の比を決定します。 巻数比 n = N1/N2 インピーダンス比は、巻数比の 2 乗になります。 インピーダンス比 n2 = Z1/Z2 トランスのモデル化 電流比は巻数比に反比例します。 トランスのモデル化は困難なことがあります。トランスには、 電圧ゲインとインピーダンス比、帯域幅と挿入損失、振幅と位 相の不平衡、リターンロスなどの多くの特性があります。トラ ンスの特性は、周波数の変化とともに変化します。 信号ゲインは、インピーダンス比に関係します。 20 log (V2/V1) = 10 log (Z2/Z1) 電圧ゲイン 3 dB を持つトランスは、1:2 のインピーダンス比を 持つことになります。これは、データ・コンバータが電圧デバ イスであるためです。電圧ゲインはノイズと無関係です。 ADC アプリケーション用トランスのモデル化の開始点の例を、 図 13 に示します。ただし、各パラメータは選択したトランスに 応じて変わります。さらに、トランスのモデルは周波数に対す I1 I2 3 1 PRIMARY 2 V1 (Z1) V2 (Z2) SECONDARY N TURNS 4 C2 C3 R1 PRIMARY C1 2 R2 L1 L3 RCORE 1:1 Z RATIO LPRIMARY LSECONDARY L2 L4 C4 C5 図 13.トランスのモデル化 － 8/15 － R3 3 C6 SECONDARY 4 R4 10539-012 1 Rev. A 10539-013 トランスを ADC フロントエンドで使用する場合、例えデータシ ートで同じに見えてもトランスが同じに製造されることはない ことを念頭におく必要があります。例えば、1:1 のインピーダン ス比は、2 次側の終端が 50 Ω であることを意味しません。デー タシートのリターンロスを使うか、または ENA を使ってリター ンロスを測定してください。トランスのデータシートの帯域幅 は、一般に半分になります。これは、PCB 抽出技術を使って理 想条件下でトランスを測定しているためです。Z 比 1:1 より大き いゲインを持つトランスの帯域幅はさらに狭くなり、動作させ ることは難しくなります。周波数 150 MHz より上では、トラン スの位相不平衡のため、HD2 が大きくなり始めます。この問題 に対処するときは、トランスを 2 個使用するか、または性能の 良いものを使用してください。 アプリケーション・エンジニアリング ノートブック MT-228 振幅と位相の不平衡 2.0 AMPLITUDE IMBALANCE (dB) –5 –10 1 10 100 1000 10000 FREQUENCY (MHz) 1.5 1.0 0.5 0 0.1 10 100 1000 10000 16 PHASE IMBALANCE (Degrees) SINGLE XFMR CONFIGURATION DOUBLE XFMR CONFIGURATION –4 RETURN LOSS (dB) 1 図 16.振幅不平衡の周波数特性 0 –8 –12 10 100 1000 10000 12 8 PERFORMANCE DIFFERENCE AT 100MHz 4 0 0.1 10539-015 1 FREQUENCY (MHz) 1 10 100 1000 FREQUENCY (MHz) 10000 図 17.位相不平衡の周波数特性 図 15.リターンロスの周波数特性 トランスは、単純化するとバンドパス・フィルタと見ることが できます。この特性を使うと、規定周波数でのトランスの損失 を求めることができます。 挿入損失はデータシートに記載される最も一般的な測定仕様で すが、単なる考慮事項ではありません。 リターンロスは、2 次側を終端したときに 1 次側から見た実効 インピーダンスです。例えば、1:2 の理想インピーダンス・トラ ンスの場合、2 次側を 100 Ω で終端したとき 1 次側では 50 Ω の インピーダンスになると期待しますが、これは常に正しいとは かぎりません。1 次側からみたインピーダンスは、周波数に依 存します。一般に、インピーダンス比が大きくなると、リター ンロスの変化も大きくなります。 Rev. A PERFORMANCE DIFFERENCE AT 100MHz FREQUENCY (MHz) 図 14.挿入損失の周波数特性 –16 0.1 SINGLE XFMR CONFIGURATION DOUBLE XFMR CONFIGURATION 10539-017 –15 0.1 10539-014 INSERTION LOSS (dB) 0 10539-016 トランス性能の理解 振幅不平衡と位相不平衡は、トランスを使用する際の重要な性 能特性です。これらの 2 つの仕様から、デザインで 100 MHz よ り上の非常に高い IF 周波数が必要な場合に、どの程度の非直線 性が見込まれるかを知ることができます。周波数が高くなると、 トランスの非直線性も大きくなります。位相不平衡が支配的で あり、これにより偶数次歪みが生じるか、または 2 次高調波が 大きくなります。赤のカーブでシングル・トランス構成を、青 のカーブでダブル・トランス構成を、それぞれ示します。 デザインに対してトランスを選択する最適な方法は、このノー トブックに記載するすべての仕様を集めることです。データシ ートに特別に規定していなくとも大部分のメーカーがこのデー タを提供しています。あるいは、ネットワーク・アナライザを 使ってトランス性能を測定することができます。 － 9/15 － アプリケーション・エンジニアリング ノートブック INPUT XFMR 1:1 Z XFMR 1:1 Z 0.1µF 0.1µF 2 個目のトランスを追加することにより、1 次側と 2 次側の間で 結合する寄生容量を平衡化するために 1 個目のトランスのコア 電流が再分配されます。これにより、2 次高調波歪みのように 見える ADC での位相不平衡が小さくなります。 OUTPUT 10539-018 OUTPUT 図 18.トランス 2 個の構成 INPUT BALUN 1:1 Z MT-228 ダブル・トランス構成は一般に、入力周波数が 100 MHz より高 い場合に高周波アプリケーションで使用されます。バラン・ト ランスは一般にさらに広い帯域幅向けであるため、入力周波数 に応じて、ダブル・バラン構成の使用を検討することも考えら れます。ダブル・トランス構成の使用以外に、性能の良いトラ ンスを選択することも可能です。 OUTPUT OUTPUT 10539-019 BALUN 1:1 Z 図 19.バラン 2 個の構成 Rev. A － 10/15 － アプリケーション・エンジニアリング ノートブック MT-228 アクティブ結合フロントエンド回路 • 大部分のアクティブ結合フロントエンド回路では 1 個のアンプ を使用します。 AC 結合アプリケーションと DC 結合アプリケーションに対して アンプを選択するときは、次の事項を考慮してください。 • • • • • • 電流帰還アンプの場合、データシートを読むことが非常に 重要です。推奨帰還抵抗はデータシートで規定されていま す。この値がアンプの安定性を決定します。 差動シグナリングの例 同相モード問題、1 VCM までの動作 電源問題 (入力範囲？ 出力範囲？) AC 結合に使えるアンプは限られている 出力に R をシリーズに接続してアンプを安定化(5 Ω～10 Ω) データシートのレイアウト・ガイドラインに準拠。2 層目 のグラウンドを除去して出力の C を小さくし、発振も防止 する データシートの推奨出力負荷を使用。この負荷の値は、回 路インピーダンスの積ではなく固定抵抗である場合がある 図 20 の例に、差動シグナリングの全体像を示します。一般的な 疑問は、1.8 V ADC で 2 V p-p 正弦波信号をどのようにサンプル するかです。この例では、差動シグナリングを使ってこれを実 現する方法を示しています。コンバータのアナログ入力の同相 モード電圧(CMV)の重要性に注意してください。信号を正しく 正確にサンプルするためには、CMV を入力し、かつ堅固である 必要があります。 1.5V VP VP VN 1V p-p VCM = 1VDC BALANCED SIGNAL 0V REFERENCE VCM 1.0V 1V p-p VN 0.5V 0 90 180 270 360 DEGREES 1.0V VDMP 0.5V 2V p-p VCM 0V –0.5V –1.0V VDMN 図 20.差動モード・シグナリングと同相モード・シグナリングの例 Rev. A － 11/15 － 10539-020 VCM = VP = Vn/2 Vx(t) = Vpk × sin(wt) + VCM VP(t) = 0.5 × sin(wt) + 1V, VN(t) = –0.5 × sin(wt) +1V VDM(t) = VP(t) –VN(t) = –0.5 × sin(wt) + 1V –(–0.5 × sin(wt) + 1V) = 1 × sin(wt) OR = 1 × sin(wt) AT 90° = +1V = 1 × sin(wt) AT 270° = –1V = 2V p-p アプリケーション・エンジニアリング ノートブック MT-228 10539-023 10539-021 周波数領域性能と時間領域性能の例 図 21.AD9649 FFT/TD の代表的な性能 図 23. 両アナログ入力の同相モード電圧が高すぎる(+0.9 V 以 上)場合の AD9649 FFT 適切な信号振幅を入力しても、ADC のアナログ入力ピンの同相 モード電圧が高すぎる(0.9 V 以上)と、歪みが発生します。図 23 の SNR 性能および SFDR 性能と、図 21 の基本性能を比較した ときの差に注目してください。入力信号が申し分ない場合でも、 CMV がある値を超えると、正または負で信号がクリップされま す。 10539-022 図 21 に、適切な信号を入力したときの周波数領域性能と時間領 域性能の代表的な例を示します。平坦なノイズ・フロアと優れ た SNR および SFDR 性能に注目してください。 適切な信号振幅を入力しても、ADC のアナログ入力ピンの同相 モード電圧をフローティングすると、歪みが発生します。図 22 と図 21 の SNR 性能と SFDR 性能の差に注目してください。入 力信号を 1 V 信号振幅を中心のフローティングにすると、正ま たは負でクリッピングが生じます。 Rev. A 10539-024 図 22.バイアスなし／フローティングにした両アナログ入力で 同相モード電圧を入力した AD9649 FFT/TD 図 24.両アナログ入力に一致していない 同相モード電圧を入力した AD9649 FFT 図 24 で、正しい信号振幅を入力しても、ADC のアナログ入力 ピンの両同相モード電圧が一致していない場合(この場合両入力 が 0.9 V 以外)、歪みとオフセットが発生します。SNR 性能およ び SFDR 性能を図 21 の基本性能と比較したときの差に注目して ください。この場合、CMV が公称値を上回るか下回るため、正 または負で信号がクリップされます。また、時間領域のプロッ トで信号が中心になくオフセットされることに注目してくださ い。 － 12/15 － アプリケーション・エンジニアリング ノートブック MT-228 アンチエリアシングフィルタの考慮事項 fA A B fA fS – fA KfS – fA fS fS K fS K fS 2 STOPBAND ATTENUATION = DR TRANSITION BAND: fA TO KfS – fA CORNER FREQUENCY: fA 2 STOPBAND ATTENUATION = DR TRANSITION BAND: fA TO fS – fA CORNER FREQUENCY: fA 10539-025 DR 図 25.オーバーサンプリングによるベースバンド折り返し防止フィルタ条件の緩和 図 25 に、ベースバンド信号の最大周波数を fa、ダイナミックレ ンジを DR としたときの、アンチエリアシングフィルタの条件 を示します。これは、注目する帯域幅の外側でフルスケール信 号が発生するようなめったに発生しないことを想定しているた めワーストケース条件ですが、良い開始点です。 点線領域は、注目帯域幅の外側の信号によりダイナミックレン ジが制限される領域を表しています。フィルタに対する条件は 非常に厳しく、特に図 25 の(A)に示す Fs が 2fa を大きく超えない 場合に厳しくなります。 一例として、CD オーディオは 44.1 kSPS でサンプルされます。 オーディオの最大帯域幅は 20 kHz です。この場合、fs – fa = 24.1 kHz になります。 Rev. A 例えば、20 kHz ～24.1 kHz の遷移帯域内で阻止帯域減衰量 60 dB の実現は、特にオーディオのようにリニア位相が要求される 場合には、ほとんど不可能です。 このため、多くのシステムでは、図 25 (B)に示すオーバーサン プリングを採用して、アナログアンチエリアシングフィルタの 条件を緩和させています。シグマ・デルタ・コンバータは、オ ーバーサンプリングの良い例です。DAC 出力はいわゆる"アン チエリアシング"フィルタによりフィルタされます。このフィル タは、ADC のフロントエンドのアンチエリアシングフィルタと 同じ目的を持つものです。 － 13/15 － アプリケーション・エンジニアリング ノートブック 0 FULL SCALE (FS) SFDR (dBc) 考慮事項 80MSPS 70.1MHz AT –1dBFS SNR = 72.5dB (73.5dBFS) SFDR = 85dBc/86dBFS –20 SFDR (dBF S) MT-228 アンプ駆動フロントエンドの重要な特性は次の通りです。 • • –40 ALIASED: fS – fin = 80 –70.1 = 9.9MHz –60 • SECOND HARMONIC –80 THIRD HARMONIC WORST SPUR –100 –120 • • • • 信号の DC 成分を維持できる 前のステージと ADC との間のアイソレーション(約 40 dB ～60 dB のオーダー)を提供する ゲインが必要な場合にも簡単に動作し、ゲイン帯域幅に依 存しない 信号と一緒に増幅される固有のノイズがある 通過帯域のリップルが小さい シングルエンド信号を差動信号に変換できる 一般に帯域幅はトランスより狭いが、時間とともに広くな る –140 0 10 20 30 40 受動 (トランスまたはバラン)またはアクティブ(アンプ)のいずれ の ADC フロントエンド・アナログ入力を使用するかを判断する 際に考慮すべき重要ポイントは次の通りです。 FREQUENCY (MHz) 図 26.AD9644 14 ビット 80 MSPS ADC SFDR 70.1 MHz 入力 アンプ駆動入力の場合 図 26 に、AD9644 により 80 MSPS でサンプルした 70.1 MHz 信 号を示します。FFT スペクトルで 70.1 MHz の信号が、折り返し のために実際には 80 – 70.1 = 9.9 MHz に現れていることに注目 してください。この場合、SFDR は約 85 dBc すなわち 86 dBFS です。dBc はキャリア信号を基準とした測定値で、dBFS はフル スケールのキャリア信号(0 dBFS)を基準とした測定値です。 AMPLITUDE NYQUIST ZONE 1 (BASEBAND) 0 FS fA IMAGE • • • • トランス駆動入力の場合 • • • • FREQUENCY 0.5FS NYQUIST ZONE 2 NYQUIST ZONE 3 fA 2FS 1.5FS 10539-027 NYQUIST ZONE 4 ų図 27.Fs でサンプルしたアナログ信号 fa をアンダーサンプル Ƣると、|±KFs ±fa|、K = 1, 2, 3, …にイメージが発生 図 27 では、IF 信号がベースバンドに折り返される様子を示すた めにナイキスト・ゾーンを示してあります。IF 信号は最初のナ イキスト・ゾーンの上にある任意のナイキスト・ゾーン内にあ るものと見なします。ここで、最初のナイキスト・ゾーンすな わち Fs/2 をベースバンドと見なします。 Rev. A AC 結合または DC 結合 優れたアイソレーションを提供 ゲイン設定をリモートから制御できる ADC 性能が制限される、すなわち SNR が低下する － 14/15 － AC 結合のみ アイソレーションが良くない 固定ゲイン ADC 性能が制限されない、すなわち SNR が低下しない アプリケーション・エンジニアリング ノートブック MT-228 役に立つデータ・コンバータの式 全高調波歪み(THD) ノイズ・フロア(−dB) = 6.02 × n + 1.76 + 10 × log (N/2) コヒーレント・サンプリングとウインドイングなしの場合 (表 1 参照)。 ノイズ・フロア(−dB) = 6.02 ×n + 10 × log (3 × N/(p × ENBW)) 非コヒーレント・サンプリングとウインドイングなしの場合。 THD (−dB) = 20 × log (sqrt((10(−2ND HAR/20))2 + (10(−3RD HAR/20))2 +… (10(−6TH HAR/20))2 ) 理論信号対ノイズ比(SNR) RMS 信号 = (FSR/2)/sqrt(2) 表 1. FFT Points 1024 2048 4096 8192 16384 32768 SNR (dB) RMS ノイズ = Qn = q/sqrt(12) 12-Bit 101 104 107 110 113 116 74.0 14-Bit 113 116 119 122 125 128 86.0 16-Bit 125 128 131 134 137 140 98.1 SNR (dB) = rms 信号/rms ノイズ = 20 × log(2(n-1) × sqrt(6)) = 6.02 × n + 1.76 定義／用語 Fs = サンプリング・レート(Hz) Fin = 入力信号周波数(Hz) FSR = フルスケール・レンジ(V) n = ビット数 実効ビット数(ENOB) ENOB (BITS) = (SINAD – 1.76 + 20 × (FSR/ActualFSR))/6.02 信号対ノイズ比と歪み(SINAD) SINAD (dB) = -20 × log (sqrt(10(−SNR W/O DIST/10) + 10(THD/10))) Rev. A q = LSB サイズ Qn = 量子化ノイズ LSB = 最下位ビット= FSR/2n N = FFT ポイント数 ENBW =ウインドウ関数の等価ノイズ帯域幅 (例えば Four-term Blackman-Harris window、ENBW = 2) － 15/15 －
© Copyright 2024 ExpyDoc
