アナログ回路用MOSFET特性と増幅器の小信号等価回路

第２７６回群馬大学アナログ集積回路研究会
2015年06月18日（木） 16:00〜17:30
アナログ回路用MOSFET特性と
増幅器の小信号等価回路
群馬大学
松田順一
1
概要
• MOSFET特性
• 強反転特性、飽和領域特性、弱反転特性、小信号等価回路
• 基礎定理・法則
• キルヒホッフの法則、テブナンの定理、ノートンの定理、重ねの理
• 増幅回路と等価回路
• ソース接地、ゲート接地、ドレイン接地、カスコード接続
• 増幅回路の周波数特性
• 出力側ローパス・フィルタ、遮断周波数、ミラー効果、入力側ローパス・フィルタ、ソース接地
とカスコード増幅回路の周波数特性
• 差動増幅回路利得
• 付録
2
ＭＯＳＦＥＴ構造とバイアス設定とIDS-VDS特性（強反転）
I DS
線形領域
VGS
S
D
n

飽和電圧
飽和領域
I DS
n
反転層
VGS  VT
VGS V GS 4
VDS
G
VSB
'
VDS

VGS V GS 3
空乏層
VGS V GS 2
p  基板
VGS V GS1
B
0
VDS
3
強反転のIDS-VDS電流式
線形領域の電流式
I DS 
W : チャネル幅
W



'
Cox' VGS  VT VDS  VDS 2 , VDS  VDS
L
2


飽和領域の電流式
2
W
' VGS  VT 
I  C
, V
DS
L
ox
2
VT  VFB  0   0  VSB
0  2F  　（　 6t ）
DS
L : チャネル長
：移動度
Cox' : 単位面積当たりのゲート容量
VT : 閾値電圧
'
 VDS
  1  1 
VFB :フラット・バンド電圧

2 0  VSB
t  kT q
  2q s N A Cox'
W
'
簡単のため α=1 として扱う。また、   Cox とする。
L
 : 基板バイアス係数
ε s : 基板誘電率
N A : 基板不純物濃度
F :フェルミ電位
t : 熱電圧
k : ボルツマン定数（1.38 10  23 J/K）
T : 絶対温度
q : 素電荷量（1.602 10 19 C）
4
ＭＯＳＦＥＴ電流（飽和領域の特性）
飽和電流（飽和領域の傾き含む）

2
1  VDS    VGS  VT 2 I DS  VGS  VT  2
2
飽和ドレイン電圧
VDsat  VGS  VT 
2 I DS

  ov
出力コンダクタンス（ソース・ドレイン・コンダクタンス）
1 I DS

 I DS
ro VDS
ゲート相互コンダクタンス
gm 
2
I DS
V  VT  1  V 
W
 Cox' GS
DS
L
2
 L  VDS
2
 ov : オーバードライブ電圧
g o  g sd 
V  V 
W

Cox' GS T
L  L
2
2
W
L 
' VGS  VT  
 Cox
1 

L
2
L 

I DS
  VGS  VT   2 I DS
VGS
速度飽和がある場合、
g m  WCox'  c  WCox' vd
max
となる。
'
I DS
 WCox' VGS  VT  c
 c : 臨界電界, vd
max
: キャリアの飽和速度
5
弱反転のlogIDS-VDS特性
log I DS
チャージ・シート・モデル
弱反転領域の式
I DS 
VDS : fixed
強反転領域の式
VSB : fixed
Gate Swing
dVGS
S
d log I DS 
 2.3nt
log I j
VM VT
Weak
Moderate
弱反転領域の電流式
VGS
VH
Strong

W
V
Cox' n  1t2 e (VGS VM ) /( nt ) 1  e DS
L
t
　VM  VFB  2F   2F  VSB
n　 1

2 2F  VSB
t  kT q
I DS   e (VGS VT ) /( nt ) , VDS  0.1 V, VM  VT
ゲート相互コンダクタンス
gm 
I DS
VGS

VBS ,VDS
1 I DS
n t
6
MOSトランジスタ小信号等価回路（簡易版）
（G）
ゲート相互コンダクタンス
C gs
g m vgs
C gd
gm 
g sd
VBS ,VDS
基板相互コンダクタンス
（S）
（D）
C gb
Cbs
I DS
VGS
g mb vbs
（B）
g mb 
I DS
VBS
VGS ,VDS
ソース・ドレイン・コンダクタンス
Cbd
g sd 
I DS
VDS
VGS ,VBS
7
出力コンダクタンスとゲート相互コンダクタンス（飽和領域）
I DS
I DS
飽和領域
線形領域
飽和領域
I DS 
VGS : 固定
I DS

2
VGS  VT 2 VDS : 固定
I DS
VDS
VGS
I DS
I
1
 g sd  DS 
VDS
VDS ro
0
出力コンダクタンス
I DS
I
 g m  DS   VGS  VT 
VGS
VGS
VDS
0
VT
VGS
ゲート相互コンダクタンス
8
ｇｍとｇｍｂの関係、ｇｍとｇｓｄの関係
gmとgmbの関係
gmとgsdの関係 (飽和領域：DIBLの場合)

g mb
Cb'

dVT


 1  1  n  1  '
g m 2 VSB  0 dVSB
Cox
1 : 0  2F  6t
n : 0  2F
g
 t
V
sd   T  0.5 s ox
gm
VDS
 ox L
VG
VG
ゲート
VS
ソース
gm
I DS
空乏層
g mb
C' ox
C' b
VD
VS
ドレイン
ソース
ゲート
gm
I DS
空乏層
g sd
ドレイン
（DIBL)
基板
VB
VD
基板
VB
9
強反転領域での容量
QG
VS
C gs  
Cbs  
C gd
QB
VS
Q
 G
VD
QB
Cbd  
VD
C gb  
QG
VB
 Cox
VG ,VD ,VB
21  2 
2
31   
 1  1Cox
VG ,VD ,VB
21  2 
 1  1C gs
2
31   


VG ,VS ,VB
2  2  2
 Cox
2
31   
VG ,VS ,VB
2  2  2
 1  1Cox
 1  1C gd
2
31   
VG ,VS ,VD
1  1 


ｿｰｽ側
容量
1  1  1   

Cox 
31
 1 

ﾄﾞﾚｲﾝ側
容量
2

2 0  VSB
 VDS
1  V ' ,
 
DS
0,

'
VDS  VDS
'
VDS  VDS
ｹﾞｰﾄ～基板間容量
10
強反転領域での各容量の関係
VDSまたはVGSが小さい場合
'
VSB   g mb  dVT    1  n  1
Cbs Cbd Cbc


1
'
C gs C gd
Cox
g m dVSB
Non-saturation
Saturation
Cgs
 1  1倍
VG
ゲート
VS
C gs
gm
VD
C' ox
N+
C ｇｄ
≒(α １ -1)倍
C ｂs
Cbs
g mb
C' bc
C ｂｄ
N+
Cgd
 1  1倍
C
bd
Cgb
空乏層
P型基板
VB
小信号容量 vs. VDS (VSB=0)
11
完全QS（Quasi Static）
MOSFET小信号等価回路
ig
（g）
C gs
Cm
dvgs
C gd
dt
g m vgs
簡易版から追加
g sd
（s）
Cm  Cdg  C gd
Cmb  Cdb  Cbd
is
Cmx  Cbg  C gb
qK
,
vK o
Ckl  
id
g mb vbs
動作点での容量
Ckk  
C gb
Csd
（d）
Cmb
qK
vl o
l  k , 一般に、Ckl  Clk
Cbs
Cmx
ib
dvgb
dt
（b）
dvbs
dt
Cbd
12
非飽和領域での各容量
VDS  0  1での容量
'
C gg  Cox  Cox
WL
Cdg  C gd  C gs  Csg 
C gg
2
Cbb  1  1C gg  Cbc' VSB WL
Cbb
Cdb  Cbd  Cbs  Csb 
2
C gb  Cbg  0
Cox
Cdd  C ss  1
3
Cox
Cds  C sd  1
6
Cm  Cmb  Cmx  0
ｹﾞｰﾄ側容量
基板側容量
ｹﾞｰﾄ～基板間容量
ﾄﾞﾚｲﾝ/ｿｰｽ容量
ﾄﾞﾚｲﾝ～ｿｰｽ間容量
VDS  0の場合、Ckl  Clk
一般に、VDS  0の場合、Ckl  Clk
13
飽和領域での各容量
'
  0での容量は、以下となる。
VDS  VDS
4
Cdg  Cox
15
ド
レ C  0
gd
イ
ン
4 '
側 Cdb  1  1Cdg  Cbc
VSB WL
15
容
量 Cbd  0
ソ
ー
ス
側
容
量
2
Csg  Cox
5
2
C gs  Cox
3
2
Csb  1  1Csg  Cbc' VSB WL
5
2
Cbs  1  1C gs  Cbc' VSB WL
3
 1
ｹﾞｰﾄ～
C gb  Cbg  1 Cox
基板間容量
31
Cds  1
4
Cox
15
ﾄﾞﾚｲﾝ～ｿｰｽ間容量
C sd  0
C gg
 2 1  1 
 
Cox
3
3

1 

2
  1
Cbb   1  1  1 Cox
31 
3
Cdd  0
2
C ss  1 Cox
5
4
Cm  Cox
15
Cmb  1  1Cm 
Cmx  0
4 '
Cbc VSB WL
15
14
各容量のVDS依存性
VT 0  0.5 V,   0.6 V0.5 , 0  0.9 V, with VGS  2 V
Non-saturation
Non-saturation
Saturation
Cm
Cdg
Cdb
 1  1倍
Cbg
Saturation
 1  1倍
Cmb
Csd
VDS （V)
Cdg, Cdb, Cbg, Csd vs. VDS（VSB＝0）
Cmx
Cm, Cmb, Cmx vs. VDS（VSB＝0）
15
キルヒホッフの法則
• キルヒホッフ電流法則（第１法則）
• 任意の接続点に流入（または流出）する電流の和はゼロになる。
i  0
⇒電流の連続性
（注）電流源による電流も含まれる。
• キルヒホッフ電圧法則（第２法則）
• 任意の閉回路の各枝路の電圧降下の和はゼロになる。
v  0
⇒閉回路に沿っての仕事の積分がゼロ
（注）電圧源による電圧上昇（負の電圧降下）も含まれる。
16
キルヒホッフの法則の例
I1
R1
V1
R2
キルヒホッフ第１法則
I1  I 2  I 3  0
I3
I2
閉ﾙｰﾌﾟ１
閉ﾙｰﾌﾟ２
V2
R3
キルヒホッフ第２法則
閉ループ１
V1  R1 I1  R2 I 2  V2  0
閉ループ２
V2  R2 I 2  R3 I 3  0
2 R2V1  R3V2
I1 
R1 R2  R2 R3  R3 R1
I2 
R1  R3 V1  R3V2
R1 R2  R2 R3  R3 R1
I3 
R1  2 R2  R3 V1
R1 R2  R2 R3  R3 R1
17
テブナンの定理
電源
r 内部抵抗
V 電圧源
電源→内部抵抗ゼロの電圧源＋内部抵抗（電圧源に直列）
・電圧源：電源の出力開放時の出力電圧
・内部抵抗：電源の出力端子から見た抵抗
（電源内の電圧源→短絡、電源内の電流源→開放）
18
テブナンの定理の例
R
2V
0
R
R
R
R
R
V
2V
Ａ
2
R
3
0
R
R
V
R
R
＝ 2V
4
V
3
R
V
R
4V
5R
R
4
V
3
4
V
3
ＡＢの右側の電流は正しいが
ＡＢの左側の電流は正しくない。
Ｂ
19
ノートンの定理
電源
I
r 内部抵抗
電流源
電源→内部抵抗∞の電流源＋内部抵抗（電流源に並列）
・電流源：電源の出力短絡時の出力電流
・内部抵抗：電源の出力端子から見た抵抗
（電源内の電圧源→短絡、電源内の電流源→開放）
20
ノートンの定理の例
Ａ
Ａ
4V
5R
2
R
3
2
R
3
R
4
V
3
4
V
3
Ｂ
V
R
R
Ｂ
ＡＢを短絡
Ａ
V
2
R
2
2
R
3
4V
5R
R
ＡＢの右側の電流は正しいが
ＡＢの左側の電流は正しくない。
Ｂ
21
電圧源から電流源への変換
Vo 
電圧源
R
V
電流源
rR
Vo 
Io
r
rR
I
rR
Io
R
r
I
R
V
電圧源Vo  電流源Vo
⇒
I
V
r
（電圧源の出力を短絡した時の電流 ⇒ 電流源の電流）
22
電流源から電圧源への変換
Vo 
電流源
rR
I
rR
電圧源
Io
Vo 
R
V
rR
Io
r
I
r
R
R
V
電流源Vo  電圧源Vo
⇒
V  Ir
（電流源の出力を開放した時の電圧 ⇒ 電圧源の電圧）
23
重ねの理
V
3R R
R
R
R
V
I
R
R
1
I
3
2
RI
3
R
I
R
R
2
I
3
R
V
3
R
R
V
V 1
 I
3R 3
R
V
V
3R
R
V 2
 RI
3 3
R
I
線形回路
個々の電源からの
電圧と電流を加算
2
V
I
3
3R
多数の電源がある
場合の電圧と電流
R
24
増幅回路：各接地による端子の役割
接地方式
ゲート端子
ドレイン端子
ソース端子
ソース接地
入力
出力
固定電位（接地）
ゲート接地
固定電位
（DCバイアス設定）
出力
入力
ドレイン接
地
入力
固定電位（電源）
出力
固定電位 ⇒ 交流信号に対し接地
DCバイアス：MOSFETを飽和領域に設定
各入出力端子への電圧印加 ⇒ DCバイアス＋小信号
小信号：線形扱い
25
ソース接地増幅回路
DCバイアス＋小信号
VDD
I D  I O  id
ID 
RL

VGS  vin
VD  VO  vout

2

VGS  vin  VT 2
VGS  VT 2   VGS  VT vin
2
 I O  g m vin  I O  id  id  g m vin
VD  VDD  RL I O  id 
 VDD  RL I O  RLid
 VO  RLid  VO  vout  vout   RLid
相互コンダクタンス
gm 
I D
  VGS  VT   2I D
VGS
MOSFET飽和動作
VDsat  VGS  VT 
2I D

小信号成分
増幅度
  ov
vout   g m RL vin
v
A0  out   g m RL
vin
26
ソース接地増幅回路の小信号等価回路
vin
vout
g m vin
ro
RL
vout   g m vin
ro RL
ro  RL
  g m vin ro // RL 
eff
  g m vin Rout
eff
ここで、Rout
 ro // RL
出力コンダクタンス
1
I
g o   D  I D
ro VDS
増幅度
vout
eff
A0 
  g m Rout
vin
27
ソース接地増幅回路の出力抵抗
出力抵抗
VDD
eff
Rout

固定電位
rop
iout
Vin
ropron
vout

 rop // ron
iout rop  ron
次段の入力抵抗 Rin を無視できない場合
Vout  vout
ron
ron
iout
eff
Rout
 rop // ron // Rin
vout
rop
eff
上記 Rout
の場合、
eff
A0  g m Rout

1
ID
eff
 g m  I D , Rout

1
ID
28
ゲート接地増幅回路
DCバイアス＋小信号
VDD
I D  I O  id
固定電位
RL
VD  VO  vout
ID 


2

VGS  vin  VT 2
VGS  VT 2   VGS  VT vin
2
 I O  g m vin  I O  id  id   g m vin
VD  VDD  RL I O  id 
 VDD  RL I O  RLid
VGS
 VO  RLid  VO  vout  vout   RLid
VS  vin
小信号成分
vout  g m RL vin
増幅度
A0 
vout
 g m RL
vin
29
ゲート接地増幅回路の小信号等価回路
 vin
vin  vout   g
vout
 g m vin
ro
ro
 g m vin
vout
電圧源
eff
out
eff
ここで、Rout
 ro // RL
vout
vout
ro
ro
ro
vin
RL
g m ro vin
vin
vout
RL

1

 vout  R  g m  vin
ro 

vout
1
eff 

 A0 
 Rout  g m  
vin
ro 

RL
vin
電流源
m vin 
RL
g m ro  1vin
vout 
RL
RL
g m ro  1vin
ro  RL
 A0 
vout
1
eff 
 g m  vin
 Rout
vin
ro 

30
ドレイン接地増幅回路
DCバイアス＋小信号
ID 
VDD
VGS  vin
I D  I O  id
VS  VO  vout


2

VGS  vin  vout  VT 2
VGS  VT 2   VGS  VT vin  vout 
2
 I O  g m vin  vout   I O  id  id  g m vin  vout 
VS  RL I O  id 
 RL I O  RLid
 VO  vout
 vout  RLid
RL
小信号成分
増幅度
vout  g m RL vin  vout 
v
g m RL
A0  out 
vin 1  g m RL
31
ドレイン接地増幅回路の小信号等価回路
vin
vin
g m vin  vout 
g m vin  vout 
ro
vout
ro
RL
vout
RL
eff
g m vin  vout Rout
 vout
eff
vout
g m Rout
 A0 

eff
vin 1  g m Rout
eff
ここで、Rout
 r0 // RL
32
レベル・シフト回路
VDD
I
Vin

2
Vin  Vout  VT 2
 Vout  Vin  VT 
Vout
I
2I


2I 

 だけ低下
VoutはVinから一定値 VT   


ドレイン接地増幅回路の RL ⇒ 電流源
33
出力抵抗の増大化（ゲート電位固定＋ソースに抵抗接続）
I D  id
固定電位
Vout  vout
ro
小信号等価回路
id
 g mid Z S
ro
vout
id
vout
ro
g mid Z S ro
ZS
ZS
ZS
vout  ro  Z S id  g mid Z S ro
 ro  Z S  g m Z S ro id
 Rout
vout

 ro  Z S  g m Z S ro  g m ro Z S
id
ドレインから見た出力抵抗
⇒ gmro （真性利得）× ZS （ｿｰｽ側の抵抗）
34
カスコード増幅回路の出力抵抗
VDD
固定電位4
M4
固定電位3
rop 4
Rout , p  g mp 3 rop 3 rop 4
rop 3
M3
M3の真性利得
Vout  vout
ゲート接地増幅回路
固定電位2
M2
Vin  vin
M1
ron 2
出力抵抗
（nch-MOSFETとpch-MOSFETの並列抵抗）
eff
Rout
 Rout ,n // Rout , p
出力抵抗増大
⇒利得増大（60dB程度）
Rout ,n   g mn 2 ron 2 ron1
ron1
M2の真性利得
ソース接地増幅回路
35
アナログ解析基本素子パラメータと回路の関係
ID
ID
1
gm
v gs
g mvgs  g mvout
id
Vbias (fixed )
ro
gm 
vout
Vbias (fixed )
ro
vout
1
id  g m vgs  g m vout　 
id
gm
id
vout
ro
ro ≫1 g m 
ダイオード接続MOSFET
基本素子パラメータ
vout  id ro
dI D
 2I D
dVGS
 dI
ro   D
 dVDS
VDsat 
1

1
 
I D

2I D

  ov
vout
  ro
id
ゲート・バイアス印加のMOSFET
36
増幅回路のローパス・フィルタ特性（出力端子側）
vin
vout
vin
eff
Rout
g m vin
eff
Rout
vout
A0 vin
Cout
Cout
vin
eff
Rout
A0 vin
vout
Cout
eff
A0   g m Rout
利得
傾斜
20dB/dec
A0
0dB
0
位相
vout
 p0
u
log 
45
90
 p0
1
jCout

A0 vin
1
eff
Rout 
jCout
gm
1
eff

,


g
R


u
m out p 0
eff
Cout Rout
Cout
 A( ) 
vout
vin
v
利得(dB)  20 log out
 vin



1
eff
jCout
A0
g m Rout

A0 

eff
1

1  jCout Rout
eff
Rout

1 j
jCout
 p0
 p 0 : 出力端子側の高域遮断角周波数
u : 電圧増幅利得が 1となる角周波数
A0 : 直流増幅利得
37
高域遮断周波数と利得の電流依存性
電流：小  大　  p 0 , u : 小  大, A0 : 大  小
利得（dB）
電流：小
A0
電流：大
0
 p0
高域遮断周波数
 p0 
利得
1
 I DS
A02
eff
u  g m Rout
 p0 
A0  g m R
eff
out


eff
 A02 p 0  g m Rout
 p0 
2
2
m
1
I DS
eff
 g m  I DS , Rout
 ro  1 I DS
log 
g
u  m
Cout
I DS


I DS
g
eff
out
g R
Cout


m
  VGS  VT   2 I DS


I DS 1 I DS 
（一定）
Cout
2
I
gm
 DS
Cout
Cout
38
ミラー（Miller）効果の理解
C
入力
出力
VDD
VDD
0
0
入出力の両側で逆方向の電圧変化
Qinitial  C 0  VDD   CVDD
Q final  C VDD  0   CVDD
VDD
2C
2C
VDD
0
0
入力側のみ電圧変化
出力側のみ電圧変化
Qtotal  Q final  Qinitial  2CVDD
39
ミラー（Miller）効果
C
入力
A
入力端子からCに流れ込む電荷
出力
Vout   AV
Vin
Vout
Vin   1 AVout
Qin  C Vin  Vout   C 1  AVin
Qin

 1  AC
Vin
出力端子からCに流れ込む電荷
Qout  C Vout  Vin   C 1  1 AVout

入力
1  AC
A
出力
1 1 AC
Qout
 1 1 AC
Vout
1  AC
入力端子から見た実効容量 : 1  1 AC
出力端子から見た実効容量 : 40
増幅回路入力端子側のフィルタ特性と入出力間の信号伝播
C gd
Ri
入力容量：1  ACgd  Cgs  AC gd
Rout
A
入力
入力側フィルタ特性
C gs
出力
Cout
入力側高域遮断周波数： pi 
 piの値：
1
ARi C gd
ソース接地＜ゲートorドレイン接地
入出力間の信号伝播
入力
Ri
1  ACgd
A
C gs
Rout
出力
Cout
ﾄﾗﾝｽ･ｺﾝﾀﾞｸﾀﾝｽによる電流  C gdを介する電流
g m vin  j z C gd vin
 z 
gm
C gd
 z : ゼロ点
41
ソース接地増幅回路の周波数特性（ボード線図）
eff
A0  g m Rout
 pi   z   poの場合
利得=20log|A|
利得
 20 dB/dec
0dB
 20 dB/dec
 pi
z
 po

eff 
1  j 
g m Rout
z 

A( )  



1  j  1  j  

 pi 
 po 

log 
g
1
1
1
 pi 
,  z
 m ,  po  eff
A0 Ri C gd
C gd
RoutCout
 1 

C gd
 gm 
 pi : 入力側遮断周波数
 z ：ゼロ点周波数
 po : 出力側遮断周波数
42
カスコード増幅回路の遮断周波数
入力端子での遮断周波数
VDD
（ミラー効果の影響小→高周波側へシフト）
 pi 
vout
Cout
固定電位
 pX 
X
Ri
M1
 A0 
g m1
⇒小
gm2
iinx  g m 2 vinx  Rinx  vinx iinx  1 g m 2
gm2
 gm2 
1 
C gd1  CD  C gs2
g
m1 

1
g m1
 1  A0
gm2
1
gm2
1
 1
g m1
A0
CD：点Xの拡散容量
出力端子での遮断周波数
（出力抵抗大→高域遮断周波数を低周波側へシフト）
vout
点XからM2 を見た抵抗：1 g m2



g m1 


Ri C gs1  1 
C gd1 
g
m2 



点 X での遮断周波数
M2
vin
1
 g m 2 vinx
iinx
vinx
X
 po 
1
eff
Rout
,cas C gd 2  Cout 
eff
Rout
,cas   g m 2 ro 2 ro1
一般に、 pi ,  po ≪  pX   pi ,  poの２ポール特性と見なせる
43
周波数特性比較（カスコードとソース接地増幅回路）
・利得：カスコード増幅器≫ソース接地増幅器
利得=20log|A|
ｶｽｺｰﾄﾞ増幅器
・高周波（出力端子での）遮断周波数：
利得増大
高周波領域
ｿｰｽ接地増幅器
カスコード増幅器
≒ソース接地増幅器
カスコード増幅器≪ソース接地増幅器
eff
eff
出力抵抗：Rout
,cas   g m 2 ro 2 ro1 ≫ Rout  g m1 ro1 // RL 
カスコード増幅器
0
 po
 po
高域遮断周波数低下
log ω
ソース接地増幅器
⇒高周波領域の周波数特性：
カスコード増幅器≒ソース接地増幅器
44
単独増幅器（ソース接地）の入力許容範囲
Vout
VDD
入力許容範囲が狭い
VDD
バイアス
Vout 出力
入力
出力範囲
Vin
0
VT
VDD
Vin
入力許容範囲
45
差動入力回路（差動入力信号と電流）
I1
差動入力信号（電圧）
I2
M1
vin V GS 1VGS 2 


VGS 1  VT 
2 I1
M2
I SS  I1  I 2
I SS
I1
I2
 2 I SS 
I1, 2
I
I
 SS  SS
2
2
2

vin2
I SS
I1  I 2
, VGS 2  VT 

 2 vin4
2
4 I SS
ゲート相互コンダクタンス
I SS
2
g m1, 2 
vin
I1, 2
vin

vin 0

I SS
2I 2

I SS
I SS

vin
2
2
( I1, 2  vin , for vin : 小)
 I1, 2 
差動増幅にすると単独増幅
より広い入力範囲で線形
2
2 I SS 
46
差動増幅回路（差動入力信号の電圧利得）
VDD
M3
vin
M4
電流
ミラー回路

in
v  VCM
iout
v
I1

I 2 iout  I1  I 2
I1
g md

in
vin

2
vin  VCM 
vin
2
g md 
M2
M1
I SS

iout  g md vin  vin
出力抵抗
eff
Rout
 r04 // r02
差動入力信号の電圧利得
v
ADM  out  g md r04 // r02 
vin

iout
vin
vin  0
  I1  I 2 
vin v
in
0
 I SS
OTA: Operational Trans-conductance Amplifier
47
参考文献
アナログ回路
1.
谷口研二, CMOSアナログ回路入門, CQ出版社, 2005.
2.
Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, New York, 2001.
3.
R. Jacob Baker, CMOS: Circuit Design, Layout, and Simulation (IEEE Press Series on Microelectronic Systems) Third Edition,
Wiley-IEEE Press, New Jersey, 2011.
4.
David A. Johns and Ken Martin, Analog Integrated Circuit Design, John Wiley & Sons, 1996.
5.
Phillip E. Allen and Douglas R. Holberg, CMOS Analog Circuit Design Second Edition, Oxford University Press, 2002.
MOSFET
1.
Yannis Tsividis, Operation and Modeling of the MOS Transistor Second Edition, McGraw-Hill, New York, 1999.
2.
Yannis Tsividis and Colin McAndrew, Operation and Modeling of the MOS Transistor Third Edition, Oxford University
Press, New York, 2011.
3.
Yuan Taur and Tak H. Ning, Fundamental of Modern VLSI Devices, Cambridge University Press, Cambridge, 1998.
4.
Yuan Taur and Tak H. Ning, Fundamental of Modern VLSI Devices Second Edition, Cambridge University Press,
Cambridge, 2013.
48
付録
• OPアンプの構成要素
• OPアンプの仮想短絡と電圧フォロア
• OPアンプの反転増幅回路と非反転増幅回路
• 降圧型DC-DCコンバータのアナログ制御
49
OPアンプの構成要素回路
OPアンプ
・差動増幅器
（広入力範囲、高利得、高入力インピーダンス確保）
・ソース接地増幅器
位相補償容量
入力
出力
 AG
AD
差動増幅器
利得段
出力バッファ
・利得段（大きな利得確保）
・ソース接地増幅器
・ゲート接地増幅器
・出力バッファ（大きな負荷を駆動）
・ドレイン接地増幅器（ソース・フォロワ）
⇒出力端子に負荷抵抗や大容量がある場合
（ミラー容量なし）
A
集積回路内部では出力
バッファがない場合が多い
・ソース接地増幅器
50
OPアンプの仮想短絡と電圧フォロア
入力の仮想短絡
帰還回路

Vout  A Vin  Vin
Vin
A
入力
Vout

A
出力
Vin  Vin
→ 仮想短絡
Vin
入出力の電圧フォロア（追従）


Vout  A Vin  Vout  Vout 
Vin
Vout
A
入力
Vin
A
Vin
1 A
A
出力
Vout  Vin
→ 電圧フォロア
（ユニティ・ゲイン）
51
OPアンプ（反転増幅回路と非反転増幅回路）
R2
Vin  R1 I1
反転増幅回路
Vin
R1
V
入力
A
I1
Vout   R2 I 2
I2

in
Vout
出力

in
V
非反転増幅回路
R 
 Vout   2 Vin
 R1 
Vin  Vin , I1  I 2
R2
R1
Vin   R1 I1
I1
V
Vin

V
in
入力
Vout   R2 I 2  Vin
I2

in
A
Vout
出力
 R 
 Vout  1  2 Vin
 R1 
Vin  Vin , I1  I 2
52
降圧型DC-DCコンバータのアナログ制御
降圧型DC-DCコンバータ
vsaw (t )
L
Vin
C
Vout
ノコギリ波
発生回路
コンパレータ
vc (t )
 (t )
RL
vsaw (t )
VM
0
Ts
t
フィードバック回路
コンパレータ
 (t )
ゲート・ドライバ
PWM制御
0
誤差アンプ
vc (t )
出力
センサ
vsaw (t )
ﾉｺｷﾞﾘ波
vc (t )
t
0
 (t )
0
0
dTs
Ts
2Ts
t
参照電圧
53

Download Report