次世代X線天文衛星搭載を目指したイベント駆動型SOIピクセル検出器の

次世代X線天文衛星搭載を目指した
イベント駆動型SOIピクセル検出器の開発
計測システム研究会＠ RCNP
2015年07月25日
武田彩希（京都大）
atakeda ＠cr.scphys.kyoto-u.ac.jp
SOIPIX Group : http://rd.kek.jp/project/soi/
http://soipix.jp
Outline
- 次世代のX線天文観測を目指したイベント駆動型SOIピクセル検出器
-> XRPIXシリーズ
- これまでの開発
-> 分光性能の向上
-> イベント駆動読み出し
-> 素子面積の大型化
- まとめ
2
現在のX線天文衛星の主力検出器 - X線CCD - 広視野（~20 - 30 mm角）かつ精密撮像（~30 µm角）
- ファノ限界の分光性能（読み出しノイズ ~3 e- rms）
- 読み出しが遅い（~sec）
-> パルサーやブラックホールの高速現象が観測できない
- 非X線バックグラウンドが高い
-> 暗い（= 遠方の）天体が観測できない
high
Pick up charge clouds and distinguish X-ray
events from charged particle events by the
charge split pattern
low
! the Grad
Non
Spread exceeding 2x2 p
X-r
Spread within 2x2 pixe
local peak of
significant cha
Sum of white an
pulse height become
electrons
Particle : Track
X-ray : One or adjacent pixels.
X-rays
Note that this method remove most of the non-X-ray backg
but some of them still remain in the X-ray gra
PH
3
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
(the same process on t
Due to high energy
particles on orbit.
4. Event Extraction
Non X-ray background
of Suzaku XIS (BI)
X-ray CCD
Raw Image
次世代のX線天文衛星を目指して
- 広帯域(0.5-80 keV)，低バックグラウンドなX線観測を目指し，
新たに次世代の衛星計画を発足させた．-> NGHXT計画（提案段階）
＊NGHXT : Next Generation Hard X-ray Telescope
- シリコン検出器に求められる性能は...
-> エネルギー分解能(ΔE)：< 300 eV @ 6 keV (要求)
（pedestal 幅：30 e- (rms) 相当）
- 現状の有力候補 -> SOIPIX
- イベント検出時のタイミング・
ヒット位置情報を出力可能な
「イベント駆動型SOIPIX」を開発．
-> XRPIXシリーズ
SOIPIX
> 20 keV
Hard X-ray
< 20 keV
Soft X-ray
-> 時間分解能：< 10 µs
-> 位置分解能：< 100 µm
ay BG)
R
c
i
y
a
m
r
s
o
XC
n
o
(N
CdTe-Strip
Active Shield
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
4
SOIピクセル検出器（SOIPIX）
- Silicon-on-Insulator (SOI)技術による読み出し回路部・センサ部一体型
半導体ピクセル放射線検出器
- KEK測定器開発室 SOIPIXグループが中心に研究開発
- LAPIS セミコンダクタ 0.2 μm FD-SOIピクセルプロセス
-> SOIピクセル検出器をプロセスするために開発しているプロセス手法
基本構成
Bias Ring
Circuit Layer : ~10 µm
Buried Oxide (BOX) : 200 nm
Sensor Layer : 50 - 725 µm
SOIピクセル検出器の特徴
- 金属バンプボンディングがない
-> 高密度・低寄生容量・高感度
- 一般的なCMOS回路により構成
- 一般的な産業技術を基盤とする
Pixel Array
Peripheral Circuit
CMOS Circuit Layer
~10 µm
PMOS
200 nm
BOX (Buried Oxide)
n+
50 ~
725 µm
NMOS
sense-node
BPW (Buried p-Well)
Si Sensor Layer
(High Resistivity Substrate)
p+
+
+ +
+
n-
X-rays
高いX線感度と高度な信号処理を両立
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
5
2010
2011
1.0 mm
XRPIX1
1.0 mm
XRPIXシリーズ
2012
4.6 mm
4.0 mm
XRPIX1b
XRPIX2
2.4 mm
2014
2013
2.4 mm
2014
1.0 mm
1.0 mm
XRPIX3
XRPIX3b
XRPIX2b
2015
2.9 mm
First Model
6.0 mm
Trigger Output
(Event-Driven readout) Middle Size
6.0 mm
XRPIX5
Buttable
2.9 mm
Charge Sensitive
Large Amplifier
Size
13.8 mm
XRPIX4
15.3 mm
4.6 mm
608 x 384 pixels
36 μm□ pixel size
2015/10E delivery
21.9 mm
6.0 mm
24.6 mm
New Readout Circuitシステム計測研究会 @ RCNP - 武田彩希 -
2015.07.15
6
DAQ システム
- Soi EvAluation Board with Sitcp (SEABAS)
- （SOIピクセル検出器用）汎用データ読み出しボード
- FPGAにより検出器を制御.
- EthernetによりPCとデータを送受信.
Power Supply : ± 5 V
Clock : 25/50 MHz
Network : 100 Mbps
ADC, DAC,
NIM IN x2, NIM OUTx 2
SEABAS
Control Signal
XRPIX
Analog Signal
USER
FPGASetup Parameter
Data Transfer
via
Ethernet
Digital Data
SiTCP
ADC & DAC
Sub Board for XRPIX
300mm
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
7
DAQ システム
- DAQ SoftwareはROOT GUIベースのもの
（CUI版も存在はする）
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
8
分光性能の向上
XRPIX2b 概要
- ピクセルデザインの最適化，面積を広げ一様性の確認が目的の素子．
- Buried p-Well (BPW)のサイズが異なるピクセル構造を持つ．
-> sense-node容量と読み出しノイズの関係性を調査する．
6.0 mm
0
Row Shift Register (152 bit)
Row Address Decoder
A
- ピクセルサイズ：30 µm sq.
152 x 152 Pixel Array
1Pixel = 30 µm x 30 µm
- ピクセル数：152 x 152 (~ 23 k)
- センサ厚：260 µm / 500 µm
D
Column Address Decoder
Column Shift Register (152 bit)
Column Amp. (COL_AMP)
C
0
ANALOG
OUT
151
TRIG_COL
TRIG_OUT
B
OR
基本構成
- チップサイズ : 6.0 mm sq.
（有感領域 : ~ 4.6 mm sq.）
4.6 mm
- ４種のBPWのサイズ
-> A : 12 µm sq. / B : 10 µm sq.
C : 8 µm sq. / D : 6 µm sq.
TRIG_ROW
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
10
XRPIX2bのピクセル回路
- 初段はSource Follower (SF)回路．
- アナログ信号ラインの途中で比較器回路へ分岐．
TRIG_ROW
&
TRIG_OUT (OR)
CDS + Trigger Circuit
RST_COMP1
COMP Cap. 2
COMP Cap. 1
Pixel Circuit
TRIG_COL
Trigger Info. Output
RST_COMP2
TRIGGER
H/L OUT
Comparator
GND
GND
PD_RSTV
ROW_READ
COL_READ
ANALOG
OUT
COL_AMP
CDS_RSTV
OUT_BUF
Column Readout
VTH_RST
Sense-node
Gain
PD_RST
PD
Sample Cap.
Sense-node
SF
SF
Preceding-stage
Output Gain
STORE CDS Cap.
CDS_RST
Protection Diode
VDD18
VB_SF
Chip Output
Gain
Readout Circuit
VTH
Preceding Stage
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
11
BPWサイズ・ゲイン・ノイズの関係
XRPIX2b-D
Readout Noise (e- rms)
Gain (µV/e-)
- BPWサイズを小さくすることで，sense-nodeゲインを上げてきた．
-> チップ出力ゲインが上がり，読み出しノイズが下がる．
＊フレーム読み出しによる評価
BPWのサイズ
XRPIX1 : 20.9 µm sq. / XRPIX1b : 14 µm sq. / XRPIX2b-A : 12 µm sq.
XRPIX2b-B : 10 µm sq. / XRPIX2b-C : 8 µm sq. / XRPIX2b-D : 6 µm sq.
XRPIX2b-B
10
XRPIX2b-A
XRPIX1b
XRPIX2b-C
XRPIX1
10
10
XRPIX1b
XRPIX2b-A
10
requirement
goal
1
BPW Area (µm2)
XRPIX2b-C
XRPIX2b-D
XRPIX1
2
XRPIX2b-B
2
1
10
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
102
Gain (µV/e-)
12
分光性能の低下
- BPWサイズを小さくすることで，読み出しノイズは下がったが...
電荷収集効率の低下が問題となった．
-> BPWサイズの変更以外の手法による対策が必要．
＊読み出しノイズ(RON: readout noise)はペデスタルピークの幅から算出．
2500
2000
13.95 keV XRPIX2b-A
BPW : 12 µm sq.
Gain : 7.0 µV/eRON : 68 e- (rms)
17.74 keV
1200
1000
800
1500
600
1000
400
0
13.95 keV XRPIX2b-B
BPW : 10 µm sq.
Gain : 9.7 µV/eRON : 56 e- (rms)
17.74 keV
200
26.3 keV
50 100 150 200 250 300 350 400 450
Pulse Height (ADU)
0
800
XRPIX2b-C
BPW : 8 µm sq.
Gain : 12.5 µV/eRON : 46 e- (rms)
700
600
13.95 keV
500
400
17.74 keV
300
20.77 keV
20.77 keV
500
spectra
Counts
3000
Counts
Counts
241Am
26.3 keV
50 100 150 200 250 300 350 400 450
200
20.77 keV
26.3 keV
100
0
0
50 100 150 200 250 300 350 400 450
Pulse Height (ADU)
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
Pulse Height (ADU)
13
XRPIX3b 概要
- 電荷収集効率を保ちつつ，読み出しノイズを下げることを目的とした素子．
- 各ピクセルにCharge-sensitive Amplifier (CSA)回路を組み込む．
- 初段出力ゲインを上げることで，チップ出力ゲインを上げる．
-> Sense-nodeゲインは変えない．
- チップサイズ : 2.9 mm sq.
TRIG_C
- ピクセルサイズ : 30CSA
um sq.
Pixel Circuit
Pixel Circuit CDS + Trigger Circuit
RST_COMP1
RST
- ピクセル数 : SF : 32 x 16 (Left)
Trig
CSA : 32 x 16 (Right)
GND
SF
STORE
CDS Cap.
PD_RSTV
Preceding Stage
PD
GND
GND
CDS_RSTV
CSA
C
COL_AM
Feedback Cap.
Sense-node
Sense-node
PD
ROW_READ
Protection Diode
SF
SF
PD_RST
Column Amp. (COL_AMP)
PD
Protection Diode
0 Column Address Decoder 31
Sense-node
VB_SF
VB_CSA
PD_RST
1Pixel : 30 µm x 30 µm
VDD18
VB_SF
VB_CSA
CDS_RST
32 x 32 Pixel Array
VDD18
VB_SF
CSA Pixel
Circuit
VDD18
GND
Comparator
Sample Cap.
CSA
ANALOG
OUT
SF
O
R
SF Pixel
PixelCircuit
Circuit
Protection Diode
Column Shift Register (32 bit)
Row Shift Register (32 bit)
Row Address Decoder
31
PD_RST
TRIG_ROW
VTH
TRIG OUT
Preceding-stage
Output Gain
Comparator
TRIG_OUT
1.0 mm
TRIG_COL
2.9 mm
Feedback
Column Re
CSA
Preceding Stage
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
14
CSA回路の効果
- XRPIX3bのSF/CSAの比較により，電荷収集効率を落とさずに読み出し
ノイズを下げることに成功した．-> 分光性能の飛躍
- Mn-Kα，Mn-Kβの分離ができるようになった．
Counts
Pulse Height (ADU)
- 今後，CSA回路の最適化を行っていく．
500
CSA Pixel : 17.8 μV/e450
SF Pixel : 5.4 μV/e400 CSA/Normal = 3.3
CSA/SF = 3.3
1600
1400
1200
Mn-Kα
5.9 keV
RON
CSA : 35 e- (rms)
SF : 82 e- (rms)
350
1000
300
CSA Pixel
FWHM : 5.4% (320 eV)
800
250
200
600
SF Pixel
FWHM : 12.4% (730 eV)
150
400
Mn-Kβ
6.4 keV
100
200
50
0
0
5
10
15
20
25
30
X-ray Energy (keV)
0
0
1
2
3
4
5
6
7
8
Energy (keV)
＊読み出しノイズはペデスタルピークの幅から算出．
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
15
BPWサイズ・ゲイン・ノイズの関係
- CSA回路による出力ゲインの増幅は効果があった．
XRPIX3b-CSA
XRPIX2b-D
XRPIX2b-B
10
XRPIX2b-A
XRPIX1b
XRPIX3b-SF
XRPIX1
XRPIX2b-C
XRPIX1
BPW Area (µm2)
XRPIX2b-B
2
10
XRPIX2b-C
XRPIX3b-SF
XRPIX2b-D
XRPIX3b-CSA
XRPIX1b
XRPIX2b-A
10
requirement
goal
1
2
10
Readout Noise (e- rms)
Gain (µV/e-)
- 出力ゲインを上げるだけでは厳しいため，他の方法も必要．
-> 素子内の読み出し回路のノイズ自体を下げる．
-> 新しい読み出し回路を採用し，XRPIX4を設計した．（工学系の協力）
1
10
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
102
Gain (µV/e-)
16
イベント駆動読み出し
XRPIXのイベント駆動読み出しの流れ
(vi) COL_ADDR
(vi) ROW_ADDR
(v) HIT_ROW_ADDR
(iii) TRIG_OUT
(iv) HIT_INFO
Trigger Detection (OR)
(ii)
(i) X-ray
Row ADDR. ENCODER
(ii)
Trigger Detection (OR)
XRPIX
PATTERN PROCESSOR
Row ADDR. DECODER
PATTERN PROCESSOR
(viii)
FPGA
Ethernet
(v) HIT_COL_ADDR
＊最新の構成
Column ADDR. DECODER
Column Amp. / SH / OUTBUF
≈
Digital Data
Column ADDR. ENCODER
DAQ-PC
(vii) ANALOG_OUT
Analog Signal
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
ADC
18
イベント駆動読み出しの結果
2D Counts Map
140
13.95 keV
1800
241Am
@ -50 ℃
1600
CDS_RSTV = 400 mV
VTH = 470 mV
1400
1200
16
120
14
100
12
10
80
1000
Counts
2000
Energy Spectrum
RA
RA
Counts
Counts
- XRPIXの要である，イベント駆動読み出しによるスペクトル取得．
（ここまでは過去に成功している．結果はXRPIX2bのもの）
- 読み出しイベントレート：~1 kHz （現状は低速読み出し）
- イベント駆動読み出しにはいくつか課題があった．
FWHM : 1 keV (7 %)
8
60
800
6
600
40
4
400
20
200
0
0
100
200
300
400
0
0
500
PH
Pulse Height (ADU)
1 ADU = 244 μV
2
20
40
60
80
100
120
140
CA
0
※ 周辺4ピクセルとCA88は
CA
バッドピクセルマスクを設定している．
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
19
イベント駆動読み出しのキャリブレーション
-
55Fe, 241Am, 109Cd, 133Baの線源によるキャリブレーションプロット.
２つの問題を確認
1. 80 ADU (20 mV)程度のオフセットがある．
2. 出力の波高値はエネルギーが低いほど線形性からずれる．
->
55Feの5.9
keVが明らかにずれている．
Pulse Height (ADU)
1 ADU = 244 μV
- これらの現象の理解と改善が不可欠である．
-> これらは比較器回路の動作によるものと分かった (次頁以降)．
400
Event-Driven Mode (solid) : 6.9 μV/e350 Frame Mode (dashed) : 7.0 μV/e300
250
200
~7 mV
150
100
50
0
0
CDS_RSTV : 400 mV
VTH : 440 mV (Event-Driven)
700 mV (Frame)
Offset
5
10
15
20
25
30
35
40
X-ray Energy (keV)
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
20
イベント駆動によるX線入射時の応答
- オシロスコープによるX線入射時の波形観測結果 (109Cd : 22.2 keV).
-> アナログ信号に４つの問題が見られる.
TRIG_OUT
Event Assert
Analog Signal
“観測される” 信号レベル
X線の入射
“本当の” 信号レベル
4. アナログ信号の変化
2. 信号レベルの変化
3. 長い論理反転時間
-> この場合は 3 μs程
1. 大きな立ち下がりパルス
論理反転タイミング
-> 350 mV程度
TRIG_OUT : 比較器回路からの論理出力信号
Event Assert : FPGAによるX線イベント確定信号
Analog Signal : ピクセルのアナログ信号
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
21
1. 立ち下がりパルス
- ピクセルレイアウトでアナログ信号線 (COL_OUT) とトリガ信号線 (COL_TRIG_OUT)
が並列であり大きな容量結合 (~250 fF)が形成されていた．
-> 立ち下がりパルスの原因でhspiceシミュレーションでも再現できた．
- ピクセル選択トランジスタより後段ゆえ，通常の動作時には観測されない．
COL_TRIG_OUT
COL_OUT(Analog Signal)
30 μm
XRPIX2b / Chip Layout
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
6 mm
XRPIX2b / Pixel Layout
COL_LINE
4.6 mm
sense node
22
2. 信号レベルの変化
- “本当の”信号レベルと “観測される”信号レベルの差分はトリガ信号線と
センスノードの容量結合により起こる．
-> アナログ信号レベルは増加したまま元のレベルに戻らない．
TRIG_OUT
Event Assert
Analog Signal
“Obtain” Signal Level
X-ray Injection
“Real” Signal Level
Pulse Height (ADU)
- この差分はキャリブレーションプロットのオフセット(~20 mV)に相当する．
400
Event-Driven Mode (solid) : 6.9 μV/e350 Frame Mode (dashed) : 7.0 μV/e300
250
200
150
100
Logic reversal timing
20 mV50
0
0
CDS_RSTV : 400 mV
VTH : 440 mV (Event-Driven)
700 mV (Frame)
Offset
5
10
15
20
25
30
35
40
X-ray Energy (keV)
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
23
3. 長い論理反転時間
- 長い論理反転時間は比較器回路の特性により現れる．
- 信号レベル(SIG)と閾値(VTH)の差分 “diff(SIG - VTH)” が小さいほど，
論理反転に時間がかかる (最大5 μs程度)．
- これは比較器回路(inverter circuit)の特性であり，hspiceシミュレーション
でも動作が確認できている．
Voltage (mV)
Voltage based on the pedestal level
X-ray Injection
5 μs
2 μs
Analog waveform
of X-ray (109Cd)
injection.
Timing of trigger signal output (L -> H)
A difference appears in
an observation level.
An analog signal is changed
by logic inversion time.
diff (SIG - VTH) :
5 mV
15 mV
25 mV
35 mV
Time for X-ray signal readout processing
Time (µs)
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
24
4. アナログ信号の変化
- アナログ信号の変化は比較器回路の動作と配線構成により現れる．
- 信号レベルと閾値の差分が小さいほど論理反転時間が必要で，
CMOSの論理中間状態が長く続く．（電流消費大）
- ピクセル内のアナログ・デジタル電源ラインを分離していなかったため，
瞬間的な電流消費により起こる電圧降下がアナログ信号に影響を与える．
Output voltage (mV)
inv_plot
inv_plot
1800
1800
1600
1600
1400
1400
1200
1200
1000
operating point
= 878.78 mV
input voltage
1000
800
800
600
600
400
400
200
200
0
0
output voltage
200
400
600
800 1000 1200 1400 1600 1800
Input voltage (mV)
0
by HSpice simulation
diff (SIG - VTH)
A : 5 mV
B : 15 mV
C : 25 mV
D : 35 mV
operating point
input voltage
output voltage
A
-40
-30
-20
-10
0
B
10
C
20
D
30
40
Input voltage on the basis of the operating point (mV)
左図：比較器回路初段の入出力特性．右図：左図の動作点付近を拡大し，動作点を
基準にしたもの．
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
25
素子面積の大型化
や設計に関すること
大面積素子への一歩
- XRPIX5 (FY15-1)：面積10倍の大型素子．
-> 6月中旬にサブミット．大型化の課題を把握する．
- このサイズのデザインは次元が変わる？！
15.3 mm
回路の負荷増
配線抵抗・容量増
グローバルリセット時の挙動
歩留まり減(？)
メタル面積制限
densityルール
XRPIX5
Large Size
…いろいろと気にすべきことが増える
- 回路・プロセスの専門家に助言を得た．
- 周辺デジタル回路の作業を業者に一部委託し
回路設計や検証の時間を確保した．
24.6 mm
->
->
->
->
->
->
ROW方向の処理回路
COL方向の読み出し
回路とPAD
-> 設計の効率性アップ
システム計測研究会 @ RCNP - 武田彩希 - 2015.07.15
27
より良い性能にするために
- あまったエリアには，とりあえずパスコン挿入．
周辺の電源だけでなく，バイアスライン，ピクセル内にも．
ion ->
of Event-Driven
SOI Pixel Detector for X-Ray Astronomy
Ayaki Takeda
- バイアスラインのパスコン極性に気をつける．
mm -> どこの電位を固定したい？
nt and Evaluation of Event-Driven SOI Pixel Detector for X-Ray Astronomy
COMP Cap. 2
COMP Cap. 1
4.6 mm
RST_COMP1
Pixel
Circuit
TRIG_COL (SR)
TRIG_ROW (SR)
&
TRIG_OUT (OR)
RST_COMP2
CDS
+ Trigger Circuit
COMP Cap. 2
COMP Cap. 1
TRIGGER
H/L OUT
PD_RSTV
STORE
CDS Cap.
COL_READ
COL_AMP
COL_AMP
OUT_BUF
VTH_RST
VTH_RST
STORE
ROW_READ
ANALOG
OUT
CDS Cap.
CDS_RST
GND
SF
Sample Cap.
PD
SF
SF
SF
CDS_RST
GND
GND
シールド配線（断面図）
ROW_READ
COL_READ
pixel
Sample Cap.
VDD18
VB_SF
Sense-nodeSense-node
0 PD
GND
GND
Protection Diode
VDD18
VB_SF
VDD
PD_RST
RIG_ROW
H/L OUT
GND配線
VTH
CDS_RSTV
PD_RSTV
VTH
システム計測研究会
@ RCNP - 武田彩希CDS_RSTV
- 2015.07.15
ANA
OUT_BUF
Column
Readout Readout
Column
PoS
ANALOG
OUT
バイアス生成回路
Column Address Decoder
ress Decoder
1
0
Column
Shift
Register
(152 bit)
egister (152 bit)
Column Amp. (COL_AMP)
p. (COL_AMP)
Trigger Info. Output
RST_COMP2
Comparator
~
~
1Pixel = 30 µm x 30 µm
Comparator
Protection Diode
Pixel Array
µm x152
30 xµm
152 Pixel Array
RST_COMP1
TRIG_ROW (SR)
&
TRIG_OUT (OR)
Trigger Info. Output
- 回路には現れない要素にも気をつけて描く．
-> 単につながっていればよい，は危険． TRIGGER
PD_RST
Row Address Decoder
0
- 大事なアナログラインにはシールド配線．
Pixel Circuit CDS + Trigger Circuit
6.0 mm
->
デジタル信号とのクロスポイントも
ANALOG
OUT
mm
TRIG_COL (SR)
Ayaki Takeda
アナログ配線
28
まとめ
- 次世代のX線天文衛星搭載を目指し，イベント駆動型SOIピクセル検出器
“XRPIX”の開発を行っている．-> トリガ情報出力機能を持つ．
- 電荷収集効率の低下によりデザインの限界が見え，方針を変更した．
-> ピクセル内にCSA回路を導入．分光性能の飛躍に成功．
- 課題は読み出し回路のノイズの低減．-> XRPIX4
- イベント駆動読み出し時の問題が起こりにくいよう設計を改良した．
- 初の大型素子は今秋に完成． -> XRPIX5
Now
Readout Noise (e- rms)
- ASIC設計の大変さは素子設計の度に感じています．
INTPIX3
102
XRPIX1
XRPIX1b
XRPIX2b
XRPIX3
10
3
XRPIX3b (bug fix)
XRPIX4?
XRPIX5?
requirement
？
goal
2008
2010
2012
2014
2016
2018
2020
year
29

Download Report