15/05/15 ハードウェア概論 第4回 パイプライン処理の効果 パイプラインの深さ 1つの命令を分けたステージの数 パイプラインピッチ 1ステージの実行に要する時間 1 15/05/15 パイプライン処理の効果 D ： パイプラインの深さ P ： パイプラインピッチ N ： 命令数 としたときのパイプライン処理時間は (D+N-1) * P CPUのアーキテクチャ（設計指針） CISC(Complex Instruction Set Computer) CPUに高機能な命令をもたせることで，一つの命令で 複雑な命令を実現 RISC(Reduced Instruction Set Computer) CPUに単純な命令しかもたせない代わりに，それらを ハードウェアのみで実装させることで高速処理を実現 2 15/05/15 CISCとRISCの比較 CISC RISC 複雑 命令体系 単純 多い 命令の種類 少ない 可変 命令長 固定 可変 実行時間 固定 マイクロプログラム ハードウェア制御 ワイヤードロジック RISCについての補足 ワイヤードロジック（結線論理） 物理的に結線された論理回路 すべての（単純な）命令をハードウェアで実装 命令の追加や変更は難しい 3 15/05/15 RISCについての補足 命令の実行速度は速く，命令長や実行速度 はほぼ一定なので・・・ パイプライン処理の実行効率がよくなる メモリ RAM ROM Random Access Memory 正式名称 Read Only Memory 読み書き可能 特徴 読み出しのみ 揮発性 性質 不揮発性 揮発性 ：電源を切ると記憶内容が消失 不揮発性：電源を切っても記憶内容が保持 4 15/05/15 RAM SRAM DRAM Static RAM 正式名称 Dynamic RAM フリップフロップ 使用回路 コンデンサ 高速 速度 低速 高い 集積度 低い 高価 価格 安価 キャッシュメモリ 用途 主記憶 RAMについての補足 リフレッシュ 定期的に内容を再書き込みすること 時間経過で放電されるコンデンサを使っ て情報を蓄えるDRAMに必要 5 15/05/15 RAMの構成要素 v 増幅を行うトランジスタ v 蓄電を行うコンデンサ など トランジスタにはさらにCMOS型とバイ ポーラ型などがある マスクROM v 読み出し専用のメモリ v 製造時にデータを書き込む v ROMといわれたら通常はマスクROMをさす 6 15/05/15 PROM(Programmable ROM) v ユーザの手で書き換えることができるROM v EPROM(Erasable PROM) 紫外線照射で消去可能 v EEPROM(Electrically EPROM) 電圧をかけて消去可能 v フラッシュメモリ 電圧をかけてブロック単位での消去が可能 主記憶装置の高速化 レジスタ CPU内にある一時的 な記憶装置 圧倒的な速度差 主記憶装置 CPUはメモリ内の読み書きがはじまると 待たされることになる 7 15/05/15 主記憶装置の高速化 全部高速なレジスタやメモリにするとコ ストがかかる レジスタと主記憶装置との速度差をうめ る装置を導入する キャッシュメモリ CPU 高速 低速 キャッシュメモリ 主記憶装置 8 15/05/15 キャッシュメモリへの書き込み ライトスルー方式 l CPUがキャッシュメモリと主記憶装置の 両方に書き込む l 高速化は期待できないが，キャッシュメモ リと主記憶装置の内容は常に一致してお り，信頼性が高い キャッシュメモリへの書き込み ライトバック方式 l CPUはキャッシュメモリのみに書き込み， キャッシュメモリの内容が書き換えられる ときに更新される部分を主記憶に書き込 む l 書き込み処理は高速化できるが，書き込 みミスのリスクは高まり，制御がむずかし くなる 9 15/05/15 1次キャッシュと2次キャッシュ CPUと主記憶装置との速度差が大きいときは， 多段構成にすると効果がある CPU 1次 キャッシュ 今は2次キャッシュまで 含むCPUが多い 2次 キャッシュ SRAM 主記憶 DRAM ヒット率 キャッシュメモリは小容量 目的のデータが常にキャッシュメモリに あるとは限らない 目的のデータがキャッシュメモリになけ れば主記憶装置にアクセスする 10 15/05/15 ヒット率 ヒット率 目的のデータがキャッシュメモリに存 在する確率 h NFP 目的のデータがキャッシュメモリにない 確率 1 - h ヒット率 ＋ NFP ＝1 実効アクセス時間 キャッシュメモリ，主記憶装置のアクセス時間と ヒット率がわかれば，平均のアクセス時間（実効 アクセス時間）が求まる T = h * Tc + (1 - h) * Tm h ： ヒット率 Tc ： キャッシュメモリのアクセス時間 Tm ： 主記憶装置のアクセス時間 11 15/05/15 小テスト 【1】 パイプライン処理において，分岐命令に よってCPUの高速化がはかれなくなることを何 というか． 【2】 【1】の対策として，分岐されるかを予測し， 実行確率の高い方を先読みする手法を何とい うか． 【3】 パイプライン処理を行う回路を複数もたせ ることで，複数の命令を実行できるようにする手 法を何というか． 小テスト 【4】 表はあるコンピュータの命令ミックスであ る．このコンピュータのMIPS値を求めなさい． 命令種別 実行時間（ナノ秒） 出現頻度(%) 命令1 10 50 命令2 40 30 命令3 40 20 12
© Copyright 2025 ExpyDoc
