概要 - 日本アルテラ

1. 概要
この資料は更新された最新の英語版が存在します。こちらの日本語版は参考用としてご利用ください。
設計の際には、最新の英語版で内容をご確認ください。
CII51001-1.1
はじめに
アルテラの低コスト CycloneTM II FPGA ファミリは、1.2V、90 nm SRAM
プロセスを採用し、68K を超えるロジック・エレメント（LE）および最
大 1.1 M ビットのエンベデッド RAM を集積しています。18 × 18 ビッ
ト・エンベデッド・マルチプライヤなどの特長により、高性能 DSP アプ
リケーション、システム・クロック管理用の PLL（Phase-Locked-Loop）、
SRAM および DRAM デバイス用の高速外部メモリ・インタフェースを
サポートしており、Cyclone II デバイスは量産アプリケーション向けの
コスト効果の高いソリューションを提供します。Cyclone II デバイスは、
レシーバでは最大データ・レート 805 メガビット / 秒（Mbps）の LVDS、
トランスミッタではデータ・レート 622 Mbps の LVDS をはじめ、プロ
セッサと ASSP および ASIC デバイスをインタフェースする 66 MHz PCI
や PCI-X など、差動およびシングル・エンド標準 I/O 規格をサポートし
ます。また、アルテラは、Cyclone II デバイスをコンフィギュレーショ
ンする低コスト・シリアル・コンフィギュレーション・デバイスを提供
しています。Cyclone II FPGA ファミリは、民生用、工業用、および鉛
フリー・デバイスを提供します。
特長
Cyclone II デバイス・ファミリは、以下の特長を備えています。
■
4,608 ∼ 68,288 LE の高集積アーキテクチャ
M4K エンベデッド・メモリ・ブロック
●
ロジック・リソースを低減することなく最大 1.1M ビットの RAM
を使用可能
●
1 ブロックあたり 4,096 メモリ・ビット（512 パリティ・ビットを
含めると 1 ブロックあたり 4,608 ビット）
×1、×2、×4、×8、×9、×16、×18、×32、×36 の可変ポート・コン
●
フィギュレーション
×1、×2、×4、×8、×9、×16、×18 モード用のトゥルー・デュア
●
ル・ポート（1 つがリードで 1 つがライト、2 つがリード、また
は 2 つがライト）動作
●
ライト中のデータ入力のマスキング用のバイト・イネーブル
●
最大 250 MHz での動作
■ エンベデッド乗算器
●
18 ビット × 18 ビット乗算器は、
最大 250 MHz の性能を持つ独立
した 2 つの 9 ビット × 9 ビット乗算器としてコンフィギュレー
ション可能
●
オプションの入力および出力レジスタ
■
Altera Corporation
2004 年 11 月
1–1
特長
■
高性能 I/O サポート
●
LVDS、RSDS、mini-LVDS、LVPECL、差動 HSTL、差動 SSTL
など、高速差動標準 I/O 規格のサポート
●
2.5 V および 1.8 V SSTL Class I および II、1.8 V および 1.5 V HSTL
Class I および II、3.3 V PCI および PCI-X 1.0、3.3、2.5、1.8、1.5 V
LVCMOS、3.3、2.5、1.8 V LVTTL など、シングル・エンド標準
I/O 規格のサポート
●
Peripheral Component Interconnect Special Interest Group（PCI
SIG）の「PCI ローカル・バス仕様、Revision 3.0」に定められた、
32 ビットまたは 64 ビット・インタフェースに対する 33 MHz ま
たは 66 MHz での 3.3 V 動作仕様に準拠
●
100 MHz PCI-X 1.0 規格との互換性
●
DDR、DDR2、SDR SDRAM、および QDRII SRAM など、高速
外部メモリのサポート
●
1 つの I/O エレメント（IOE）あたり 3 つの専用レジスタ（1 つは
入力レジスタ、1 つは出力レジスタ、1 つは出力イネーブル・レ
ジスタ）
●
プログラマブル・バス・ホールド機能
●
プログラマブル出力ドライブ能力機能
●
ピンから IOE またはロジック・アレイへのプログラマブル遅延
●
VCCIO および/または VREF の固有のバンク設定用 I/Oバンク・グ
ループ
1.5 V、1.8 V、2.5 V、3.3 V の各インタフェースに対する MultiVoltTM
標準 I/O 規格のサポート
●
ホット・ソケット動作のサポート
●
コンフィギュレーションの実行前および実行時の I/O ピンでの
ウィーク・プルアップ付きトライ・ステート
●
プログラマブル・オープン・ドレイン出力
●
直列チップ内終端のサポート
■ 柔軟性の高いクロック・マネージメント回路
●
最大 402.5 MHz の性能に対応した階層クロック・ネットワーク
●
1 デバイスあたり最大 4 つの PLL が、
クロックの逓倍と分周、位
相シフト、プログラマブル・デューティ・サイクル、および外
部クロック出力を提供することにより、システム・レベルでの
クロック・マネージメントおよびスキュー・コントロールが可能
●
グローバル・クロック・ネットワーク内の最大 16 本のグローバ
ル・クロック・ラインがデバイス全体でドライブ
■ デバイスのコンフィギュレーション
●
高速シリアル・コンフィギュレーションにより 100 ms 未満の
コンフィギュレーション時間を実現
●
1–2
Cyclone II デバイス・ハンドブック Volume 1
Altera Corporation
2004 年 11 月
概要
解凍機能によりプログラミング・ファイル・ストレージの低減
とコンフィギュレーション時間の短縮を実現
●
アクティブ・シリアル、パッシブ・シリアル、および JTAG ベー
ス・コンフィギュレーションの複数のコンフィギュレーション・
モードをサポート
●
低コスト・シリアル・コンフィギュレーション・デバイスによ
るコンフィギュレーションをサポート
●
デバイス・コンフィギュレーションが複数の電圧をサポート
（3.3 V、2.5 V、1.8 V のいずれか）
■ IP（Intellectual Property）
●
アルテラのメガファンクションのサポート
●
Altera MegaCore® 機能のサポート
●
アルテラ・メガファンクション・パートナ・プログラム
（AMPPSM）メガファンクションのサポート
●
表 1–1 に Cyclone II デバイス・ファミリの特長を示します。表 1–2 に
Cyclone II デバイス・パッケージの概要と最大ユーザ I/O ピン数を示し
ます。
表 1–1. Cyclone II FPGA ファミリの特長
EP2C5
EP2C8
EP2C20
EP2C35
EP2C50
EP2C70
4,608
8,256
18,752
33,216
50,528
68,416
M4K RAM ブロック
（4K ビット＋
512 パリティ・ビット）
26
36
52
105
129
250
トータル RAM ビット数
119,808
165,888
239,616
483,840
594,432
1,152,000
エンベデッド・マルチプ
ライヤ (1)
13
18
26
35
86
150
PLL 数
2
2
4
4
4
4
142
182
315
475
450
622
機能
LE 数
最大ユーザ I/O ピン数
表 1–1 の注：
(1) これは 18 × 18 ビット・マルチプライヤの総数です。1 デバイスあたりの 9 × 9 ビット・マルチプライヤの総
数を求めるには、18 × 18 ビット・マルチプライヤの総数に 2 を掛けます。
Altera Corporation
2004 年 11 月
1–3
Cyclone II デバイス・ハンドブック Volume 1
特長
表 1–2. Cyclone II のパッケージ・オプションおよび最大ユーザ I/O ピン数
デバイス
144 ピン
TQFP (2)
208 ピン
PQFP (3)
256 ピン
FineLine
BGA
EP2C5 (5)
89
142
(4)
EP2C8 (5)
85
138
182
(4)
152
EP2C20 (5)
484 ピン
FineLine
BGA
672 ピン
FineLine
BGA
896 ピン
FineLine
BGA
315
EP2C35 (5)
322
475
EP2C50 (5)
294
450
EP2C70 (5)
注 (1)
422
622
表 1–2 の注：
(1) Cyclone II デバイスは、同じパッケージ内でのバーティカル・マイグレーションをサポートします（例えば、
484 ピン FineLine BGA® パッケージの EP2C20 デバイスと、
同じパッケージの EP2C35 および EP2C50 デバイス
の間でマイグレーション可能です）
。
(2) TQFP：薄型クワッド・フラット・パッケージ
(3) PQFP：プラスチック・クワッド・フラット・パッケージ
(4) このデバイスの詳細はアルテラまたは販売代理店にご確認ください。
(5) EP2C5 および EP2C8 デバイスの I/O ピン数には、データ入力で使用できる 8 本の専用クロック・ピンが含
まれています。EP2C20、EP2C35、EP2C50、および EP2C70 デバイスの I/O ピン数には、データ入力で使
用できる 16 本の専用クロック・ピンが含まれています。
1–4
Cyclone II デバイス・ハンドブック Volume 1
Altera Corporation
2004 年 11 月

Download Report