報道機関 各位 平成 2７年１月９日 広島大学が産・官の協力を得て 広島大学が産・官の協力を 得て開発したトランジスタモデル 得て 開発したトランジスタモデル 「 HiSIMHiSIM- SOTB」が日本で４つめの国際標準に選定 SOTB」が日本で４つめの国際標準に選定－迅速な開発シナリオの実現 」が日本で４つめの国際標準に選定 －迅速な開発シナリオの実現 国立大学法人 広島大学 HiSIM 研究センター（図１）が、独立行政法人 産業技術総合研究所 （以下、産総研という）をはじめとする産・官の協力を得て開発した、トランジスタコンパク トモデル（注 1）「HiSIM-SOTB(Hiroshima university STARC IGFET Model Silicon-on-Thin BOX)」が、2014 年 6 月 20 日に米国・ワシントン市で開催された Silicon Integration Initiative (Si2)、Compact Modeling Coalition (CMC)（注 2）会議において、 約 2 年にわたる国際標準化活動を経て国際標準モデルに選定され、2014 年１２月１８日に、 産業界の利用に耐える標準モデルとして公開されることが決定しました。この決定を受けて、 広島大学は、201５年１月９日から HiSIM-SOTB を HiSIM 研究センター・ホームページ （http://www.hisim.hiroshima-u.ac.jp/）にて一般公開します。これにより、極低電圧分野 の集積回路回路設計・製品開発に迅速に対応できる体制が整います。 【研究開発の経緯】 SOTB-MOSFET は、集積回路の動作電圧を低減して超低消費電力化を実現できるトランジ スタ構造として実用化が期待されています。SOTB-MOSFET は、2004 年から株式会社 日 立製作所とルネサス エレクトロニクス株式会社で開発され、2010 年からは、経済産業省、 独立行政法人 新エネルギー・産業技術総合開発機構 (NEDO)の「低炭素社会を実現する超低 電圧デバイスプロジェクト」のテーマとして超低電圧デバイス技術研究組合(以下、LEAP とい う)が委託を受け、実用的な CMOＳデバイス開発やこれを用いた回路集積技術の開発を実施し ています（図２）。同プロジェクトにおいて産総研は、SOTB-MOSFET を利用した集積回路 開発において LEAP と共同研究（共同実施）を行っています。広島大学は、産総研と協力し、 SOTB モデルの開発に取り組むこととしました。 広島大学 HiSIM 研究センターのマタウシュ・ハンス ユルゲンセンター長と産総研 ナノエ レクトロニクス研究部門（安田哲二 研究部門長）エレクトロインフォマティックスグループの 小池帆平 研究グループ長を中心とした研究グループは、広島大学によるトランジスタモデル開 発と、産総研によるトランジスタ特性の再現検証のループを迅速に回すことで、 SOTB-MOSFET の特性を正確に再現するコンパクトモデル HiSIM-SOTB の開発に成功し、 トランジスタの動作に必要な電圧を 1 V から 0.4 V へ大幅に引き下げた場合の回路動作を正 確に再現することを可能としました。 【HiSIM-SOTB トランジスタモデルの技術的特長】 集積回路の低消費電力化には、MOSFET の微細化で漏れ電流が急激に増える短チャネル効 果とチャネル内のドーピング原子数の減少による特性ばらつき増大の抑制が大きな課題です。 その対策として、シリコンチャネル層を極薄化（10 nm）すると同時にドーピングしない極薄 SOI トランジスタが提唱されていましたが、所望の特性を得るために閾値電圧を調整すること が困難という問題がありました。それを解決したのが SOTB-MOSFET です。シリコンチャネ ル層の極薄化に加え、下部絶縁体(BOX)層を薄くすることで、特性ばらつきを小さく保ったま ま基板ドーピング濃度や基板バイアスの調整で、トランジスタ特性を理想的に調整できます。 その結果、0.4 V という低電源電圧動作で電力消費が従来の 10 分の 1 程度の集積回路を実現 できます。新たに開発された SOTB-MOSFET を用いた集積回路を設計するには、電源電圧を 0.4 V へ大幅に引き下げた場合の回路動作を正確に再現するトランジスタコンパクトモデルが 1 不可欠です。 SOTB-MOSFET は構造の自由度が非常に高く、デバイス構造によって特性が敏感に変化す る（図３）究極のデバイスで、これを正確に記述するには、物理原理に従わないとモデルとし て予測性がなくなります。広島大学は、2012 年に国際標準に選定された HiSIM-SOI をあら ゆ る デ バ イ ス 構 造 に 適 応 で き る よ う 大 幅 に 改 良 し 、 HiSIM-SOTB を 開 発 し ま し た 。 HiSIM-SOTB では、極薄膜 SOI (シリコンチャネル層)上部と下部、基板上部の 3 カ所の表面 ポテンシャルをポアソン方程式を解いて正確に求めます。そのためには３次のニュートン方程 式の数値解を安定に求めるという難問の解決が必要でしたが、適切なアルゴリズムを開発した 結果、基板濃度の変更や基板バイアスの印加によるキャリア分布の変化を正確に再現すること ができました。一方、コンパクトモデルとしての利便性を損なわないよう、差し支えない部分 は効率的な近似式を多用し、計算時間を短縮するさまざまな工夫をしています。 【 標準化の取り組み 標準化の 取り組み】 取り組み 】 極薄膜 SOI トランジスタの開発は世界的に進められ、その実用化を前に 2010 年に CMC で 極薄膜 SOI トランジスタの標準トランジスタモデル選定が開始されました。CMC では、大学 が研究開発したモデルを企業が実際の集積回路設計に使えるかという視点から評価します。評 価は、LEAP が CMC に提供した SOTB-CMOS デバイス特性データをトランジスタモデルで 再現できるかと、実用的な回路で安定したシミュレーションが行えるかが課題になります。 2012 年末に、最終候補に残った広島大学の HiSIM-SOTB とカリフォルニア大学バークレー 校の BSIM-IMG の評価が始まりました。モデル評価の主担当は、HiSIM-SOTB は産総研が、 BSIM-IMG は STMicroelectronics が行いました。 薄い BOX 層が関連する現象は複雑で、両モデルともその再現に苦戦しました。評価期間を 1 年間延長してモデルの改良と評価を進めた結果、最終的に両モデルとも CMC の要求仕様を 満足したという評価結果が承認され、HiSIM-SOTB と BSIM-IMG の２つが極薄膜 SOI トラン ジスタの標準トランジスタモデルに選ばれました。なお、2010 年当初のモデル要求仕様作製 時は、薄い BOX 層に対応する特性を仕様に含めるよう求めたのは産総研だけだったため、BOX 界面のチャネル形成などはオプション仕様にとどまりましたが、極薄膜 SOI トランジスタの開 発進展に伴い、薄い BOX 層の必要性が広く認知され、STMicroelectronics も SOTB と同等 の構造の自社デバイスの特性再現を要求するようになり、事実上の要求仕様となりました。 LEAP が実施する NEDO プロジェクトの中で、産総研や国内大学が SOTB-MOSFET を用 いたさまざまな回路を設計し、それを LEAP で試作して、SOTB-CMOS の低消費電力の実証 が進められています。産総研は、CMC による標準化活動と並行して、LEAP の SOTB-MOSFET 特性を再現する HiSIM-SOTB モデルを国内大学に提供しました。産総研や国内大学は LEAP で試作する大規模論理回路やアナログデジタル混載回路のシミュレーションに HiSIM-SOTB を活用し、デバイスのメリットを明らかにしたり、極低電圧動作の実証に取り組んだりしまし た。これを通して、実際の回路設計用コンパクトモデルとしての HiSIM-SOTB の安定性と実 用性の高さは、CMC のみならず国内連携機関でも高く評価されました。これまで、標準化が CMC 内での閉じた活動だったのに対して、今回、一般の設計者が必要とするモデルを標準化 するという新しい動きをつくったことも評価に値すると考えられます。 【今後の展開】 研究チームが限られた時間内で問題を解決し、HiSIM-SOTB を標準化に足る完成度にまで開 発できた理由は、これまでの標準化活動を通して、産・官・学それぞれの強みを生かす協力体 制を迅速に構築できたためといえます。 デバイスが完成したときに、すでにそれらの回路特性評価も終わり、大規模回路設計ができ る環境が整ったという理想的なシナリオを実現することができました。 これは今後設計力がさらに重要になってくる、あらゆるタイプのトランジスタに対しても実 2 現可能で、産・官・学それぞれの強みを生かす協力体制を築くことによって、省エネ半導体分 野において国内企業が世界に先行する鍵を握ることが期待できます。 図１：HiSIM 研究センターで開発されているコンパクトモデルの一覧。 図２：SOTB-MOSFET の構造図と一般的な MOSFET との比較。 3 図３：SOTB-MOSFET の構造と基板濃度(NSUBB)を変えた時の特性比較。 左図は、基板濃度 2X10 17cm 3 でモデルのパラメータ調整を行い、2 次元数値結果を再現し た結果。右図は左図のモデルのパラメータのうち基板濃度のみを 4X10 16cm 3 に下げた場合の 計算結果。他のパラメータの調整なしで、閾値電圧の負側へのシフトや、基板バイアス Vbg の 変化に対して閾値電圧の変化が小さくなる現象（基板係数の低化）を正確に再現している。 【参考】 注 1 トランジスタコンパクトモデル 集積回路の回路設計に用いられるトランジスタの端子に電圧をかけた時に端子を流れる電流 量などの特性を数式で記述したモデル。回路シミュレーターから呼び出され、与えられた端子 電圧に対して端子電流を返す。大規模回路のシミュレーションを行うために、正確性と高速性 のバランスが求められる。 HiSIM の特徴：世界初の物理原理に基づくモデル 4 注２ Silicon Integration Initiative (Si2), Compact Model Coalition (CMC) Si2 は、半導体設計技術の標準化を進める非営利団体。半導体業界を中心に世界の約 80 社 が参加。本部は米国テキサス州オースチン。CMC は、その中で、コンパクトモデルの国際的・ 非排他的標準化を行い、その普及を図ることを目的とする活動。約 40 社の有力半導体メーカ ーと EDA ベンダーが参加している。主に大学が開発したモデルを、産業界の実用条件で評価 して最良のものを標準モデルとして選定し、選定されたモデルの開発・維持を技術・資金両面 で支援する。標準モデルは商用のツールに組み込まれ幅広く流通している。現在広く使われて いる MOSFET のモデル BSIM や高耐圧 MOSFET モデル HiSIM_HV は、CMC の標準モデル となったことで普及した。 【研究内容に関するお問い合わせ先】 国立大学法人広島大学 HiSIM 研究センター長（ナノデバイス・バイオ融合科学研究所 マタウシュ・ハンス ユルゲン TEL：082-424-6268 FAX：082-424-5848 E-mail：[email protected] 国立大学法人広島大学 大学院先端物質科学研究科 三浦 道子（みうら みちこ） TEL：082-424-7659 FAX：082-424-5848 E-mail：[email protected] 教授 独立行政法人産業技術総合研究所 ナノエレクトロニクス研究部門 坂本 邦博（さかもと くにひろ） TEL：029-861-5518 FAX：029-861-8084 E-mail：[email protected] 独立行政法人産業技術総合研究所 ナノエレクトロニクス研究部門 中川 格（なかがわ ただし） TEL：029-861-5469 E-mail：[email protected] 超低電圧デバイス技術研究組合（LEAP） 杉井 信之（すぎい のぶゆき） TEL：029-879-8265 FAX：029-856-2622 E-mail：[email protected] 5 教授）
© Copyright 2024 ExpyDoc
