島根大学教育学部紀要（自然科学）第10巻
5∼8頁
昭和51年12月
マイクロ1コンピュータMA−1号の試作
福 間
彰＊
Ak1ra FUKUMA
Tr1a1Manufacture of The M1crocomputor MA−1
1 まえがき
数個の小さなLSI（大規模集積回路）より成るマイク
IRQ Interrupt Request
割込みを生じたことをMPUに知らせる。
Reset：
ロ・コンピュータまたはマイクロプロセッサが市場に現
この入力は，Power downの状態からMPUを
れたのは1971年未で，米国インテル杜のコンピュータ
「eSetまたはStartするのに使う。
醐I’Non−Maskab1e Interrupt
MCS−4がはじめである。その後5年を経て，第一世
代と呼ばれる4ビット並列処理方式から8ビット並列処
理方式へと進み，機能的にも割込処理や周辺機器との接
電源停止のような最優先の割込みに使用される。
続の面で格段に進歩し，第二世代のマイクロ・コンピュ
BA Bus Ava11ab1e
ータと呼ばれ，プログラム内蔵形の計算機の分野で，底
通常は1owに在り，highになるとMPUが活
辺部を受持つと共に，知能素子として計測制御関係部門
動を停止し，アドレス。バスが利用できることを他
を中心に，各種工業機器に不可欠な部品として，杜会生
のMPUなどに知らせる。多プロセサ系に利用で
活の隅々にまで活用されるようになった。
きる。
ここに紹介するコンピュータは，著者が昨年，文部省
TSC Three＿State Contro1
の情報処理教育に関する内地研究員として東大工学部元
MPUのアドレス・ラインとR／Wラインを
岡研究室にお世話になった折に組立てたもののハードウ
OFF，すなわち高インピーダンスにする。D1〉［A
エアの概要であり，将来，制御実験の学習に役立たせる
（D1rect Memory Address）に利用される。
装置の一部として組立てたものである。
DBE．Data Bus Enab1e
2 構 成
1MPUのデータ。バスに対しthree−state制御信
MA−1号を組立てるに際し，割込処理や周辺機器と
の接続，命令の豊富さなどの点で，当時最も進んだ部類
に属するものと考えられたモトローラ杜（米）の中央処
理機能素子（CPU）1MC6800を中心に，第1図のような
計算機システムを構成した。
（1）
MC6800の端子名とその機能は次の通りである。
VMA：Va11d Memory Address
アドレス曲バスに正しいアドレスが存在すること
を周辺装置に知らせる。
R／W：Read／Wr1te
MPUがRead（high）の状態であるかWrite
（1ow）の状態かを周辺と記憶装置に伝える。
＊島根大学教育学部技術研究室
Ha1t．1owレヘルのときMPUは活動を停止する。
号を与える。h1ghのときbus dr1verをenab1e
にする。
〆1，〆2：互に重なることのない2相のクロックであ
り，MC6800ではオペレーション周波数がO．1∼1．O
MHzである。
A0−A15：Address Bus
D0−D7：Data Bus
将来，メモリの追加または周辺素子の接続が必要の際
バス容量の増大に対処できるよう，アドレス端子①デー
タ端子共にMPUの出口でそれぞれバッファを通し，
システムのアドレス。バス，データ⑤バスに接続する方
式をとった。しかし， MPUの各端子は，それぞれ
1TTLの接続容量があるので，8∼10個のMOS−LSI
をMPUとバッファの間に直接並列接続することは勿
6 マイクロ1コンピュータMA−1号の試作
論可能であるが，アドレス⑧ゼナレータにTTLを使用
A】〕⑪RESS
CONTROL DATA
BUS
遍S BUS
した為，MPUの出口で直ちにバッファを入れること
7408㌔’4 MPU 74⑪8
にした。バッファには， アドレス④ラインが MPUか
らアドレス・バスヘ向う1方向性であることを考え，
w狐
杣D日匡S
COm’
ROL
＾o R／w
’R固ET
嚇 RESET
E㎜唖ヒ此
舳肌丁
嘔岬冊H
IRQ
肌丁 肌丁＆
口0
TTL7408を4個用いてアドレス。バッファを形成し
た。データ・バスとMPUの接続は，データ転送の双
方向性を考え，three state出力を持つTTL8T97を3
個用いた。制御信号端子のうちVMA（Va11d Memory
Address）とR／W（Read／Write）は，これらに接続
EXT酬
0ER
φ1 φ2
6871A
φ2㎝mST
EUS
．
側、φ2，D7
φ2（TTLl
CLOCKlAl
φ工，碓
R O M
VMAφ2R／W
舳＾7
＾8伽 D⑭＾14 ‘
F E OO
一FEFF
される並列素子数が多いので，アドレス・ラインと同様
＾一5 07
にTTL7408をバッファとしてコントロール・バスに接
RAM＃O
VMA．φ2
＾トA6
続した。
R／W
＾7
FF On
柵＾9 皿O
一FF7F
舳 o
舳 皿7
クロック戸1，〆2はMPUの速度性能に合わせて開
ADDRES S GEN
WA・．2・R／W
発されたM6800システム用6871Aを利用した。発振周波
月ト＾2
ムト畑oo
舳 1
FFF8−F FB
数はMPUの許容最大周波数1MlHzである。
A15 皿7
FFFE｝FFFF
プロクラムの読込みに必要なロータは，便宜上モトロ
R／W，VMA，φ2
へ0 旧舳㎝ MODuLEA15 皿“
OOOO
ーラ杜のROM（プロクラムMIKBUGおよびMINIB
’07FF
（2）
’
D7
ACIA
UGをストァしたもの）を用い，テレタィプと接続に便
＾0
利なMINIBUGを使うよう仕様に合わせてアドレス・
蘭
FCF4
VMA・φ2
R
A］4 D0
｝FCF5
A15 ’ D7
ゼナレータ回路を用意した。
CLOCK
記憶素子には，部品の購入，短い開発期間，フロッピ
搬 1MLAC
ーディスクとの連繋の都合上，モトローラ杜の2Kバイ
トRAM／ROM MODULEを利用し，計算機へのデ
弧ぎR TTY
旧〕
（MC6800−MA1の構成）
第1図
一タの出し入れは，研究室にあるテレタイプおよび編集
て㌣㌦
用ミニコノ（IMLAC）を利用することにした。簡単な
切替スイッチと接続用LSI（ACIA）を通して計算機シス
D Q
テムに結合し，テレタイブまたはミニコンからデータを
G
出し入れすることができる。
回路および1命令実行回路を用意し，ハードウェア調整
300Ω
発光ダイオード
403
十5V
20Ω 100Ω
また，操作とデハックのため，RESET回路，HALT
（3）
十3V
工
・。・↓⑳“’一175蜘
02．VMA
の段階では，第2図に示すようなフォトダイオードを用
「二二 7一
いるビット表示回路を利用した。
このシステムの詳細を第3図に示す。
3 各 論
第2図 （BIT表示系）
のレジスタを，一般のメモリの場合と同様に番地指定す
ることにより，容易に実行できる。
部分回路の設計および機能について述べる。
3④2 アドレス・ゼナレ“タ
3・1 番地割当
MPUがRESETやSWI（Software Interrupt）信
各素子のメモリまたはレジスタに割当てた番地の内容
号を受取った時に発するアドレスと，ローダや割込みの
を第1表に示す。表申，x印はhigh（1），1ow（O）いずれ
プログラムの先頭番地との対応を第2表に示す。これに
の状態をも取りうることを示し，太実線で囲んだ部分の
対応する真理値表（第3表）から次の論理式が得られ
状態をヂップ選択あるいはデコードに利用した。なお
る。
MC6800システムでは入出力機器への読出し，書込み
は，それらとMPUを接続する接続用LSI素子（PIA
Per1phera1Interface Adapter，ACIA Asynchr−
onous Commun1cat1ons Interface Adapter）内の数個
DO＝A2．AO＝A2＋AO，D1二D2二D7＝AO．A2
D3＝D5＝AO， D4＝AO④A2・A1
D6＝1
彰
福 間
7
第1表システムの番地割当
＼アドレス’ビット
15 14 13
素子 ＼
番地 （16進数）
12 11 10 9 8 7 6 5 4 3 2 1 0
XXXXXXXXXX
0000 ∼ 07FF
2K BYTE STATIC
0 0 0 0 X X
ACIA
1 1
1 1 1 1
0 0 1
1 1 1 0 1 0 X
FCF4 ∼ FCF5
ROM
1 1
1 1 1 1
1 0 X
X X X X X X X
FEOO ∼ FEFF
RAM＃O
1 1
1 1 1 1
1 1 0
X X X X X X X
FFOO ∼ FF7F
RESTART
1 1
1 1 1 1
1 1 1
1 1 1 1
1 1 X
FFFE∼ FFFF
SWI
1 1
1 1 1 1
1 1 1
1 1 工 1
0 1 X
FFFA∼FFFB
IR
1 1
1 1 1 1
1 1 1
1 1 1 1
0 0 X
FFF8 ∼FFF9
RAM
注x：0または1，1 l：ChiPSelectまたはDecodeに利用
第2表 アドレス㊥ゼナレータの入出力信号
これによりアドレス④ゼナレータ回路を第3図に示すよ
うに定めた。
アドレス・バスMPU出カ
MPU 入力
第3図のクロック（B）において，可変抵抗器R1，
FFFE，｛FFFF
Restart
R2は，それぞれ発振周波数がテレタイプ（TTY）の定
麟含
Software InterruPt
める110〔ポー〕＞16＝1，760〔kHz〕＝0570〔mSec〕とな
るように設定する。ただしC1ock Division＝16とする。
隅き
InterruPt
なおR1，R2の調整はシンクロスコープによる調整で十
アドレス・ゼナレータ入出力真理値表
、 第3表
2
l
O
7
6
5
4
3
2
1
o
l
1
l
O
1
1
l
l
1
l
l
O
5
7
1
d
8
l
1
l
fi
' /¥; )
9
15 14
:r ::'- :I l (
l/7. ･ / 7.)
('f
T':l- f) ; l (7
ゼナレータ出力
FED6
FF40FF50
3④3 ACIAデータ転送用クロック回路
1
l
l
l
1
1
l
1
1
l
O
l
o
1
1
o
1
l
l
l
l
O
1
O
l
l
l
l
l
l
l
1
} Restart
l
l
l
1
l
O
l
1
O
1
O
O
O
o
O
O
l
1
1
l
1
o
o
O
1
1
l
l
1
l
1
l
} Software Interrupt
o
o
o
O
1
o
1
O
l
o
O
l
l
1
l
l
} Interrupt
分できる。MA−1号の場合，R1，R2を垂直なカード
3・5 ファン・アウトについて
の上部に組込むことで外部からの再調整を容易ならしめ
マイクロ・プロセッサMPUに接続できる負荷は，
た。もし周波数の安定を更に必要とする場合は，水晶振
VMA，BA以外の端子の場合，130pFおよび1TTL負
動子を用いればよい。
荷に規定されている。第4図に示すように，負荷として
3・4 データ自パス・エクステンダ
Mos−LSIを接続する場合は，静電容量およびシンク電
情報転送時のゲート信号には，Write，Readのそれ
流，出力電圧の制限により，ファン・アウトは8∼10で
ぞれのラインに対しR／W．VMA・ρ．2，R／W・
ある。MA−1号では，前述のCとく，MPUの出口で
VMAψ2を用いた。ここでR／WとVMA。〆2と
アドレスおよびVMA，R／WラインにはTTL7408
のANDを取ったのは，雑音などによる誤動作を防ぐ
を、テータ1ライノにはTTL8T97をハッファとして入
ためであるが，開ゲート条件が少し厳しすぎるので，
れており，しかもメモリには2Kバィト・RAMモジュ
R／W信号だけで済ませることも考えられる。
ールを用い，モジュール内のインタフェースにはTTL
8
マイクロ・コンピュータMA−1号の試作
・■O．■一・不■一■・■0■■・”m0・甲■・■m一一一一千一一一一一一一一一寺 VMA
1 1 1 I
l R／W，A0∼A15
｛搬鮒淑
⊂工p…
25μA（1）
一200μA（0）
／撚㌫） ｛㌣肌）
8T 26
｛斗ざ蝋）
2．5μA
自｛燃惜＜75pF
2102−1
2KBYTE
T T L
MEMORY x8
／撒111 舳 桝
一100μA（1）
1．6肌A（O）
｛
＜15pF
ADDRESS
GEN
｛完蝋11）
10μA（off）
8T26
／搬二、、）
8T97
／季漱、）
r25μA（1）
λ一200μA（O）
／撚11）
D O∼D7
第4図
（最大入出力電流および静電容量）
8T26が使ってあるので，このシステムの許容バス容量
が要求されようが，非専門家でも踏込んで行ける世界が
は極めて大きいことになる。各素子間の許容シンク電
ここには存在するように思う。そしてソフトウェアの世
流，出入力電流，漏洩容量は第4図の通りである。
界が広大に存在するのに気が付く。ソフトウェアの世界
4 電源その他
はもはや電子工学とは無縁の世界であり，言語学あるい
は数学の世界である。
電源には高砂製作所製pUP5−3（端子電圧4∼6
MA−1号を利用した制御学習装置については次の機
VDC，最大負荷電流3A） 1台，PUP12−1（11∼
会に述べたい。
13VDC，最大負荷電流1A）…2台，各ファン付を用い，
終りに，この研究を通じ，終始暖かい御指導を頂いた
基板にはKEL CORP MODEL5710−412−044を2枚
東大・電気工学科・元岡達教授に深い感謝を表すると共
用い，素子間はラッピング接続を行った。電源低抗を十
に，田中英彦助教授をはじめ同研究室の職員，院生各位
分低くすることが発振を防ぐための大切な要件であり，
の御助言，御協力に深く謝意を表する次第である。
電源回路には十分な太さの導線を用いると共に，必要個
所には周波数特性を考えた上で適当なコンデンサを並列
参 考 文 献
接続しなけれぱならない◎
5 あとがき
MA−1号を組立てて使用した結果，マイクロ⑤コン
1）M6800Systems Reference and Data Sheets
（MOTOROLA Sem1conductor Products Inc，U
S．A．）1975．
ピュータ構成素子の出現により，単にマイクロ・コンピ
2）MCM6830L7MIKBUG／MINIBUG ROM（MO−
ュータを組むだけならば，仕様書・手順書に従って組め
TOROLA Sem1cond，uctor Products Inc，U S A，
ぱ何人でも，回路に関する専門知識はそれほど必要とし
EngmeerNote100）1975
3）M6800M1croprocessor App11cat1ons Manua1
（MOTOROLA Sem1conductor Products Inc，U
ないように思われる。調整についてもラジオやテレビを
調整するほどの専門的知識は要しないようである。勿論
LSIの機能を十分に駆使して計測制御機器を充実したい
場合などは当然電子部品や電子回路に関する専門的知識
S．A．）1975．
CONNEC1TOR
TTY
12
D2
RTS
D3 TXDATA
D4 E
E RS
R/W V DD
J
CLX
t(:
J7 -5
J7 ･4
+5
d - -, r
I
;3
+5
A5
D2
30
S A6
D5
I A9
D6
D7
r
+5 I
___1 1 74121
:
IK ' zo L
oo
A A12 3 M A13
J
M A14 O GND D A15
+5
+5 o-10K 0.05,l
_J_
R2 74121 - - -1
I l
+5
C AIO
R All
O - I OK 0.05// ,
_
T A4
lI
,
I
l
_J
CLOCK(B,
o
,
t
l
D1
AO
D2
A1
D3
rD5 A2
A3
A4
D6
A5
D7
Al 5 A6
A7
+5
A7 DD67
A8
A9 C S
cs
cs
CS Vcc
R/W
IDO
r l I ,L
SINGLE CYCLE INSTRUCTION EXEcuTION
'v'
A1
D3 T A73 D4 AT "^8
'A5 D 4
,A6 D 5
8 o
A1 4 AS
i
l
I
A13
Al 2 A1AO
OO : TTL7400
02 : TTL,7402
03 : TTL7403
Vss A11
08 : TTL 7408
20 : TTL 7420
1T）
pU : MC6soO(MICROPROCESSING UNrr)
RAM :MCM6810L1 128X8-BIT RANDOM ACC1≡：SS MEMORY
ACC
NLY MEMORY｝
ROM :MCM6830L7(1024X8･BIT READ ONLY
ACIA :MC6850L(ASYNCHRONOUS COlvlMUN
MUNICATIONS
t
--- ---:･J__
BUS EXTENDER
J7 -6
o
+5
J7-7
320
+5 ,-12 4N33
o
lOK
1 ,
L1-'1'1-
o
t
l
r
U o
J･ lOK 74L74
- HALT +5
2
8T97>(2 2---,3
8
R/W･ VMA ･ c2
o
DBE VMA N.C M N T R/W P BA DO U vcc
oo
8
R/W, Vh･1A ･ c2
CLK
VMA o AO ,c2
'DI
A2
A3 DD1
D23
,A4
D
TSC HAtT
N.C c1
c2 IRQ
Q
G
R ES ? Vss
AO GND
Al D O
lk
+5
+5
IMLA(
54N33 +12
r
MPU-TTY/IMLAC INTERFACE
CLK
ROM
'
IMLAC
Q
Q
PcQ
.D71
r
J7 -7
l .2K
D5
CS
D6
CS
D7 CS
S
J7-6
IK
+5
O (c1)
c1
MOS ip2
NMOS
D61
+5
lOK
CLOCK A)
･o
D5!
cs
7473
J7 -4
,
v
J7-5
L
+5
o
D41
CND Vec
l Itt
L
,
o
'T
!
4N33 TTY [ I; OQ, 500Q IMLAC I _ J
o
5
2
I
}lOLDI c2 TIL
D3
CTSAaA vss
ia5 RXDATA
DO RXCLK
D1 TXCLK
*A6
D6
'R/W D7
c s CS
eS c S
+5
1 OK
D2
'T
'
A4
D
A5 D5
5 )'( FC IGND
MEMORY MEMORY ' READY CLOCK
,
RAMO
Vcc GNn
Al Dl
A2 D3D2
･A3
8
6S71A
,
D1
+5
2K
t
r
0 lOOSt lo ; :L30,t ioeo *
AO D O
ADDRESS GENERATOR
DO
oo
J
o
RESET 2K 100
,2K I TTY
o
7430
+5
oo
+5
1
8
* 4N33
L 7+ 5
l
INTERFACE ADAPTER)
ADDRESS BUFFER*
3
?4 p r! ･ :1 :l
MA
1号回路
© Copyright 2025 ExpyDoc
