2014.10.18 JTEG & JKIT-rev15 2008.09.02 TEG wafer and chips for Assembly technology １．Custom-make TEG wafer お客様の仕様に基づくカスタムＴＥＧの作製を承ります。 we make the custom-make wafer, it is based on the specifications of the customer. 可提供客製化晶圓服務。 ・Wafer size：φ4inch～φ12inch(300mm) ・Wafer Material：Si , Glass , GaAs etc. ・Wire Material：AL , Au , Cu etc. ・Layout ：daisy-chain , any pattern ・Passivation ： SiO , SiN , PI ・Bump Material：Solder bump(Sn/Ag, Sn/Ag/Cu), Cu pillar, etc. ２．Original TEG wafer 弊社オリジナルのＴＥＧウエハを各種販売しております。（P3～） We provide the solution of various test wafer and kit. (P3～) 我們也提供各種不同規格的現有(晶圓)產品。 ３．Custom-make Substrate お客様の仕様に基づくカスタム基板の作製を承ります。 we make the custom-make substrate, it is based on the specifications of the customer. Example rigid , flexible , glass , etc. Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．1 2014.10.18 JTEG & JKIT-rev15 2008.09.02 TEG wafer and chips for Assembly technology ４．Bumping service ウエハへのバンプ加工試作を承ります。 We supply the bump processing to the wafer. 可選擇附加bump製程。 ・Bump Material：Solder bump(Sn/Ag, Sn/Ag/Cu), Cu pillar, etc. 量産製品のためのバンプ加工技術立ち上げをお手伝い致します。 We support the bump processing technique for mass production Bump size φ20μm products of the customer. 40μm pitch solder bump (example) 我們提供的bump製程, 皆為量產標準。 製品量産時は、弊社協力工場が承ります。 Our cooperation factory supports UBM(Ti/Cu) Bump Hight 15μm SiN 400nm TEOS 700nm the product mass production. 本公司之協力產商, 亦有量產規模已久, 確保優秀的製程品質。 ５．Wafer thinning & dicing PI 4μm Al-0.5%Cu 800nm TiN 100nm T-SiO2 500nm Si We supply the wafer thinning , dicing. Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．2 2014.10.18 JTEG & JKIT-rev15 2008.09.02 [ TEG 0_WB ] ・Wafer Size ：φ8inch ・Chip Size ： 2.34mm sq. ・Pad Metal ： AL-0.5%Cu ・Pad Pitch ： 130um(108pads/chip) ・Pad Size ： 80um sq. ・Passivation：PI on SiN TEOS+SiN PI AL-0.5%Cu TiN T-SiO2 Si Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．3 2014.10.18 JTEG & JKIT-rev15 2008.09.02 [ TEG11-80_WB ] ・Wafer Size ：φ8inch ・Chip Size ： 7.3mm sq. ・Pad Metal ： AL-0.5%Cu ・Pad Pitch ： 80um(328pads/chip) ・Pad Size ： 60um sq. ・Passivation： PI on SiN TEOS+SiN PI AL-0.5%Cu TiN T-SiO2 Si Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．4 2014.10.18 JTEG & JKIT-rev15 2008.09.02 Size [ TEG200M_LF ] ・Wafer ・Chip Size ：φ8inch ： 5.02mm sq. ・Bump Material： Sn-3Ag-0.5Cu(SAC305) etc. ・Bump Pitch ： 200um(22x22=484bumps/chip) ・Bump Height ： 74um ・Bump Size ：φ109um ・Passivation ：PI on SiN Solder Bump TEOS+SiN PI AL-0.5%Cu TiN T-SiO2 Si Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．5 2014.10.18 JTEG & JKIT-rev15 2008.09.02 Size [ TEG150M_LF ] ・Wafer ・Chip Size ：φ8inch ：10.0mm sq. ・Bump Material： Sn-3Ag-0.5Cu(SAC305) etc. ・Bump Pitch ： 150um(62x62=3,844bumps/chip) ・Bump Height ： 65um or 50um ・Bump Size ：φ92um ・Passivation ：PI on SiN Solder Bump TEOS+SiN PI AL-0.5%Cu TiN T-SiO2 Si Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．6 2014.10.18 JTEG & JKIT-rev15 2008.09.02 Size [ TEG125M_LF ] ・Wafer ・Chip Size ：φ8inch ：10.0mm sq. ・Bump Material： Sn-3Ag-0.5Cu(SAC305) etc. ・Bump Pitch ： 125um(74x74=5,476bumps/chip) ・Bump Height ： 50um ・Bump Size ：φ60um ・Passivation ：PI on SiN Solder Bump TEOS+SiN PI AL-0.5%Cu TiN T-SiO2 Si Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．7 2014.10.18 JTEG & JKIT-rev15 2008.09.02 [ TEG 6_GB] PHASE6_25 Bump Spec. ※ TEG 6_GB_20 T.B.D. TEG 6_GB_20 6_25 scribe center Chip size TEG 6_GB_30 15.1×1.6mm Bump size 13×75μm 20×75μm Bump pitch 20μm 30μm Bump hight 13μm 15μm Bump pitch Bump width Gold electroplating bump TEOS+SiN scribe center TiN+AL-0.5%Cu T-SiO2 Si Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．8 2014.10.18 JTEG & JKIT-rev15 2008.09.02 [ KIT 6-30_COG ] Metal layer Glass Sub. Kit(for 30μm pitch Chip On Glass) ・Outline ： 52.55mm×24.0mm×0.7mmt ・Material ：Non Alkali Glass Glass ・Wire Metal：ITO , AL , Cu , Au etc. Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．9 2014.10.18 JTEG & JKIT-rev15 2008.09.02 Cu + Ni/Au SIDE Ａ [ KIT125M_BU ] FR-5 Sub. Kit(for 125μm pitch FCP) ・Outline ： 35mm sq. ・Material ：MCL-E-679FG ＋ ABF-13 ・Regist Mat.：PSR4000 AUS703 SIDE A KIT 125M_BU(125um pitch) PSR4000 AUS703 ABF-13 CORE MCL-E-679FG ABF-13 PSR4000 AUS703 SIDE B KIT 150M_BU(150um pitch) ・Pad surface : Ni/Au , Cu-OSP , Cu Cross section Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．10 2014.10.18 JTEG & JKIT-rev15 2008.09.02 SIDE Ｂ [ KIT150M_BU ] FR-5 Sub. Kit(for 150μm pitch FCP) ・Outline ： 35mm sq. ・Material ：MCL-E-679FG ＋ ABF-13 ・Regist Mat.：PSR4000 AUS703 ・Pad surface : Ni/Au , Cu-OSP , Cu Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．11 2014.10.18 JTEG & JKIT-rev15 2008.09.02 Heater TEG chip with temperature-sensitive function HT-TEG01 １．Characteristic points This TEG has two metal-line. ･Heater line: 40Ω、Max. 2A ･Sensor line: 40Ω、for Temperature caribration by Standard curve(Temperature vs Resistance) ２．TEG Specifications ・Outline ： 5mm sq. ・Thikness : 0.4mmt ・Metal : Ti/Pt ・Material ：Arumina ・Pad surface : Ti/Pt/Au 60 Ω Standard curve(Temperature vs Resistance) 55 50 45 40 35 25 80 ℃ 119 ℃ 156 ℃ 配線抵抗(Ω) Chip Layout Advanced Materials Hitachi ULSI SystemsTechnology Co .,Ltd. P．12
© Copyright 2024 ExpyDoc
