高速A/Dコンバータのサンプリング時トランジェント

高速 A/D コンバータのサンプリング時トランジェント
Doug Stuetzle
高速アナログ・デジタル・コンバータ（A/D コンバータ）は、アナログ信
号インタフェースの境界ではトラック・ホールド・デバイスです。した
がって、A/D コンバータはサンプリング・コンデンサとサンプリング・ス
イッチを内蔵しています。これらの素子は入力信号を交互に追従して
入力信号電圧を交互に保持するので、これらの素子の動作によって少
量のトランジェント電圧とトランジェント電流が発生します。これらのト
ランジェントによって、A/D コンバータのアナログ入力を駆動する回路
に歪みが生じます。
力から切り離し、コンデンサの電圧を量子化す
るデジタル回路にコンデンサの電圧を与える段
階です。サンプル・クロックのあるエッジ（たとえ
ば、立ち上がりエッジ）からトラック・フェーズが
始まり、次のエッジ（たとえば、立ち下がりエッ
ジ）からホールド・フェーズが始まります。
トラック・フェーズからホールド・フェーズへの遷
移は 2 つの遷移状態から成ることに注意してくだ
さい。遷移状態が存在するのは、3 つのスイッチ
が状態を一度に変更するのではなく、順番に変
これらの影響を特に受けやすいのが高分解能
入力トラック・ホールド・モデル
A/Dコンバータです。入力電圧範囲が2Vピーク・
トラック・ホールド機能を実装するための入力回
フェーズへの遷移を、遷移状態とともに図 2 に示
路を図 1 に示します。これは簡略化されたモデ
します。サンプル容量とスイッチ容量でのトラン
トゥ・ピークの標準的な 16 ビット A/D コンバー
タについて考えます。デジタル出力に 1 ビット分
作用するために必要なアナログ入力電圧の変化
は、約 30µV です。
これらの高性能コンバータはほとんどの場合、
差動入力デバイスですが、ここでの分析は、トラ
ンジェントの影響を示すためにシングルエンド
回路モデルから始めます。これらの影響が正確
な差動設定にどの程度出るかは、 A/D コンバー
タを駆動する信号源と A/D コンバータ自体の同
相除去比に大きく依存します。
更するからです。
トラック・フェーズからホールド・
ルですが、入力波形を歪ませる可能性がある電
ジェント電流の方向に注意してください。場合に
荷移動の影響を説明する役割を果たします。
よっては、スイッチ制御電圧が上昇 / 下降するの
3 つの CMOS スイッチ、サンプル・コンデンサ、
に応じて電流の方向が変わります。
オペアンプがあります。この回路は 100MHz 以
トラック・フェーズからホールド・フェーズへの
上で動作可能なサンプル・クロックによって駆動
遷移時に、サンプル・コンデンサに過渡的な電
されます。サンプル・クロックは 2 つのフェーズ
荷がかかり、ホールド・フェーズの開始時にこの
が交互に出現します。1 つはトラック・フェーズ
コンデンサの最終電圧が変わることがあります。
で、入力アナログ電圧がサンプル・コンデンサに
こうした不規則な電荷が生じる理由は、 CMOS
印加されている段階であり、もう1 つはホールド・
スイッチに特有のチャネル容量です。3 つの
フェーズで、サンプル・コンデンサをアナログ入
CMOS スイッチには、それぞれゲートとチャネ
ルの間に寄生容量が存在します。スイッチの制
御電圧が変化すると、少量の電荷がチャネルに
図 1．シングルエンド信号の場合の
SW3
• スイッチ SW1 および SW2 は閉じています。こ
れらのスイッチの制御電圧は DC1.8V です。
0V
CSAMPLE
RG
SW2
トラック・フェーズでは、状態は以下のとおりです。
0V
VC
VG
移ります。
ROPEN
トラック・ホールド・モデル
NODE B
NODE A
SW1
ROPEN
ROPEN
VC
0V
スイッチのチャネル容量は 1.8V に充電されま
–
+
す。
DIGITIZER
• スイッチ SW3 は開いています。このスイッチ
の制御電圧はDC0Vです。
このスイッチのチャ
ネル容量は 0V に充電されます。
34 | 2014年1月： LT Journal of Analog Innovation
設計上のアイデア
図 2．トラック・フェーズから遷移状態を経由してホールド・フェーズへの遷移
ROPEN
SW3
（a）
トラック・フェーズ
0V
以下は、トラック・フェーズからホールド・フェー
+
CSAMPLE
+
RG
ズへの遷移を構成する一連の事象です。
1. SW1 の制御電圧 VC1 は、 DC0V に減少して
+
SW2
VG
0V
VC2
NODE A
+
SW1
ROPEN
いきます。
ROPEN
–
NODE B
+
VC1
DIGITIZER
0V
• ノード B の電圧は SW1 の電荷によって低下
します。
ROPEN
• SW1 のチャネル上の電荷の一部はサンプ
ル・コンデンサに流れ込みます。この結果、
サンプル・コンデンサの電荷は増加します。
SW3
（b）遷移状態 1
+
• サンプル・コンデンサ両端の電圧が増加し
0V
ます。
VC2
i
i
CSAMPLE
+
RG
2. SW2 の制御電圧 VC2 は、 DC0V に減少して
いきます。
+
SW2
VG
0V
i
–
NODE B
i
NODE A
+
SW1
ROPEN
• ノード A の電圧は SW2 の電荷によって低下
ROPEN
DIGITIZER
0V
します。
• SW2 のチャネル上の電荷の一部はサンプ
ル・コンデンサに流れ込みます。この結果、
サンプル・コンデンサの電荷は減少します。
• サンプル・コンデンサ両端の電圧が減少し
ROPEN
SW3
（c）遷移状態 2
+
ます。
i
0V
3. SW3 の制御電圧 VC3 は、DC1.8V に増加して
RG
いきます。
• ノード A の電圧は SW3 のチャネル容量に
0V
i
+
i
SW2
VG
CSAMPLE
+
–
NODE B
i
NODE A
+
SW1
ROPEN
よって上昇します。
ROPEN
DIGITIZER
0V
• サンプル・コンデンサ両端の電圧が増加し
ます。
• この一連の事象の最後に、サンプル・コンデ
ンサの電荷（したがって電圧）が変化します。
ROPEN
SW3
（d）ホールド・フェーズ
i
i
0V
RG
SW2
VG
+
i
CSAMPLE
+
+
NODE B
0V
VC3
–
i
NODE A
+
SW1
ROPEN
ROPEN
DIGITIZER
0V
2014年1月： LT Journal of Analog Innovation | 35
アナログ信号源と A/D コンバータ入力を結ぶ入力回路網は、ここで説明した過渡的な電荷の影響の
一因となります。特に、電荷を蓄積するか電荷の伝送を遅らせる素子は、スイッチの状態が変わると
余計な副作用が生じることがあります。一般に、入力回路網はドライバ・アンプ、簡単な RC 回路網（通
常はローパス・フィルタ）、およびある程度の長さの伝送線路で構成されます。伝送線路がある程度の
長さになるのは、特に A/D コンバータのパッケージが小型になると避けられません。
図 3．トラッキング・フェーズの終わり、スイッチの寄生容量がある場合
1.2
5
1
4
SAMPLE CAP CURRENT
OP AMP OUT
SAMPLE CAP VOLTAGE
SOURCE IN
SW1, SW2, SW3
0.6
3
2
0.4
1
0.2
0
–1
0
–0.2
CURRENT (mA)
VOLTAGE (V)
0.8
4.5
5
5.5
6
6.5
7
TIME (ns)
7.5
8
8.5
9
9.5
–2
図 4．トラッキング・フェーズの終わり、スイッチの寄生容量、RC 回路網、および 200ps の伝送線路がある場合
1.2
5
1
4
SAMPLE CAP CURRENT
OP AMP OUT
SAMPLE CAP VOLTAGE
SOURCE IN
SW1, SW2, SW3
0.6
0.4
3
2
1
0
0.2
–1
0
–0.2
CURRENT (mA)
VOLTAGE (V)
0.8
4.5
5
5.5
6
6.5
7
TIME (ns)
7.5
8
8.5
9
9.5
–2
1.15
1.14
1.13
1.12
1.11
1.10
1.09
1.08
1.07
1.06
1.05
1.04
1.03
1.02
1.01
1.00
5
4
3
2
SAMPLE CAP CURRENT
SAMPLE CAP VOLTAGE
SW1, SW2, SW3
1
0
–1
4.5
5
5.5
36 | 2014年1月： LT Journal of Analog Innovation
6
6.5
7
TIME (ns)
7.5
8
8.5
9
9.5
–2
CURRENT (mA)
VOLTAGE (V)
図 5．サンプル・コンデンサの電圧でのトランジェントの詳細
設計上のアイデア
時間領域のモデリング
入るまでにトランジェントが安定化する場合、サ
標準的な入力トラック・ホールド回路の時間領
ンプル・コンデンサの最終的な電圧に与えるトラ
にさらに影響する場合があることも分かったの
ンジェントの影響はなくなります。図 5 では、サ
で、この電圧は、そのサンプリングの間に A/D コ
ンプル・コンデンサ電圧でのこれらのトランジェ
ンバータのデジタル量子化部に伝達されます。
域動作は、PSPICE でモデル化できます。前提と
なるパラメータを以下に示します。
• 入力信号 = 5MHz の正弦波、1V ピーク
ントをより詳細に示します。
• サンプル容量 = 2pF
実際には、3 回のスイッチ切り換え間隔は 2ns で
• スイッチのチャネル容量 = 0.2pF
はなく、100ps 程度です。この短期間では、最後
• スイッチの制御電圧 = 0V/1.8V
のスイッチが閉じてサンプル・コンデンサの電圧
• スイッチのランプ時間 = 100ps
が捕捉されるまでにトランジェントが減衰する時
2ns の間隔でスイッチングを 3 回行うと、スイッ
チングの影響がより明らかになります。最初に
SW1 が 5ns のときに開くそれぞれのスイッチン
グ事象を図 3 に示します。7ns には SW2 が開き、
す。トランジェントのセトリングがこの最終電荷
複数回のサンプリングの影響
ここまでは、1 回のサンプリングに関する副作用
の影響について調べてきました。次の段階では、
視野を広げて、サンプル・コンデンサの電圧が
数回のサンプリングの瞬間での入力電圧とどの
間はほとんどありません。伝送線路構造体から
のエコーに関しては、このことが重要になります。
この挙動を図 6 に示します。
程度異なるかを調べます。この様子を図 8 に示
します。入力信号は 1MHz の正弦波で、サンプ
ル・レートは 20Msps です。各トラック・フェーズ
の終わりは青い縦方向の点線で示しています。
サンプル・コンデンサでのトランジェントの詳細
SW3 が 9ns に閉じます。トラッキング・フェーズ
を図 7 に示します。サンプル・スイッチからの電
が完了すると、オペアンプの出力電圧がサンプ
荷注入がサンプル・コンデンサに蓄積される最
ル・コンデンサの電圧と一致することに注意して
終電荷に影響することを示しています。これはト
ください。ただし、この電圧は入力電圧とは異な
ラック・ホールド回路に関する典型的な問題で
サンプル・コンデンサの誤差電圧は、サンプル・
コンデンサの電圧と入力信号電圧の差として定
義されます。
ります。スイッチによって注入された電荷がその
理由です。
図 6．スイッチの高速切り換え動作
1.2
5
入力回路網は、前述した過渡的な電荷の影響
1
4
の一因となります。特に、電荷を蓄積するか電
0.8
変わると余計な副作用が生じることがあります。
一般に、入力回路網はドライバ・アンプ、簡単
な RC 回路網（通常はローパス・フィルタ）、お
0.6
0.4
に A/D コンバータのパッケージが小型になると
–0.2
避けられません。ディスクリート部品の回路網か
図 4 でこれらの副作用を調べると、入力信号に
ます。SW1 が開くと入力信号は初期トランジェン
トを示し、このトランジェントのエコーが 400ps
間隔で現れます。あまり明確ではありませんが、
サンプル・コンデンサでのトランジェントとその
エコーは引き続き存在しています。スイッチ切り
換えの間隔が十分にあり、ホールド・フェーズに
VOLTAGE (V)
トランジェントが加わっていることが分かります。
パス・フィルタと 200ps の伝送線路で構成され
0
–1
4.6
4.7
4.8
4.9
5
5.1
TIME (ns)
5.2
5.3
5.4
5.5
5.6
–2
図 7．スイッチを高速で切り換えた場合のサンプル・コンデンサでのトランジェントの詳細
す。このため、差動の伝送線路が使用されます。
この場合、入力回路網は π セクション RC ロー
1
0
す。伝送線路がある程度の長さになるのは、特
まま（常に差動で）伝達するには距離が関係しま
2
0.2
よびある程度の長さの伝送線路で構成されま
ら A/D コンバータの入力ピンへ入力信号をその
3
SAMPLE CAP CURRENT
OP AMP OUT
SAMPLE CAP VOLTAGE
SOURCE IN
SW1, SW2, SW3
CURRENT (mA)
荷の伝送を遅らせる素子は、スイッチの状態が
VOLTAGE (V)
アナログ信号源と A/D コンバータ入力を結ぶ
1.13
1.12
1.11
1.10
1.09
1.08
1.07
1.06
1.05
1.04
1.03
1.02
1.01
1.00
0.98
0.97
SAMPLE CAP CURRENT
SAMPLE CAP VOLTAGE
SW1, SW2, SW3
4.6
4.7
4.8
4.9
5
5.1
TIME (ns)
5.2
5.3
5.4
5.5
5.6
12
11
10
9
8
7
6
5
4
3
2
1
0
–1
–2
–3
CURRENT (mA)
入力回路網の影響
2014年1月： LT Journal of Analog Innovation | 37
A/D コンバータの入力に配置されるトラック・ホールド回路は、駆動する回路に過渡的な
電荷を必ず注入します。これらの電荷は、サンプリングの瞬間にサンプル・コンデンサに
毎回蓄積される電圧の精度に影響する可能性があります。重要な間隔は、トラック・フェー
ズからホールド・フェーズに遷移するための所要時間です。この時間中にスイッチが切り
換わるので、サンプル・コンデンサに蓄積される電圧は不安定になる可能性があります。
対象となる実際の誤差は、ホールド・フェーズの
図 8．サンプル・コンデンサの値と信号源電圧
終了時のサンプル・コンデンサの電圧とトラック・
1.2
フェーズの終了時の入力電圧の差から成ります。
1
これら一連のサンプリング誤差を信号の 1 周期
0.8
0.6
AMPLITUDE (V)
にわたってプロットした結果を図 9 に示します。
真の入力信号からのずれは、時間変動量である
ことに注意してください。除去したり無視したり
できる DC オフセットを表しているわけではあり
ません。誤差は、ほとんどの場合、デジタル化さ
0.4
0.2
0
–0.2
–0.4
–0.6
れた A/D コンバータ出力の多重高調波信号お
SAMPLE CAPACITOR ERROR VOLTAGE
TRACK PHASE END
VADC(IN)
–0.8
よび多重スプリアス信号として現れます。
–1
–1.2
同相と差動
0
100
200
300
400
500
TIME (ns)
600
700
800
900
1000
ここまでの調査をすべて行うと、出力信号でのト
ランジェントの影響を大幅に低減する重要な要
因があることが分かります。この要因は、A/D コ
ンバータの同相除去性能です。A/D コンバータ
の入力は差動であり、差動入力信号を受け付け
コンデンサに蓄積される電圧は不安定になる可
方向に反射させたりする入力回路素子によって、
能性があります。
電荷の乱れは悪化します。通常、後者の影響は、
ます。ただし、スイッチ切り換えの影響は差動で
幸い、A/D コンバータの入力は通常は差動であ
はありません。影響は入力回路の両側で同じで
り、望ましくないトランジェントは同相です。にも
す。切り換え時の電荷移動は必ず同相なので、
かかわらず、大量の電荷を蓄積したり電荷を両
これは A/D コンバータによって除去されます。デ
120
まとめ
115
重要な間隔は、トラック・フェーズからホールド・
フェーズに遷移するための所要時間です。この
時間中にスイッチが切り換わるので、サンプル・
38 | 2014年1月： LT Journal of Analog Innovation
ERROR (mV)
A/D コンバータの入力に配置されるトラック・
れる電圧の精度に影響する可能性があります。
端に、伝送線路に対して反射する回路素子があ
図 9．サンプリングの瞬間での誤差電圧
A/Dコンバータの同相除去性能にも依存します。
グの瞬間にサンプル・コンデンサに毎回蓄積さ
る結果として現れます。特に、伝送線路の入力
なります。
な影響は、不規則な電荷の大きさだけではなく、
を必ず注入します。これらの電荷は、サンプリン
とホールド・フェーズの間の遷移時間内に収ま
る場合、これらの素子は反射の大きさの一因と
ジタル表現出力信号でのこうした歪みの最終的
ホールド回路は、駆動する回路に過渡的な電荷
伝送線路の往復の遅延時間がトラック・フェーズ
前述したすべてのモデリングは、LTspice と簡
単な入力回路モデルを使用して行いました。概
説した歪みの大きさやスペクトル分布を推定す
る実用的な方法はありませんが、分析結果から、
過渡的な電荷の蓄積および反射を最小限に抑
110
105
100
100
0 200 300 400 500 600 700 800 900 1000
TIME (ns)
えれば歪みを減らすことができます。n

Download Report