連 載（最終回） FET 入力型のシミュレーション解析と実験 遠坂 俊昭 第２ １回 トランジスタで作る超低雑音アンプ その４ 図 21 − 1 に示すのは，前回紹介した図 20 − 1 の入力 トランジスタを低雑音 FET 2SK369GR に交換した Toshiaki Enzaka 雑音増幅器（図 21 − 1）を実際に試作して，その雑音特 性や安定度を確認します． FET 入力の低雑音増幅器です．入力が FET のため入 FET 入力型低雑音増幅器の設計 力電流がごくわずかで，信号源抵抗が変化しても直流 オフセット電圧が変化しません． 今回は，この低雑音 FET アンプの設計過程を紹介 します．後半では，前回紹介したバイポーラ・トラン ■ CR 部品の役割と定数の意味 ジスタ入力型低雑音増幅器（図 20 − 1）と FET 入力型低 回路の動作は，前回示した図 20 − 1 とまったく同じ VR1 C6 R 10 200Ω 0.1μ R3 100Ω 910Ω Tr13 Tr9 R 16 R4 Tr3 FET C2 510Ω 47p Tr4 100Ω C3 R 11 J1 Tr2 4.3k 3k R1 C 4 330Ω C7 0.1μ Tr6 Tr14 R7 10μ 25V R 14 R 28 GND 10Ω R 19 820Ω 100Ω 10Ω 1W C9 470μ 35V 820Ω R 27 1k（1W）//100k C5 R 29 100p 2k 2 COM Tr16 R 24 Tr11 R 15 11k 10Ω R 17 100Ω Tr12 C1 R6 1k 2.2Ω R 22 R 12 1k Tr5 J2 1 OUT R 26 0.1μ 500Ω VR 2 100k COM 2 2.2Ω R 20 R 13 R9 TP1 R 25 Tr10 3.9k IN 1 Tr15 10Ω 33k 2 0V TP3 R 21 47p R8 Tr1 R 5 10k 470μ R 23 35V 10Ω 1W R 18 Tr8 910Ω Tr7 R2 C8 TP2 430Ω J3 1 ＋24V Tr1, Tr2：2SK369GR Tr3, Tr4, Tr6, Tr11, Tr12,Tr13：2SC1815Y （ Tr7：2SK170 IDSS ＝4mA） Tr8, Tr9,Tr14：2SA1015Y J3 3 −24V Tr5, Tr10：2SC3423Y Tr15：2SC4793 Tr16：2SA1837 図 21 − 1 FET 入力型の超低雑音増幅回路 バイポーラ・トランジスタ入力型 （図 20 − 1）の Tr1 と Tr2 を FET に交換．入力換算雑音電圧密度 1 nV/√￣ Hz 以下，100 Ω駆動可能 Keywords 2SK369，PSpice Model Editor Demo，2SC3329，LF412 240 2006 年 11 月号 です．ここでは，定数の異なる部品の役割を説明します． Z初段のゲイン FET の gm は，トランジスタとは異なり品種に依存 ● 初段のドレイン電流 します．2SK369 の場合は図 21 − 3 に示すデータシート のグラフから，ID ＝ 5 mA のとき約 40 mS になります． 図 20 − 1 と同様に，一番重要なのは Tr1 と Tr2 のド 図 21 − 4 に示すように，FET の差動増幅器の場合， レイン電流の設定値です． ドレイン電流を多くするほど gm は大きくなり，低 雑音になりますが，R2 と R3 での電圧降下が大きくな Tr2 の FET のゲートを接地して考えると，Tr1 はソー ス共通増幅回路になり，Tr2 のソースから見たインピー り，電源電圧の利用率が悪くなります．電源電圧の利 用率を確保するには，R2 と R3 を小さくしなければな ダンスは 1/gm です．したがって，FET の差動増幅器 のゲイン GF［倍］は次式で求められます． りません．しかし，R2 と R3 の値を小さくするとゲイ GF ＝ ンが低下します．R2 と R3 の代わりにトランジスタを 使用した定電流回路を構成すれば，この問題から開放 − gmRC 2× （1 ＋ gmRE） ……………………（21 − 1） されますが，今回は回路が煩雑になるため採用しませ んでした． ● R2 と R3 VR1 を含めた R2 と R3 の値を 1 kΩにすると，そこで 前回説明したようにドレイン電流を 5 mA に設定す の電圧降下は 5 V になります．電源電圧の利用率が少 ると，図 2 1 − 2 に示すデータシートのグラフから， 1 kHz で入力換算雑音電圧密度が 0.73 nV/√￣ Hz になり し悪くなりますが，この値と gm ＝ 40 mS からゲイン を計算すると，RE が 0 Ωなので 20 倍になります． ます．差動増幅器なので，3 dB 悪化すると考えると， 目標値ちょうど（約 1 nV/√￣ Hz）になります．そこで， 雑音特性を考慮しつつも，あまりゲインを下げたく ないのでこの値に決定しました． 70 10.4 60 50 入力換算雑音電圧 vN［nV/ Hz ］ 順方向伝達アドミタンス ［mS］ Yfs ドレイン電流を 5 mA に決定しました． 19.6 14.6 25.3 IDSS ＝5.0mA 40 30 ソース共通 20 VDS ＝10V f ＝1kHz TA ＝25℃ 10 0 0 4 8 12 16 20 ドレイン電流 ID［mA］ 24 28 図 21 − 2 図 21 − 1 に使用した FET 2SK369 の gm − ID 特性 1.4 ソース共通 VDS ＝10V f ＝1kHz TA ＝25℃ 1.2 1.0 0.8 0.6 0.1 0.3 1 3 10 30 ドレイン電流 ID［mA］ 図 21 − 3 図 21 − 1 に使用した FET 2SK369 の入力換算雑音電 圧−ドレイン電流特性 VCC RC 1 Tr1 IN gm 1 RE 1 VCC RC 2 OUT 100 RC 1 Tr2 gm 2 RE 2 VEE （a）基本回路 ゲート共通回路の入力インピーダンスは1/g m2． 図 （a） はソース抵抗が RE 1＋RE 2＋1/g m2のソース共通 増幅回路と見なせるので， RE 1＝RE 2＝ RE ，RC 1＝ RC 2 ＝ RC ，gm1＝gm 2 ＝ gm とすると，電圧ゲインG［倍］は， − gm RC − gm RC G＝ ＝ 1＋ gm（2RE ＋1/gm ） 2× （1＋ gm RE ） Tr1 IN OUT gm 1 RE 1 RE 2 1/gm 2 gm 2 Tr2 （b）図 （a） のゲインを 求めやすくなるよ うに変形した回路 図 21 − 4 FET を使った差動増幅回路のゲイン計算 2006 年 11 月号 241
© Copyright 2024 ExpyDoc
