( ) ( ) ) ( ) ) ( ) ( ) ( ) ( )j ) ( )j

eni >> nc ni であるので，（９）式において n(t ) = n とおいて，
∂nTi (t )
= nc ni N Ti − eni + nc ni nTi (t )
∂t
[
]
・・・（12）
と近似できる。これより，
⎡ i
nc ni
nc ni
i ⎤
i
i
n (t ) = ⎢nT (0 ) − i
N T ⎥ exp − en + nc n t + i
N Ti
i
i
en + nc n
en + nc n
⎣
⎦
[(
i
T
)]
・・・（13）
を得る。ここで nT (0 ) は t=0 での濃度であり，電圧ストレス印加直後の nT である。（８）式より，
i
i
[(
)]
I D (t ) = I D (0 ) − qυ ∑ nTi (0) exp − eni + nc ni t
・・・（14）
i
ここで， I D (0 ) は時間ｔによらない成分で，
⎫
⎧
nc i
ε
I D (0 ) = υ ⎨σ P + qN D+ d + q ∑ i n i N Ti −
φbi − qV g + qV ( x ) − (E C , AlGaN − E F , 2 DEG ) ⎬
qd
i e n + nc n
⎭
⎩
[
]
・・・（15）
である。
ここで ICTS 信号 S(ｔ)を
S (t ) ≡ t ⋅
d {I D (t )}
dt
・・・（16）
と定義すると，（14）より
d {I D (t )}
= qυ ∑ nTi (0) eni + nc ni exp − eni + nc ni t
dt
i
) [ (
(
)]
・・・（17）
を得る。
S(ｔ)が極大となるのは，
dS (t )
= qυ ∑ nTi (0)(eni + nc ni )1 − (eni + nc ni )t exp − (eni + nc ni )t = 0
dt
i
[
] [
]
・・・（18）
のときである。
ｉ番目の深い準位によるピークの隣にｊ(=ｉ±１)番目の深い準位によるピークがある場合に，2 つのピークが近
接していなければ，
(e
i
n
+ nc ni ) >> (enj + nc nj ) ，または (eni + nc ni ) << (enj + nc nj ) ，（ i ≠
j ）
なので，隣接ピーク項は無視してよい。そのとき，
t=
1
e + nc ni
・・・（20）
i
n
で，S(t)は極大となり，極大点での時刻ｔより en + nc n を求めることができる。
i
i
-181-
・・・（19）
先述のように本報告では電子トラップからの電子の放出現象を扱うので， en >> nc n であるから（20）式はさ
i
i
らに
t=
1
eni
・・・(21)
と近似できる。
捕獲断面積σi は，電子の捕獲確率 c n ，電子の熱速度 υ th と
i
c ni = σ iυ th
・・・（22）
の関係で結ばれる。熱平衡状態においては，
1 * 2 1 *
3
2
m υ th ≡ m υ th = kT
2
2
2
・・・（23）
ｍ＊：電子の状態密度有効質量
であり，また，
3
⎛ 2πm * kT ⎞ 2
⎟⎟ Mc
Nc = 2⎜⎜
2
⎝ h
⎠
・・・（24）
ｈ：プランク定数
Mc：等価な電子伝導帯底の数（Γ谷では１）
i
であるから，熱平衡状態においては， en は，（11）より
2σ i
e =
gi
i
n
3
2
⎛ Ec − ETi
⎛ 2πm kT ⎞
3kT
⎜⎜
⎟⎟ Mc
exp⎜⎜ −
2
*
kT
h
m
⎝
⎠
⎝
*
⎞
⎟⎟
⎠
・・・（25）
すなわち，
3
⎛ Ec − ETi
2 3σ i ⎛ 2π ⎞ 2 *
2
e =
⎜
⎟ m (kT ) exp⎜⎜ −
gi ⎝ h2 ⎠
kT
⎝
i
n
⎞
⎟⎟
⎠
・・・（26）
となる。これより，
⎛T 2
ln⎜⎜ i
⎝ en
3
⎤
⎡
2
⎞ Ec − ETi
2
3
σ
2
π
⎛
⎞
* 2⎥
i
⎢
⎟=
ln
m
k
−
⎜
⎟
⎟
⎥
⎢ gi ⎝ h2 ⎠
kT
⎠
⎦
⎣
⎛T 2
となるので，1/T vs. ln⎜⎜ i
⎝ en
・・・（27）
⎞
⎟ のアレニウスプロットの傾きα，Y 切片βから以下のように ETi ，σi が得られ
⎟
⎠
る。，
Ec − ETi = αk
・・・（28）
-182-
⎛ h2
⎜
σi =
2 3m * k 2 β ⎜⎝ 2π
gi
3
⎞2
⎟⎟
⎠
・・・（29）
これらの式に基づいて，以下，解析をおこなった。
３) 測定結果と考察
① ドレイン電流過渡変化
Ｖｄ＝５０Ｖ，Ｖｇ＝－５Ｖのストレス電圧を２０秒間印加した後，ドレイン電圧 Vd を８V，ゲート電圧 Vg を０～
２V に変えて，その直後よりドレイン電流の経時変化を測定した。結果を図 1.2.1-96 に示す。(a)はゲート電圧
を０V，（ｂ）は２V にした結果である。いずれも温度 100～250K の範囲で温度依存性を測定している。
これらの図から，試料を２５０K から１００K に冷却すると，電流コラプス現象の時定数が顕著に伸びるとわか
る。ゲート電圧０V の図 1.2.1-96 (a)の例では，室温から２５０K 付近までは電流コラプスは観測されず，それ
以下の温度に冷却すると観測される。温度を下げると電流コラプス状態での電流値は著しく減少し，たとえば，
100K まで冷却した場合には，コラプスの起きていない状態の電流値と比較して，10%以下にまで大幅に電流
値が低下することがわかった。
AlGaN/GaN on SiC （x=0.25)
AlGaN/GaN on SiC （x=0.25)
1.4
1.0
1.2
0.8
1.0
0.6
0.4
Id (A/mm)
Id (A/mm)
Vd= 8V
Vg= 0V
<stress>
Vd=50V
Vg=-5V
20s
T=
T=
T=
T=
0.2
0.0
1E-4
1E-3
0.01
0.1
1
10
100K
150K
200K
250K
100
0.8
0.6
Vd= 8V
Vg= 2V
<stress>
Vd=50V
Vg=-5V
20s
T=
T=
T=
T=
0.4
0.2
1000
time (s)
0.0
1E-4
1E-3
0.01
0.1
1
10
100K
150K
200K
250K
100
time (s)
(ｂ) ゲート電圧 Vg=2V
(a) ゲート電圧 Vg=0V
図 1.2.1-96 ストレス電圧印加後のドレイン電流変化の温度依存性
測定時のドレイン電圧によっても時定数は大きく変化した。ドレイン電圧を８V から２０V で変化させたときの
ドレイン電流の時間変化を測定した。変化の顕著な例として Al 組成 0.25 と 0.35 の場合について図 1.2.197 に示す。いずれの場合もドレイン電圧が増すほど，コラプス状態からの回復が顕著に早まることがわかる。
また，この図からカーブトレーサーなどで電流コラプスを捉える場合に以下の問題があるとわかった。カーブ
トレーサーの電流電圧特性測定の周期は２０ｍｓ（＠５０Hz）であるから，図 1.2.1-97 (b)に示した Al 組成 0.35
の試料をカーブトレーサーで測定すると，ドレイン電圧 20V 以上で測定した場合，電流コラプスが観測されな
い。
しかし，本 ICTS 測定から明らかなように電流コラプスは発生しており，測定周波数を増すと電流コラプスとし
て検知されることになる。測定周波数には注意が必要である。
-183-
1000
0.25
AlGaN/GaN-HEMT (x=0.28)
1.2
Vg=2V
0.15
1.0
<stress>
Vd=30V
Vg=-5V
20s
20V
0.10
12V
8V
0.05
0.00
1E-4
Id (A/mm)
Id (A/mm)
0.20
1E-3
0.01
0.1
1
10
0.8
0.6
20V
<stress>
Vd=50V
Vg=-5V
20s
0.4
16V
12V
0.2
100
1000
time (s)
10V
８V
0.0
1E-4 1E-3 0.01
0.1
1
10
100
1000
time (s)
（ａ）Al 組成 0.28 の場合
（ｂ）Al 組成 0.35 の場合
図 1.2.1-97 ストレス電圧印加後のドレイン電流変化のドレイン電圧依存性
② 電流 ICTS スペクトル
ドレイン電流の過渡変化から，電流 ICTS スペクトル S を（16）式によって求めた。図 1.2.1-96（b）の過渡変
化から ICTS スペクトルを計算した結果を図 1.2.1-98 に示す。明確なピークが観測された。
これらのピーク位置（時定数）から，アレニウスプロットした結果を図６に示す。（２１）式に従って，時定数の逆
数を電子放出確率としてプロットしている。この図から，この現象を電子トラップ準位からの熱的な電子放出と
考えると，グラフの傾きで表される活性化エネルギーは，一定ではない。低温ほど活性化エネルギーが減少し
ている。
0.7
106
0.6
0.5
100K
150K
200K
250K
Vd= 8V
Vg= 2V
26.80384
9.29376
)
s
2
K
(
n
e
/
2
T
S
0.4
0.3
0.2
<stress>
Vd=50V
Vg=-5V
20s
1.22528
0.08904
0.1
105
Vg=2V
104
9.29376
0.0
-0.1
1E-4
1E-3
0.01
0.1
1
10
100
1000
time (s)
103
2
4
6
8
10
12
1000/T (1/K)
図 1.2.1-99 アレニウスプロット
図 1.2.1-98 電流 ICTS スペクトル
③ ドレイン電圧依存性
上記の検討において同時に，測定時のドレイン電圧Ｖｄに依存してドレイン電流変化の時定数が変化すると
いう現象が観測された。ドレイン電流の過渡変化をＶｄ＝８～２０Ｖで測定し，その時定数から（21）式により電
子放出確率ｅｎを見積もってドレイン電圧Ｖｄとの相関を検討した。ゲート電圧Ｖｇが０Ｖの場合と２Ｖの場合につ
いて，結果を図 1.2.1-100 に示す。100Ｋから 250Ｋの，測定したすべての温度範囲で，ｅｎはＶｄに対して指数
関数的に変化している。すなわち，ドレイン電圧を増すと電流コラプスからの回復が指数関数的に早まること
-184-
を意味している。
一般に電流コラプスは，動作電圧（ドレイン電圧）が高いほど顕著に現れやすいといわれている。電流コラプ
スの発生は，電子トラップへの電子の捕獲過程と電子トラップからの電子の放出過程のバランスで決まってい
るから，高電圧になるほど電流コラプスが強まるというのは，電子トラップへの電子の捕獲がより顕著になるた
めと理解できる。
103
103
Vg=2V
Vg=0V
en　（1/s）
102
101
100
100K
150K
200K
-1
10
10-2
8
10
12
14
16
18
101
100
10
100K
150K
200K
250K
-1
10-2
20
8
10
12
Vd (V)
14
16
18
20
Vd (V)
(a) Vg = 0V
(b) Vg = 2V
図 1.2.1-100 電子放出確率ｅｎのドレイン電圧依存性
したがって，何らかの方法で電子トラップ濃度を低減し，比較的早い段階でトラップへの電子の捕獲を飽和
させることができれば，ドレイン電圧が高いほど放出が早まる点で，電流コラプスが起こりにくくなると推測され
る。
前節の検討と同様に，各ドレイン電圧ごとにアレニウスプロットした結果を図 1.2.1-101 に示す。図 1.2.1-99
と同様，グラフの傾きは一定しておらず，この現
象の活性化エネルギーは一定ではない。低温
106
になるほど，活性化エネルギーが減少する傾向
が見られる。
105
④ 自己発熱に伴う温度補正
温度依存性から活性化エネルギーを算出す
る場合，素子の温度が正しく計測されている必
要がある。今回の検討ではドレイン電流を通電
した状態で温度測定しており，自己発熱による
T2/e n (K 2s)
en　（1/s）
102
素子温度の上昇の効果が無視できない。しかし
Vg=2V
104
Vd=8V
Vd=12V
Vd=16V
Vd=20V
3
10
ながら，微細構造を有する HEMT 素子におい
て，ゲート電極から１μｍ以内という微小部分の
102
温度計測は，熱電対等による従来の接触を伴う
計測方法では計測自体による熱の散逸の効果
が無視できないため，困難である。
0
5
10
1000/T (1/K)
15
図 1.2.1-101 アレニウスプロット（Ｖｄ依存性）
本報告では，別途，本プロジェクトで新たに技
術開発されたマイクロラマン分光装置を使った非接触での温度計測により，動作中の温度分布を測定したの
-185-
で，その結果を使って，温度補正を試みた。
室温で測定した HEMT 素子内の温度分布を図 1.2.1-102 に示す。図のゲート電極の右側，すなわちドレイ
ン電極側で著しい温度上昇が生じていることがわかる。本検討では通電時のドレイン電圧は最大２０V である
から，図から温度上昇ΔT が最大 70deg ほどであると推定できる。
120
10V,
20V,
30V,
40V,
Temperature [℃]
100
5.9W/mm
11.3W/mm
16.2W/mm
20.5W/mm
80
60
gate
40
20
0
2
4
6 8 10 12 14 16
Position [μm]
図 1.2.1-102 ラマン分光法による HEMT 素子内の温度分布
上記は室温での測定結果であり，環境温度が低下すると温度上昇ΔT は変化すると考えられる。また，基
板材質や厚さ，通電する際の電力密度などにも依存すると考えられる。V.O.Turin らは計算機シミュレーショ
ンにより，ゲート長 Lg=2μm，ゲート幅
Wg=40μm，ゲート・ドレイン電極間距離
Lgd=3μm の単一ゲート HEMT の場合
に，電力密度が 15W/mm （ 20V ，
250deg（＠300K）ほど温度上昇すると指
摘している 17)。一方，M.Kuball らによるマ
イクロラマン分光測定によれば，
15W/mm（30V，0.5A/mm）のときΔT＝
70deg 程度である
18)
。なお,論文中で
Kuball らは総電力で議論しているが，
Turin らの計算によれば，単一ゲートの
場合には，ゲート幅あたりで議論した方
T　(degC)
0.75A/mm）のとき，素子はΔT＝150～
180
160
140
120
100
80
60
40
20
0
0
がよく，本検討でもゲート幅あたりで考慮
した。我々の測定においても，同様の条
measured by K.Kosaka (this work)
(Wg=0.04mm)
M.Kuball et al.1（Ref.18)
(Wg=0.2mm)
fitted
Y =16.97828+2.88027 X+0.06982 X2
5
10
15
20
power dissipation (W/mm)
25
図 1.2.1-103 電力消費と温度上昇の相関
件でΔT=70deg 程度と Kuball らと同様の
結果を得ている。Turin らのシミュレーションは２～３倍程度，過大評価している可能性が高いと思われる。
-186-
図 1.2.1-101 の結果から温度 T と電力消費量 P との相関をまとめ，図 1.2.1-103 に示す。やや非線形性が
あるものの，電流 ICTS で検討している領域は 10W/mm 以下の領域であるから，その範囲では温度上昇ΔT
と P はほぼ比例しているとみなせる。
また，ΔT は基板の熱伝導率と単純な比例関係にはない。SiC のκ＝3.3W/cmK とサファイアのκ＝
0.35W/cmK でΔT は２倍ほどしか変わらず，κの温度依存性もほぼ T に反比例する（κ∝１／Ｔ）とわかって
いる 19，20，21）。
すなわち，これらの結果から近似的に
P
ΔT ∝
2
P
P0
log κ
κ0
∝
2
P0
log
T0
・・・（30）
T
が成立するとみなせるので，図 1.2.1-103
に示したデータより本検討では
2 .9 P
ΔT =
2
log 300
106
・・・（31）
T
の近似式を用いて，各温度 T における温度
105
)
s
2
K
(
n
e
/
2
T
104
Vg=2V
Vd=8V
Vd=12V
Vd=16V
Vd=20V
3
10
上昇分の補正をおこなった。
補正した温度を用いて，再度，電子放出
102
現象に関してアレニウスプロットした結果を
図１１に示す。素子の自己発熱による温度
0
5
10
15
1000/T (1/K)
上昇の影響を考慮しても活性化エネルギー
は一定値に近づかないことが明らかである。
図 1.2.1-104 温度補正後のアレニウスプロット
したがって，本検討で検出された電流コラ
（Vd 依存性）
プスを引き起こしている電子トラップ準位は，
離散的な単一のトラップ準位ではなく，禁
0.20
制帯内にエネルギー的に連続的に分布す
Vg=2V
T=200K
る準位，すなわち，表面準位であると推定
0.15
⑤ コラプスの活性化エネルギーのドレイン
電圧依存性
図 1.2.1-104 に示すグラフの傾きから，あ
Ec - Ef (eV)
される。
0.10
0.05
る温度における AlGaN 表面準位からの電
子放出の活性化エネルギーを求めることが
できる。温度 200K で求めた結果を図
0.00
1.2.1-105 に示す。ドレイン電圧が増すほ
ど，表面トラップからの電子放出に必要とな
るエネルギーが減少することがはっきりとわ
5
10
15
Vd (V)
20
25
図 1.2.1-105 電子放出の活性化エネルギー
かる。
表面トラップ準位に対する電子の捕獲確率が，ストレス電圧を増すほど増加し，測定される活性化エネル
ギー（キャリア捕獲障壁高）が減少するという報告
15)
がある。この現象は，ストレス電圧の増大によりストレス印
加時の電流が増し，結果的に AlGaN の表面トラップ準位に多くのキャリアがトラップされたためと推測されて
いる。すなわち，捕獲確率やトラップ準位が変化したわけではなく，伝導電子帯の電子濃度の増加で説明し
-187-
ている。
一方，本検討では，すべての場合でストレスの印加条件は同一であり，表面準位にトラップされている電子
の濃度はほぼ同じとみなせる。このため，図 1.2.1-100 に示すドレイン電圧依存性は電子の放出確率の変化
で説明されなければならない。したがって，図 1.2.1-105 に示すようにトラップ準位から伝導電子帯に励起す
るために必要なエネルギーが，ドレイン電圧によって変化していることは明らかである。各ドレイン電圧におけ
るエネルギー値は前述の電子捕獲に必要なエネルギーの文献値と酷似しており，同一のメカニズムで AlGaN
表面準位で電子の捕獲・放出が起きている可能性が高い。このようなドレイン電圧依存性が生じる原因につ
いては明らかではないが，ゲート電極のドレイン端付近には電界が集中するため，トンネル効果によって励起
エネルギーの低エネルギーシフトが生じたものと考えられる。
４）まとめ
AlGaN/GaN－HEMT に生じる電流コラプスの原因を明らかにするため，ストレス印加後のドレイン電流に対
して，直接，電流 ICTS 測定を実施した。その結果，電子放出確率は温度によって変化するものの，それから
算出される活性化エネルギーは温度に対して一定ではないことがわかった。通電による自己発熱の影響を考
慮した結果，やはり温度により変化していることは明確となった。これは現象が離散的トラップ準位ではなく連
続的なエネルギー準位によって引き起こされていることを示唆する。また，ゲート電圧を０V もしくは順方向とし
て表面空乏層を薄くするとコラプス現象が顕著となるため，トラップ準位は表面もしくは表面の極浅い層に存
在すると推定できる。
さらに，ドレイン電圧が高いほど電子放出確率が増加する現象が観測され，これはトラップ準位から電子が
放出されるために必要なエネルギーが減少しているためであることがわかった。
参考文献
１) M.A.Khan et al.,Electron. Lett., 30, 2175 (1994)
2）S.C.Binari et al., Solid-State Electron., 41, 1549(1997)
3）R.Vetury et al., IEEE Trans. Electron Devices, 48, 560(2001)
4）R.Fisher et al., Electron. Lett., 19, 789(1983)
5）T.H.Ning et al., J. Electron. Matter., 6, 65(1977)
6）L.Forbes et al., IEEE Trans. Electron Devices, 26, 1816(1979)
7）J.J.Wysocki et al., IEEE Trans. Electron Devices, 29, 1798(1982)
8）B.M.Green et al., IEEE Electron Device Lett., 21, 268 (2000)
9) S.C.Binari et al., IEEE Trans. Electron Devices, 48, 465 (2001)
10）O.Mitrofanov et al., Appl. Phys. Lett., 82, 4361(2003)
11）B.Luo et al., Appl. Phys. Lett., 80, 1661(2002)
12）A.Jimenez et al., IEEE Electron Device Lett., 23，306（2002）
13）R.Coffie et al., IEEE Electron Device Lett., 23, 588(2002)
14)T.Mizutani et al., IEEE Trans. Electron Devices, 50, 2015(2003)
15)H.Hasegawa et al., J. Vac. Sci. Technol., B 21, 1844(2003)
16)T.Hashizume et al., Appl. Surf. Sci., 234, 387(2004)
17）V. O. Turin, et al., J. Appl. Phys., 100, 054501(2006).
18）M. Kuball, et al., phys. stat. sol. (a) 202, 824(2005)
19）M. Kuball, et al., IEEE Electron Device Lett., 23, 7(2002).
20）J. Zou, et al., J. Appl. Phys., 92, 2534(2002).
21）W.L.Liu, et.al., J. Appl. Phys., 97, 073710(2005).
-188-
(2) 高出力高周波デバイス解析技術
高出力高周波デバイス解析技術
では、第１に、AlGaN/GaN HFET
5c8eS2
層の Al 組成、膜厚の違いが、
ショットキ電極の逆方向リーク電
流特性にどのような影響を及ぼす
かを、ショットキ TEG を作製して
調べた。HFET のゲートを構成す
るショットキ電極の逆リーク電流
を極力押さえることが、HFET の
高耐圧、高出力実現に重要な課題
である。Al 組成 25、28、35%、
AlGaN 膜厚 25、30、37nm の、サ
ファイア基板上の AlGaN/GaN エピ
Current density(A/mm2)
ウェハーにおける、AlGaN バリア
1.E+01
1.E+00
1.E-01
1.E-02
1.E-03
1.E-04
1.E-05
1.E-06
1.E-07
1.E-08
1.E-09
1.E-10
-8
図Ⅲ .2.2-7 AlGaN/GaN ショットキ TEG
の I-V 特性の Al 組成依存性
Al35%(1A)
Al28%(1B)
Al25%(1C)
-6
-4
-2
Voltage(V)
0
2
ウェハーに、ショットキ TEG
（Ni/Au ショットキ電極、直径 200
μm）を作製し特性を評価した結
果、Al 組成を少なくし、AlGaN 膜
厚を厚くすることで、逆方向リーク電流を低減できることがわかった（図Ⅲ.2.2-7、Ⅲ.2.2-8）
。
A (Al 35 %)
B (Al 28 %)
C (Al 25 %)
A/mm2
1e-0
1e-1
1e-2
1e-3
1e-4
1e-5
図Ⅲ.2.2-8 Al 組成の異なる AlGaN/GaN ウェハーに対するショットキ
TEG の逆リーク電流のウェハー内分布（－8 V）
更に、AlGaN 膜厚を 30nm とし、Al 組成を 25、28、35%と変えて AlGaN/GaN HFET TEG（ゲー
ト長 3μm、ゲート幅 40μm）を作製し、ショットキゲート逆方向リーク電流を評価した。その結
果、Al 組成が増すにつれ、表面モフォロジは、ピット、亀裂が広がり、長くなり、また、AFM
観察での表面粗さもこれに対応して増大し、逆方向リーク電流も増大傾向が明らかとなった（図
Ⅲ.2.2-9）。
さらに、(1) ヘテロ構造ウェハー解析技術の項で記した、他 4 社ウェハーとの比較において、
ショットキ TEG でのショットキ特性（障壁高さ、n 値、逆方向リーク）の比較も行った。その結
果、ショットキ特性は、他社ウェハー中のトップの特性値にまでは至らず、表面モフォロジ改善、
-189-
5c8eS2
欠陥密度低減で、デバイス特
示唆された。
高出力高周波デバイス解析
技術の第 2 として、3 件の新
規な解析評価技術の開発を進
めた。その 1 として、電界分
布可視化技術の開発のための
装置整備を進めた。HFET デ
バイスの高耐圧、高出力化の
Current density(A/mm2)
性の改善が期待されることが
1.E+01
Idg
(mA/mm)
1.E+00
1.E-01
1.0E+01
1.E-02
1.0E+00
1.E-03
1.0E-01
1.E-04
1.0E-02
1.E-05
Al35%(1A)
1.E-06
1.0E-03
1.E-07
1.0E-04
Al28%(1B)
1.E-08
1.0E-05
Al25%(1C)
1.E-09
1.0E-06
1.E-10
1.0E-07
-8
-6
-4
-2
Voltage(V)
0
10
20
微小な領域の電界分布を測定
Al 28 %
Al 25 %
0
2
30
40
-Vdg (V)
達成には、素子を高電圧まで
動作させた状態で、素子内の
Al 35 %
図Ⅲ.2.2-9 AlGaN/GaN HFET TEG のショットキゲート逆リー
ク電流の Al 組成依存性
し、ウェハーの表面モフォロ
ジ、欠陥分布等と対比評価することによって、微小領域での課題把握と改善策構築が重要な武器
となる。AFM（原子間力顕微鏡）による表面及び断面のモフォロジ・欠陥観察と KFM（ケルビン
プローブフォース顕微鏡）による電界分布観察の組み合わせが基本となるが、素子に 100V 以上
の高電圧を印加した状態で、かつ、空間分解能がサブμm オーダの測定をできる既製の装置はな
く、新規技術の開発となる。試料プロービング法、帯電防止法等を工夫し、電位分布像の空間分
解能として、30nm 以下が可能なことを確認した。あわせて、断面観察に重要な平坦な断面作製法
も検討した（図Ⅲ.2.2-10）。
(a)
(b)
0.5 μ
図Ⅲ.2.2-10 AlGaN/GaN ヘテロ構造ウェハーの（a）表面形状像
（AFM 観察）に対応する（b）電位分布像（KFM 観察）
その 2 として、Ka 帯（26.5～40GHz）HFET パワー評価技術開発のための装置整備を進めた。
Ka 帯 HFET の最大出力電力を得るには、HFET 入出力側のインピーダンスをチューナによって系
統的に変化させ、最適インピーダンス条件を求めなければならない。20W@26GHz のプロジェク
ト最終目標に合わせ、最大周波数 40 GHz、CW 出力 20 W 以上の測定を可能にする評価装置の整
備を進めた。
その 3 として、深い不純物準位の評価技術として、光 ICTS（等温過渡容量分光）法による解析
評価を行うため、ショットキ TEG を用いて、測定データの集積を進めた。
-190-
（H16 年度）
(2-1) AlGaN/GaN HFET における AlN スペーサ層の検討
（2-1-１）デバイス構造
AlGaN/GaN HFET のヘテロ接合界面にスペーサ層として薄い AlN 層を挿入した AlGaN/AlN/GaN
構造では、電子チャネル層が AlN に接し、混晶半導体である AlGaN より分離されるため、合金散乱が低
減されて、チャネル移動度が増すことにより、HFET 特性の向上が期待される。図 2-1-1 に AlN スペーサ
層が有る場合と無い場合のエネルギーバンド図を示す。図 2-1-2 に作製したヘテロ構造ウェハの断面図
を示す。2 インチ径半絶縁性 4H-SiC 基板の上に MOCVD 成長法で、AlN 成長バッファ層を成長後、厚
さ 2μm の GaN 層を成長した後、AlGaN バリア層を成長した試料Ａと、AlN スペーサ層を成長して、
AlGaN バリア層を成長した試料Ｂを作製した。
図 2-1-1 AlN 層を挿入したエネルギーバンド図
図 2-1-2 作製試料断面図
表面モフォロジーを AFM（原子間力顕微鏡）で観察した結果を図 2-1-3 に示す。試料 A と B で表面
モフォロジーに大きな差異は見られなかった。XRD（X 線回折）測定得られた AlGaN 層の Al 組成と膜厚、
GaN 層の歪量、及びウェハの反り量を図 2-1-4 に示す。Al 組成、AlGaN 膜厚に差異は見られなかったが、
AlN スペーサ層を挿入した試料 B においては、GaN 層の歪が低減し、ウェハの反りが緩和された。
図 2-1-3 表面モフォロジーAFM 像
図 2-1-4 GaN 層の歪量とウェハの反り量
-191-
（2-1-２）特性測定
ホール測定によるシートキャリア濃度と移動度の測定結果を表 2-1-1 に示す。シートキャリア濃度に大
きな変化は見られないが、移動度は AlN スペーサ層の挿入により、約 17 % 増加しており、AlN 層挿入に
よるヘテロ接合界面における合金散乱の低減効果によるものと考えられる。
表 2-1-1 ホール測定によるシートキャリア濃度と移動度
直径 200μm の Ni/Au ショトキー電極を形成したショットキーダイオードの電流電圧特性を図 2-1-5 に
示す。オーミック電極は Ti/Al/Nb/Au を用い、窒素イオン注入で素子分離を行っている。AlN スペーサ層
を挿入した試料においては、逆方向非飽和領域（0 ～約 – 3 V）におけるリーク電流が 1 桁以上増加し
ているのがわかる。図 2-1-6 にデバイスプロセスを施した後のウェハ表面の AFM 像を示すが、AlN ス
ペーサ層を挿入した試料においては、10μm 角に数個程度の密度で、サブμm 大の穴が表面に見られ
た。加熱処理等のデバイスプロセスで生じたと見られ、逆方向リーク電流増加の原因と考えられる。
図 2-1-5 ショットキーダイオードの電流電圧特性
図 2-1-6 デバイスプロセス後のウェハ表面ＡＦＭ像
Ti/Al/Nb/Au オーミック電極を用いた TLM 測定で得られたオーミック電極の接触抵抗を図 2-1-7 に
示す。AlN スペーサ層の挿入により、接触抵抗の約 16%の増加が見られた。図 2-1-8 に得られた HFET
のドレイン静特性を示す。AlN スペーサ層を挿入した HFET のドレイン特性は、挿入しない場合とほぼ同
じで、AlN スペーサ層挿入による移動度増加によるシート抵抗低減の効果が、オーミック電極接触抵抗増
加のため打ち消されたものと考えられる。
-192-
図 2-1-7 TLM 測定によるオーミック電極の接触抵抗
図 2-1-8 HFET のドレイン静特性
（2-1-３）まとめ
AlGaN/GaN HFET における AlN スペーサ層の挿入で、ヘテロ界面における合金散乱の低減によると考
えられるチャネル移動度の増加、及びそれに伴うシート抵抗の低減が確認できた。しかしながら、オーミック
電極接触抵抗の増大、及びデバイスプロセスに伴うウェハ表面構造劣化によるショットキー逆リーク電流増
大が観測され、HFET 特性の向上のためには、デバイスプロセスの改善が必要なことがわかった。
（H17 年度）
(2-2) 平面 KFM 法による AlGaN／GaN HFET の電流コラプス解析
（2-2-1）研究の背景
GaN 系 HFET を高周波，大出力で動作させようとすると，低周波でのデバイス特性から予測される出力よ
り著しく出力が低下してしまうことがある。大きなバイアス電圧が印加された直後に発生するこの電流コラプス
現象は，GaN-HFET の高出力化の大きな阻害要因のひとつになっている。
このコラプス現象の発生メカニズムとして，ゲート電極のドレイン端付近の電子トラップ準位への自由電子
の捕獲
1,2)
，あるいは GaN バッファ層に存在する電子トラップ準位への自由電子の捕獲 3)の双方が原因とし
て示唆されている。前者はゲート遅延（gate lag）として，後者はドレイン遅延（drain lag）として観測される現
象を引き起こすと考えられている。表面の電子トラップ準位に自由電子が捕獲されると，AlGaN 表面電位の
低下が予想される。この観点からケルビンプローブフォース顕微鏡（Kelvin Probe Force Microscope；以下，
KFM）により AlGaN 表面電位の変化が測定されて，AlGaN 表面電位と電流コラプスとの間には相関のある
ことが指摘されている４-7)。
ゲート遅延現象については，SiN 保護膜をつけると，著しく軽減することが知られている。このことから，表
面の電子トラップ準位は表面酸化膜，あるいは表面の窒素空孔など，結晶の表面欠陥と関連した準位の可
能性が高いと思われる。GaN-HFET の準ミリ波領域への適用を考えると，Al 組成の高組成化による二次元
電子ガスの高濃度化はひとつの有用な手段であるが，一方で Al 組成を増すと表面が酸化しやすくなり，上
記，表面欠陥濃度が増すことによって電流コラプスがさらに重大な阻害要因となる恐れがある。
-193-
今回，Al 組成の高組成化の観点で，AlGaN 表面電位と電流コラプスとの相関を調べた。AlGaN/GaN－
HFET デバイスの表面電位の変化を，オンウェハ状態で通電しながら KFM を用いて実測し，電位分布，お
よびその過渡変化の時定数の Al 組成依存性について検討した。
（2-2-2）実験方法
（ｉ）測定方法
表面電位分布は，セイコーインスツルメンツ社（現，SII ナノテクノロジー社）製 KFM を使用して測定した。
同社製 SPI-4000 型制御系および SPA-500 型ステージ系をベースにして，本検討のために改造を加えて
いる。
改造の主要な点は，
１）オンウェハ状態で六端子での通電を可
能とするプローブカードに適応したプ
表 2-2-1 KFM 装置の主な仕様
ロービングシステムの構築（SPA-500）
２）最大±100V まで試料に電圧を印加し
ての測定を可能とする高電圧測定・保
護回路系の構築（SPI-4000）
３）同一ライン上での電位の繰り返し測定
結果を時系列的に二次元マップで表
示できるソフトウェアの作成
の３点である。これらはセイコーインスツルメ
ンツ社の協力のもとで実施された。使用した
KFM 装置の主な仕様を表 2-2-１にまとめた。
試料に通電するための電源としては，アドバ
ンテスト社製 DC 電源 R-62４3 型 2 台をパソ
コンで制御して用いた。
項
目
仕
様
観察試料サイズ
最大 150ｍｍ
観察可能領域
最大 80μm
測定雰囲気制御
なし（常圧大気中）
温度制御
なし（室温）
カンチレバー印加／
印加電圧変調方式
試料台印加手動切替
Rh 両面コート単結晶 Si
カンチレ材質
バー
バネ定数 2.6N/m
電位電位分解能
像
空間分解能
約 10ｍV
約 30nm
また，試料の電気的特性を測定するため，ア
ジレント・テクノロジーズ社製半導体パラメー
タアナライザ 4156B 型，および，日本テクトロ
表 2-2-2 エピ構造パラメータ
ニクス社製カーブトレーサー370A 型を使用
AlGaN の
Al 組成
AlGaN 膜厚
(nm)
１A
0.35
30
１B
0.28
30
１C
0.24
30
２A
0.28
25
２B
0.28
30
２C
0.28
37
B5
0.35
23
B４
0.27
28
B6
0.22
32
試料番号
した。
（ｉｉ）測定試料
評価したサンプルは，愛知サイト，およびＢ
社に依頼して MOVPE 法により成長した
AlGaN/GaN 系 HFET である。サファイア基
板の上にバッファ層を成長した後，２μm の
厚みの GaN 層を成長し，AlGaN 分極層を形
成している。エピ断面構造を模式的に図 22-１に示す。AlGaN の Al 組成は 22%から
35%，膜厚は 23nm から 37nm で，X 線回折
によるω-2θ測定結果から求めている。使用
したエピ結晶試料について，表 2-2-2 にまと
めた。 KFM 観察ではダイオードとダブル
シリーズ１
Al 組成
依存性
シリーズ２
AlGaN 厚
依存性
シリーズ３
Al 組成
依存性
（B 社）
-194-
ゲート（DG）-HFET の 2 種類の素子構造を使用した。平面模式図を図 2-2-2 に示す。オーミック電極には
Ti/Al/Mo/Au，または Ti/Al/Nb/Au を使用し，ショットキー電極には Ni/Au を使用した。保護膜は使用し
ていない。主なデバイス寸法を表 2-2-3 に示す。
500μm
500μm
AlGaN
ショットキー
Drain
D
GaN(2 μ m)
< 1010 >
200μm
buffer
Source
サファイア基板
S
オーミック
Source
Gate
G
(isolation)
（ｂ）DG-HFET
（ａ）ダイオー
図 2-2-1 エピ構造
図2-2-2 KFM観察した素子の模式図
表 2-2-3 デバイスサイズ
素子
ダイオード
ダブルゲート
HFET
パラメータ
サイズ
ショットキー電極直径
200μm
電極間距離
3μm
表面保護膜
なし
ゲート長 Lg
1.2～1.5μm
ゲート幅 Wg
50μｍ×２本
ソース・ゲート間距離 Lsg
1.5μm
ゲート・ドレイン間距離 Lgd
3.0μm
表面保護膜
なし
DG-HFET 測定サンプルに，通電用プローブを下ろした
状態で，KFM 搭載の高倍率顕微鏡により上方より観察した
像を図 2-2-3 に示す。
隣り合ったプローブ先端間の距離は約１５０μm であり，
KFM 観察専用のプローブカードを製作してプロービングを
実現している。
（2-2-３）結果と考察
（ｉ）電極間の電位分布
図 2-2-3 プロービング例
ＫＦＭ法の大きな特長のひとつは，表面形状の測定と電
位分布の測定が同時におこなえる点である。これによって，電位測定点の正確な空間位置が決定できる。
-195-
500μm
Al x Ga 1 -x N
電極間距離が数μm しかないデバイスにおいては，この点は非常に重要である。
図 2-2-4 は，KFM を用いてダイオード構造の電極間部分の表面形状像と電位像を同時に二次元マッピ
ング測定した例である。ショットキー電極に－２Ｖの逆方向電圧を加えている。
ＫＦＭ測定では，表面の凹凸が電位測定値のノイズとして現れることがある。今回の場合，左の図（図 22-4(a)）に示す形状像を見ると，オーミック電極の表面は熱処理によって非常に荒れているが，これと比較
して右の電位分布像を見ると，オーミック電極表面（Ａｕ系合金）の電位は均一になっており，今回使用し
た測定条件においては電位計測値に形状の凹凸が影響していないと確認できた。
オーミック電極の表面電位と AlGaN の表面電位，あるいは AlGaN の表面電位とショットキー電極の表面
（Ａｕ）電位の間には，わずかな電位のギャップが観測される。このギャップは今回の測定では非常に再現
性が高く，その絶対値から表面構成材料の仕事関数の差が原因と考えられる。
図を見ると，電極間のＡｌＧａＮ表面の電位は一様に変化するのではなく，ショットキー電極近傍での変
化が特に著しい。このような比較的低電圧の状態から，ショットキー電極近傍に電界が集中する傾向が生
じているとわかる。
AlGaN
Schottky
AlGaN
Ohmic
（ａ）表面形状観察像
Schottky
Ohmic
（ｂ）電位分布観察像
図 2-2-4 ＫＦＭ観察結果（V=－2V の場合）
（ii）電流コラプス発生状態での電位分布
電流コラプス現象は，ソース（ゲート）～ドレイン電極間に高電圧を印加した直後のドレイン電流の低下
やソース抵抗の増加として観測できる。
試料（シリーズ１）の HFET について，ドレイン電流をカーブトレーサーを使って６０Hz で測定した。その
結果は電流コラプスの典型的な挙動をしている。結果を図 2-2-5 に示す。最初にドレイン電圧 Vds を０～
８V まで掃引したときの I-V カーブを青色プロットで，次に Vds を２０V まで掃引したときの I-V カーブを赤
色プロットで示した。Al 組成 0.24 の場合，同図(a)に示したように Vds=20V まで掃引するとソース抵抗が
顕著に増加しており，大きな電流コラプスが発生した。また，同図（ｂ），（ｃ）を見ると，Al 組成が増すほど電
流コラプスは減少する傾向にあることがわかる。
一方，Al 組成を増すと最大ドレイン電流は増加する。Al 組成 0.35 では約 2 倍強となった。電流コラプ
スの比較のために図では縦軸のスケールを変えていることに注意されたい。Al 組成を増すとコラプスは減
少するが，同図(c)の赤色のカーブを見るとわかるように，若干のヒステリシスが発生している。電流コラプス
の原因とは異なる何らかの電子トラップが AlGaN エピ膜中に発生していると考えられる。
-196-
Ids (A/mm)
Ids (A/mm)
0.15
0.10
0.05
0.00
0
10
Vds (V)
20
(a) Al 組成 0.24
0.25
0.5
0.20
0.4
Ids (A/mm)
0.20
0.15
0.10
0.3
0.2
0.05
0.1
0.00
0
0
10
Vds (V)
20
(b) Al 組成 0.28
0
10
Vds (V)
20
(c) Al 組成 0.35
図 2-2-5 ３端子Ｉ－Ｖ特性（シリーズ１）
このサンプルについてストレス電圧印加前後での 2 次元電位分布の変化をＫＦＭを用いて測定した。
ショットキー電極にストレス電圧として逆方向バイアス電圧 10V を 10 分間印加した。測定は無バイアス状
態でおこなった。結果を図 2-2-6 に示す。電極間のショットキー電極近傍に電位が顕著に低下した部分
が発生した。同様の現象は G.Koley らも指摘しており，これがゲート電極からの電子の注入により生じたと
するモデルを示している５）。
（ａ）初期状態
（ｂ）ストレス電圧印加後（コラプス状態）
図 2-2-6 ストレス電圧印加前後の電位分布変化
（無バイアス状態で測定）
次にストレスの強度による電位の変化について検討した。ストレス電圧を逆方向電圧で４V から１０V ま
で変化させた場合の，ストレス電圧解放後の電極間の電位分布を計測した。測定時は無バイアス状態とし
ている。結果を図 2-2-7 に示す。なお，次節で述べるように電位は経過時間とともに変化するが，ここでは
電位分布の時間変化については無視している。ＫＦＭ装置のスキャン速度の制約から，ストレス電圧を解
放した直後１秒以内の計測は困難であるため，これらのデータはいずれもストレス電圧を解放した後，一
定時間（約５秒）経過した時点で測定している。
-197-
Schottky
electrode
図を見ると印加する逆方向
電圧が大きいほど，ストレス電
圧解放後の最低電位が下
は逆方向電圧が大きいほど
ショットキー接合の逆方向
リーク電流も増すため，注入
電子量が増えて電子トラップ
による電子の捕獲が進み，電
位が下がると考えられる。また，
逆方向電圧が増すと，最低
電位の空間的位置がショット
キー電極から離れていく様子
0.2
Electric Potential (V)
がっていることがわかる。これ
が見える。強い電界で引きず
られた電子によって，電極か
-4V
0
-0.2
-6V
-0.4
-8V
-0.6
-10V
-0.8
0
1
2
3
4
5
Distance (μｍ）
ら離れた位置でも電子の捕
図 2-2-7 ストレス電圧依存性
獲が進んでいると考えられる。
図 2-2-5 に示した３端子Ｉ－
Ｖ特性では，電流コラプスは Al 組成にはっきりと依存していた。したがって，電位分布においても Al 組成に
よって違いが生じると予想される。
そこで，Ａｌ組成の異なるシリーズ１のサンプルについて，先述と同様にストレス電圧（－１０V，２分間）印加直
後の１次元電位分布を KFM で測定した。結果を図 2-2-8 に示す。予測したように，Al 組成が増すほど，最
低電位は上昇しており，電流コラプスの減少と
同傾向を示すことがわかった。トラップされてい
る電子の密度が減少したと考えられる。
bias stress: -10V 2 min.
（ｉｉｉ）電位分布の過渡的な変化
電位分布の時間的な変化を測定する為，今
回あらたに，電極間のラインスキャン位置を固定
して，経時変化を二次元表示させるソフトウェア
を作成した。
ストレス電圧として，ショットキー電極（ゲート電
極）にＶgs＝－１０Ｖを，さらに HFET 構造ではド
レインに電圧Ｖｄｓ＝５Ｖを印加した。５分間保持
electric potential (V)
0.2
し，無バイアス状態（Vgs=Vds=0V）に戻して電位
分布の変化を観察した。
サンプル１C（Al 組成 0.24）を用いて測定した
Al 0.35
0
ショットキー
電極
-0.2
Al 0.28
-0.4
Al 0.24
-0.6
@0V
-0.8
0
1
結果を図 2-2-9 に示す。
ダイオード構造でのショットキー電極，オーミッ
2
3
4
position (μm)
5
図 2-2-8 Al 組成依存性
ク電極間の電位分布の変化を図(ａ)に，HFET 構造でのソース電極，ドレイン電極間の電位分布の変化を図
（ｂ）に示した。
図の見易さのため，これ以降では縦軸上方を負として表示している。
-198-
6
V：off
オーミック電極
ドレイン電極
ショットキー電極
0
0
10
1500
[s]
3000 0
10
800
ソース電極
[s]
1600 0
［μm］
［μm］
ゲート電極
（ａ）ダイオード構造
（ｂ）HFET 構造
図 2-2-9 電極間電位の過渡変化（サンプル１C)
ストレス電圧をオフした直後から，指数関数的に電位が変動していることがわかる。HFET 構造ではゲート電
極の両側に電位のピークが発生している。これは，ソース～ゲート間に 10V のストレス電圧が加わった為，
ゲート～ドレイン間と同様に，ゲート電極から電子が注入されたためであろうと思われる。
次に，Ａｌ組成依存性を調べるためにシリーズ１とシリーズ 3 のサンプルについて図 2-2-9 と同様の測定を
おこなった。ラインスキャンにおける電位のピーク値を計測し，その時間変化をプロットした。図 2-2-10 に結
果を示す。
図（ａ）が愛知サイトで成長した試料，図（ｂ）がＢ社に依頼して成長した試料で，いずれもはっきりとしたＡｌ組
成依存性が観測された。ストレス電圧印加直後の電子ポテンシャル（負電位）は，Ａｌ組成が減少するほど大
きくなり，また変化の時定数は長くなることがわかった。
1
electronic potential (V)
1
electronic potential (V)
Al 0.24
Al 0.28
Al 0.35
Al 0.22
0.1
Al 0.27
Al 0.35
0.1
0
1000
2000
3000
0.01
0
time (s)
1000
2000
time (s)
（ａ）試料シリーズ１（愛知サイト品）
（ｂ）試料シリーズ３（Ｂ社品）
図 2-2-10 ピーク電位値の時間変化
-199-
3000
電子ポテンシャルの変化量Δφの時間変化を，初期値Δφ０，トラップした電子の熱的放出確率ｅｎを用い
て
Δφ = Δφ 0 exp(− en t )
でフィッティングしたときの放出確率ｅｎを図 2-2-11 に示す。
この図より Al 組成依存性を検討したシリーズ１とシリーズ３のグループについては，電子放出確率と Al 組成
との間に，明らかな相関が認められる。
Ａｌ組成に依存するのであれば，同じ Al 組
1.6E-03
成で AlGaN の膜厚が異なるシリーズ２のグ
1.4E-03
ループでは電子放出確率はほぼ一定とな
1.2E-03
プルについても同様の計測をおこなった。
結果を図 2-2-11 に合わせて示す。
その結果，Al 組成が同一であっても見かけ
e n (1/s)
ることが期待される。そこでシリーズ２のサン
1.0E-03
8.0E-04
6.0E-04
の電子放出確率は異なることが判明した。
4.0E-04
これらの結果から，電子放出確率と Al 組成
2.0E-04
との間には直接的な相関関係はないことが
0.0E+00
0.15
とわかった。
シリーズ１
シリーズ２
シリーズ３
0.20
0.25
0.30
0.35
0.40
Al組成
（iv）ショットキー接合逆方向電流との相関
図 2-2-11 電子放出確率の Al 組成依存性
Al 組成が増加し，あるいは AlGaN 膜厚
2.0E-03
が薄くなるとショットキー電極の逆方向リーク
電流は増加する。この関係に注目し，電子放出
確率と逆方向電流との間の相関について検討し
1.5E-03
逆方向リーク電流値は，逆バイアスを－１Ｖ印
加した状態で半導体パラメータアナライザで測定
した値で規定した。結果を図 2-2-12 に示す。
図からショットキー接合のリーク電流が大きいと，
e n (1/ s)
た。
電子の放出確率も高いことがわかる。
シリーズ１
シリーズ２
シリーズ３
1.0E-03
5.0E-04
ショットキー接合のリーク電流が大きくなる原因
のひとつに，ショットキー障壁が低下があげられ
る。表面欠陥のトラップ準位が電子エネルギー的
に浅い位置に形成されれば，ショットキーメタル
のフェルミ準位は表面準位にピン止めされ，
ショットキー障壁は低下してしまうであろう。と，同
時にこのようなトラップ準位に捕獲された電子は
0.0E+00
1.E-12 1.E-09 1.E-06 1.E-03 1.E+00
2
Leakage Current (A/mm ) @-1V
図 2-2-12 電子放出確率と逆方向電流の相関
準位が浅くなることで，熱的に放出されやすくな
る。
本検討におけるＫＦＭ測定では，測定温度を変えての測定はできないため，残念ながら活性化エネル
ギーを求めることはできないが，(１－５)節でも指摘したように，ショットキー接合がリークしやすいサンプルで
は，貫通転位などの結晶欠陥により局所的にショットキー障壁の低い箇所が発生しているものと推定できる。
-200-
本検討においても，そのような表面欠陥準位がこのような相関をもたらしていると考えられる。
（2-2-４）まとめ
オンウェハ状態の AlGaN/GaN－HFET デバイスに６端子で±１００V まで通電できるプローブシステムを
有するＫＦＭ測定装置を開発し，これを用いて，電流コラプス発生時のＡｌＧａＮ表面電位の変化を測定，解
析した。その結果，
（ｉ）電流コラプスが発生する条件では，ＡｌＧａＮ表面に著しい負電位の部分の発生が観測された。
(ii) Al 組成が増すと，上記負電位のピークは小さくなり，同時に電流コラプスも減少することがわかっ
た。
(iii) 電位の経時変化から電子の放出確率を見積もったところ，ＡｌＧａＮのＡｌ組成だけでなく，膜厚に
も大きく影響を受けていることがわかった。
(iv) 電子の放出確率はショットキー接合の逆方向電流量と相関関係にあることがわかった。
以上から，ストレス電圧が加わったときにゲート電極から注入された電子が，表面欠陥によって形成された
浅い電子トラップ準位に捕獲され，負電位部分がゲート電極近傍に発生するために電流コラプスが発生し
たものと推測される。
参考文献
１) M.A.Khan et al.,Electron. Lett., 30, 2175 (1994)
２）B.M.Green et al., IEEE Electron Device Lett., 21, 268 (2000)
3) S.C.Binari et al., IEEE Trans. Electron Devices, 48, 465 (2001)
4) K.Nakagami et al., Appl. Phys. Lett., 85, 6028 (2004)
5) G.Koley et al., Phys. Status Solidi B, 234, 734 (2002)
6) G.Koley et al., J.Appl.Phys., 96, 4253 (2004)
7) S.Sabukutagin et al., Appl. Phys. Lett., 86, 083506 (2005)
(2-3) 断面 KFM 法による AlGaN/GaN HFET 動作時の電界分布解析
(2-3-1) 断面 KFM 法による AlGaN/GaN HFET 動作時の電界分布解析
AlGaN/GaN HEMT の耐圧特性を悪化させる要因のひとつとして、局所的な電界集中が挙げられる。
電界集中箇所を直接観察するため、デバイスをへき開し、その断面から KFM(ケルビン力顕微鏡)を用い
て電位分布測定を行った。KFM は、被測定試料の表
面と探針間に働く静電気力を利用して、試料の表面
電位を観察する手法である[1]。KFM 装置の模式図
を図 2-3-1 に示す。
今回用いた AlGaN/GaN HEMT デバイスの構造を
示す。SiC 基板上に緩衝層を介して GaN 層を 2μm、
AlGaN 層(Al 組成比 0.25)を 30nm 成長させている。
ゲート電極は Ni/Au、ソース電極とドレイン電極は
Ti/Al/Nb/Au を用いた。また、ソース～ゲート間は 2
μm、ゲート長は 3μm、ゲート～ドレイン間は 2μm
である。このデバイスの電流電圧特性を図 2-3-2 に
示す。ピンチオフ電圧はおよそ-5V である。このデバ
-201-
図 2.3.1
KFM(ケルビン力顕微鏡)装置模式図
イスをへき開し、へき開された断面が上を向くように治具に
セットし、電極に電圧印加用のプローブをあて、電圧を印
加しながら断面の電位分布測定を行った。概要を図 2-33 に示す。
図 2-3-4 にゲート電圧 Vgs = 0V、ドレイン電圧 Vds = 10V
印加した状態での電位分布を示す。
図 2-3-2
図 2-3-3 測定概要
電流電圧特性
図 2-3-4 電位分布(Vgs=0V、Vds=10V)
ソース電極付近が最も電位が低く、ドレイン電極に近づくにつれて電位が高くなっている様子が 2 次元的
に観察できた。続いて、ピンチオフ前後における電位分布を観察すべく、ゲート電圧を-2V、-4V、-10V と
変化させ(図 2-3-2 の○印)、それぞれにおける電位分布を測定した。それらを図 2-3-5 に示す。
図 2-3-5 電位分布のゲート電圧依存性
続いて、断面電位分布のドレイン電圧依存性について示す。まず、リーク電流特性について確認を行った。
ゲート電圧を-10V に固定し、ドレイン電圧を 0V から 90V まで連続的に印加し、ドレイン電流及びゲート
-202-
電流を測定した。図 2-3-6 に示す。
図 2-3-6 リーク電流のドレイン電圧依存性
ドレイン電流は 3～4×10-5 A/mm、ゲート電流は 6.4～7.0×10-5 A/mm で推移しており、大きな変動は見
られなかった。図中の○印におけるドレイン電圧(10V、20V、40V、80V)を印加した状態で、電位分布の観
察を行った。図 2-3-7 に示す。
図 2-3-7 電位分布のドレイン電圧依存性
いずれの電圧においても、電位分布の傾向に顕著な差はな
く、高電圧を印加していくほど、ゲート～ドレイン電極間、及
び電極下の GaN と SiC 界面における電位差が、大きくなっ
ており、電界集中がより明確になっていく様子が見られた。こ
の素子に Vgs = –10 V 及び Vds = 40 V を 30 分以上印加し
続けていたところ、破壊した(図 2-3-8)。破壊原因を調べるべ
く、この破壊した素子のゲート～ドレイン間に 5V～40V の電
圧を印加し、ゲート-ドレイン間及び GaN/SiC 間にかかる電
界強度の Vds 依存性について測定した。電界強度の比較を
図 2-3-9 に示す。ピークとなる電界強度は、30V まではいず
れの箇所も印加電圧に比例して大きくなっている傾向を見せ
ており、素子破壊となる前駆現象は確認できなかった。
-203-
図 2-3-8 破壊後のデバイスの写真
図 2-3-9 破壊デバイスの電界強度
参考文献
[1] http://www.siint.com/technology/probe_mode/10_kfm.html (装置メーカーの技術情報)
(2-3-2) GaN 単層における GaN 膜厚依存性の KFM 測定。
これまで、GaN 膜厚は 2μm で標準的に HEMT を作製してきたが、(1-9)節で、GaN 膜厚を薄くすると、
概ね耐圧は向上し、リーク電流が減少
することを報告した。今回、GaN 層膜厚
の異なる AlGaN のない GaN 単層膜
(GaN/SiC)において、GaN 層の上に長
方形をしたオーミック電極を形成し、2
電極間に電圧を印加し、電位分布の測
定を行った。電極間の距離は 5μm で
ある。GaN 層の膜厚は 0.5μm と 2μm
の 2 種類の試料を用意した。両者の電
流電圧特性を図 2-3-10 に示す。GaN
膜厚が 2μm の試料では 20V 強で電
流が急上昇しているが、0.5μm の試料
では、40V 以上印加しても電流が 10
の-8 乗台と小さいままである。続いて、
両試料をへき開し、断面から KFM 測定
図 2-3-10 GaN/SiC の電流電圧特性
-204-
を行った。まず、GaN 膜厚が 0.5μm の試料で、電圧を 10V、20V、30V 印加した状態の等電位線の分布を
図 2-3-11 に示す。また、電界分布に関して図 2-3-12 に示す。負電極直下の GaN 層と SiC 基板との界面、
及び正電極周辺において、等電位線が混み合っており、電界強度が大きくなっている。つまり、これらの箇
所で電界集中が生じていることが分かる。
図 2-3-11 GaN 層 0.5μm の試料の等電位線(250mV 間隔)
図 2-3-12 GaN 層 0.5μm の試料の電界分布
電圧依存性を見るため、両電極直下、及び両電極間で電界強度のプロファイルを取り比較した。図 2-3-13
-205-
に示す。いずれの箇所も、電圧が大きくなるに従い、ピークにおける電界強度も大きくなる傾向が見られる。
図 2-3-13 GaN 層 0.5μm の試料の電界プロファイル
続いて、GaN 膜厚が 2μm の試料についても同様に測定した。この試料では、図 2-3-10 で示しているよう
に、電圧 20V と 30V の間で電流が急上昇していることが分かっている。等電位線の分布を図 2-3-14 に、
電界強度の分布を図 2-3-15 に示す。
図 2-3-14 GaN 層 2μm の試料の等電位線(250mV 間隔)
-206-
GaN 膜厚が 0.5μm の試料と異なり、等電位線が混み合っている箇所や電界強度が大きくなっている箇所
が、印加電圧に対しまばらである様子が見られた。電圧依存性を確認すべく、GaN 膜厚 0.5μm での試料と
同様、両電極直下、及び両電極間で電界強度のプロファイルを取り比較した。図 2-3-16 に示す。こちらも、
GaN 膜厚が 0.5μm の試料と異なり、電圧に対する相関が見られなかった。
図 2-3-15 GaN 層 2μm の試料の電界分布
図 2-3-16 GaN 層 2μm の試料の電界プロファイル
-207-
そこで、ここまで得られたデータから、電圧を増加させた時、どのように変化するか詳しく検証してみた。印加
電圧が 10V の時では、図 2-3-15 及び図 2-3-16(3)より、正電極周辺で電界強度が大きくなっている、つま
り、電界集中が生じている。図 2-3-16(1)(2)から、接地側電極直下の SiC/GaN 界面と、両電極間もやや電
界強度が大きくなっているが、正電極周辺のそれと比較すると小さい。印加電圧を 20V に増加させると、図
2-3-15 及び図 2-3-16(3)より、正電極周辺から正電極直下における GaN 層全体に、電界強度が大きい領
域が広がっていることが分かる。広がっている分、ピーク強度は落ちている様子が見られた。一方、図 2-316(1)に示す接地側電極直下の GaN/SiC 界面や、図 2-3-16(2)に示す両電極間では印加電圧が 10V と
20V では、電界分布にほとんど差が見られない。
続いて、印加電圧を 20V から 30V に増加させると、図 2-3-16(3)に示すように、正電極直下では、既に 20V
で飽和傾向を迎えているためか、ピーク位置の移動はあるものの、電界強度に差は見られない。しかし、図
2-3-16(2)に示す電極間における電界強度は、約 1MV/m から約 2MV/m へと増加して図 2-3-15 での変化
も含めると、電界集中箇所が、正電極直下から、電極間へと広がっていることが分かる。また、図 2-3-16(1)
に示すように、接地側電極直下の GaN/SiC 界面における電界強度も増加している。これらの事から、ある
一定の電界強度を超えると、電界強度の大きい領域が、正電極周辺から接地側電極へ向かって広がり、接
地側電極に近づいた際に電流が急上昇して絶縁が保たれなくなると考えられる。
（H18 年度）
(2-4) 断面 KFM 法による AlGaN/GaN HFET の電位分布の過渡特性解析
AlGaN/GaN HEMT デバイスは高周波高出力デバイスとして期待されている。例えば、動作周波数
100GHz を超えるデバイスが試作されている。しかし、未だに GaN の結晶中には、多数の欠陥や転位が含
まれており、これらがキャリアのトラップの原因とされている。表面に存在するトラップは、これまで、KFM を用
いて表面の電位分布を測定することで確認されてきた。GaN 層内部に存在するトラップについては、DLTS
測定により調べられてきている、しかし、空間的なトラップの所在地については、DLTS 測定では判明しない。
そこで今回、試料のへき開を行い断面から KFM を測定することで、AlGaN/GaN HEMT デバイスの空間
的な電位分布、及びトラップに起因する電位について観察を行った。
今回用いた試料は、NTT 製 AlGaN/GaN HEMT で、Al の組成比は 0.27、AlGaN 膜厚は 18nm、GaN 膜
厚は 2μm。(バッファ層
膜厚は 0.2μm)。ショット
gate
drain
AlGaN
gate
drain
キー電極は Ni/Au、オー
ミ
ッ
ク
電
極
は
Ti/Al/Nb/Au である。
パッシベーション膜はな
い。ソース～ゲートの電
A’
A
GaN
4V
極間は 2μm、ゲート長
6V
8V
7V
SiC
-1V
-0.5V
5V
は 3μm、ゲート～ドレイ
1μm
ンの電極間は 2μm であ
(a)
1μm
9.6V
-1.3V
(b)
る。裏面は接地を行って
いない(浮かせている)。
測定領域はゲート～ドレ
イン間で、測定範囲は 5
2.6V
(a)
0V
(b)
図 2-4-1 電圧印加 ON/OFF における電位図
μm×5μm である。測定
-208-
には先端にカーボンナノチューブの探針を
Gate
つけたプローブを用い、試料に対し、下か
500
そ 10 分かかる。図 2-4-1(a)に、Vgs=-5V、
Vds=20V 印加した状態での電位像及び等
電位線を示す。等電位線の間隔は 250mV
である。ドレイン電極近傍が最も電位が高
potential [mV]
ら上の方向にラインスキャンを行った。測定
周波数は 0.5Hz である。1 スキャンにおよ
Drain
0
A
C
B
-500
5 sec
15 sec
30 sec
60 sec
100 sec
-1000
い。ゲートの直下における GaN/SiC の界
面、及びゲート～ドレイン電極間の表面近
辺で、電位線が密になっているのが鮮明に
-1500
0
1
見えた。つまり、これらの領域で、電界強度
2
3
position [μm]
4
5
図 2-4-2 電位の過渡変化(ラインスキャン)
が大きくなっているのが分かった。この後、
電圧印加を切り(Vds：20V→0V、Vgs：-5V
0.5
→0V)、10 分経過した後で、再び電位分布観察を行っ
た。これを図 2-4-1(b)に示す。GaN 層に負の電位が
るにもかかわらず、負の電荷が残留しているということ
は、GaN 中に長い時定数をもつトラップが存在してい
ることを示している。
0.0
potential [V]
観測された。電圧印加終了して 10 分以上経過してい
-0.5
τ=11sec
τ=55sec
-1.0
そこで、この時定数を調べるべく、図 2-4-1(b)に示す
(a) Position: A
AA’ライン上で、電圧印加 ON→OFF をしてから 5、15、
-1.5
100
30、60、100 秒後における電位を測定した。それらを
101
102
103
time [sec]
図 2-4-2 に示す。5 秒後では、電位は正であったもの
0.5
が、15 秒後では負になっており、以後時間経過ととも
に電位が低下している事がわかる。この時定数につい
下)、B(ゲート～ドレインの中間)、C(ドレイン直下)の３
箇所において、電圧を変化させた直後における電位
potential [V]
て詳しく調べるため、図中に矢印で示した A(ゲート直
0.0
-0.5
τ=11sec
τ=55sec
-1.0
の過渡変化を詳細に観察した。それを図 2-4-3 に示
(b) Position: B
す。得られた曲線は、いずれも同様な曲線を描いてお
-1.5
100
り、いくつかの指数関数で近似曲線を描いてみると、
101
time [sec]
時定数が 1 つの曲線では近似できず、τ=11sec と、
102
103
0.5
τ=55sec の 2 種類の曲線で近似できることが分かっ
た。つまり、2 種類のトラップがこの変化に関与してい
に電位が下がっているため、電子トラップへの電子の
注入による過渡変化か、ホールトラップからホールの
放出による過渡変化の、2 通りの要因によるものと推測
することができるが、このデバイスに電圧は印加されて
おらず、キャリアの注入は生じないと予想されるので、
後者の、ホールトラップからのホールの放出による過
渡変化であると考えられる。DLTS 測定を行っているい
0.0
potential [V]
るのではないかと考えることができる。時間経過ととも
-0.5
τ=11sec
τ=55sec
-1.0
(c) Position: C
-1.5
100
101
102
time [sec]
図 2-4-3 電位の過渡変化(詳細)
-209-
103
くつかの文献から、それぞれの時定数に該当するものを調べたところ、DLTS の論文[1]に描かれているアレ
ニウスプロットから、τ=11sec の曲線については、Ea=0.55eV のホールトラップが最も近いことが判明した。
なお、τ=55sec は、DLTS で一般的に測定されている時定数よりも長いためか、該当するトラップが判明し
なかった。
電気的特性の測定についても行った。先ほどと同様に、ゲート電圧を-5V から 0V、ドレイン電圧を 20V
から 0V に変化させ、直後のドレイン電流の変化について、半導体パラメータを用いて測定を行ったが、ノイ
ズしか得られなかった。そこで、ドレイン電圧を 0V ではなく、0.0005V と最小限にし、ドレイン電流の過渡変
化を測定した。図 2-4-4 に示す。電圧を変化させた直後は、電流値は 5.0×10-5 A/mm であったが、時間
経過とともに上昇していき、200 秒あたりで 1.2
1.5x10-4
×10-4 A/mm と飽和している傾向が観察され
た。得られたデータに対し、近似曲線を描くと、
時定数が 11 秒及び 55 秒の 2 種類の近似曲
τ=55.0sec
愛知サイトで作製した AlGaN/GaN HEMT
Id [A/mm]
1.0x10-4
線を用いてフィッティングすることができた。
τ=11.0sec
5.0x10-5
についても同様に測定を行った。GaN 膜厚は
2μm と同等であるが、Al 組成比が 0.25、
AlGaN 膜圧が 30nm と異なる。図 2-4-5(a)に
0.0x100
100
Vgs=-5V、Vds=20V 印加した状態でのゲート
～ドレイン間における電位像及び等電位線図
101
を示す。等電位線の間隔は 250mV である。
102
time [sec]
103
図 2-4-4 電流の過渡変化
図 2-4-1(a) と同様に、 GaN/SiC
界面及びゲート～ドレイン間の表
gate
drain
AlGaN
gate
drain
面近辺で電位線が密、つまり電
界集中が生じていることが確認さ
B
GaN
れた。続いて、電圧印加を切り、
10 分経過してから再び電位分布
観察を行った。これを図 2-4-5(b)
電位が見られるものの、図 2-41(b)と比較するとその絶対値は小
0V
7V
に示す。GaN 層にわずかに負の
SiC
8V
1μm
(a)
1μm
(b)
さかった。つまり残留電荷はほと
11.0V
-1.35V
+1.35V
んど見られなかった。電圧を OFF
2.50V
にした直後からの電位の過渡変
図 2-4-5 電圧印加 ON/OFF における電位図(愛知サイト製)
化についても同様に測定を行っ
た。図 2.4.5(b)に記したゲート～ドレイン電極間の中央で、GaN 層の表面から深さ 1μm の箇所(B 点)で測
定を行い、(a)NTT 製エピと(b)愛知サイト製エピを用いた HEMT デバイスで比較した。比較を図 2-4-6 に示
す。
NTT 製では、直後に電位が 0V を下回り負に下がるのに対し、愛知サイト製では、負に下がることなく、若干
正の電位のまま電位が下がり続ける傾向を見せた。近似曲線を当てはめてみると、NTT 製では 11 秒と 55
秒であったのに対し、愛知サイト製の方では、25 秒と 160 秒となり、時定数が大きい傾向を示していた。更
に、電流測定を図 2-4-7 に示す。NTT 製ではピーク近くに達するのに時間がかかっていたのに対し、愛知
サイト製では 1 秒後には既に飽和傾向を見せている。電圧印加終えてから 10 分後の電位(図 2-4-5)と、電
-210-
流の過渡変化(図 2-4-7)を考慮すると、愛知サイト製エピでは、時定数の大きいトラップが、NTT 製のそれと
比較すると少ないのではないかと考えられる。
1.5x10-4
3.0
potential [V]
(a) NTT
Id [A/mm]
1.5
τ=11sec
0.0
-1.5
50
100
time [sec]
150
0.0x100
100
200
102
time [sec]
103
(b) 愛知
Id [A/mm]
τ=25sec
101
1.5x10-4
3.0
potential [V]
τ=11.0sec
5.0x10-5
(a) NTT
τ=55sec
0
τ=55.0sec
1.0x10-4
1.5
τ=160sec
0.0
1.0x10-4
5.0x10-5
(b) 愛知
-1.5
0
50
100
time [sec]
150
200
0.0x100
10-1
100
101
time [sec]
102
103
図 2-4-7 電流の過渡変化の比較
図 2-4-6 電位の過渡変化の比較
まとめ
NTT 製エピを用いた HEMT デバイスに、ゲート電圧-5V、ドレイン電圧 20V を一定時間印加し続けた後、
電圧印加を切り、10 分後に断面の電位分布測定を行ったところ、GaN 層に負の電位が見られた。そこで、
電圧印加を切った直後における GaN 層の電位の時間変化を細かく調べたところ、時間経過とともに電位が
下がっている様子が見られた。10 秒後には電位が正から負に転じていた。この電位の過渡変化について、
指数関数を用いた近似曲線で近似したところ、1 つの時定数では近似できず、2 つの時定数を導入すること
で近似できた。電流の時間変化の測定においても、同じ 2 つの時定数が得られた。時定数が 11 秒の過渡
変化に関しては、既知の論文と関連付けて、ホールトラップからのホールの放出であると予想される。55 秒
の過渡変化に関しては、原因は分からなかった。愛知サイト製エピを用いた HEMT デバイスでは、電圧印
加終えてから 10 分後の電位測定と、電流の時間変化の測定では、過渡現象が見られなかったことから、こ
れらの大きさの時定数を持つトラップが少ないと思われる。
参考文献
[1] T. Mizutani, T. Okino, K. Kawada, Y. Ohno, S. Kishimoto, and K. Maezawa, phys. stat. sol. (a)
200, No. 1, 195 (2003).
-211-
(2-5) マイクロラマン分光法による AlGaN/GaN HFET 動作時の熱分布解析
(2-5-1) マイクロラマン分光法を用いた AlGaN/GaN HFET の温度分布評価方法
ラマン分光法を用いて半導体の温度分布評価を行うことが可能である[1,2]。これはラマンシフトが温度
に依存するためであり、この依存性を利用し温度分布評価を行った。
本測定に用いたマイクロラマン装置の概略を以下に示す。励起光源には Ar レーザー(514.5 nm)、モノ
クロメーターには 1 m のシングルモノクロメーター (SPEX-1000M) 、検出器には窒素冷却型の
CCD(1024x256 pixel)、対物レンズは 100 倍(開口数 0.7、動作距離 4.7 mm)を用い、印加可能電圧±600
V、ステージには油循環式の恒温ステージ(-20～150℃)を用いて試料底部が 27℃になるよう設定した。ま
た、デバイスマッピング用途に最適化するため、光学系にはスループットの高い系を用い、合わせて共焦
点光学系を導入することで高スループット・高空間分解能を実現させている。このときの空間分解能は
0.5μm 程度である。サンプル上でのレーザー強度は約 2 mW であった。波数校正には Ne ランプを用い
た。本装置を用いて測定することにより、デバイスに電圧を印加させ通電状態で、かつ非接触で微小領域
の 2 次元温度分布測定が可能となる。
このマイクロラマン装置を用いて測定したラマンシフト量の温度依存性について図 2-5-1 に示す。図よ
り GaN E2(high)の温度によるピーク位置の変化が見られる。このことから温度による GaN E2(high)のシフト
より温度の見積もりが可能であることが示唆される。本研究では、GaN E2(high)のシフトより AlGaN/GaN
HFET の温度分布解析を行う。
Intensity (a.u.)
298K
340K
513K
GaN E2
500
550
600
650
700
750
800
Raman Shift (cm-1)
図 2-5-1 GaN E2(high)のラマンシフトの温度依存性
本研究の温度分布測定を行った AlGaN/GaN HFET のサンプルは sapphire 基板上のサンプルと SiC
基板上のサンプルを用いた。
基板や各エピ層の熱膨張係数差による歪が影響しているため GaN 膜のみを考えた理論式[3,4]では
フィッティング誤差が大きい。一方で、多層膜を考慮するとパラメータが多く複雑になる。そこで、今回は 2
次関数による近似式
ω = ω0 − α1Τ − α 2 Τ 2
(1)
を用いて温度の見積もりを行った。
実験によるラマンシフト量と温度の関係とそれを式(1)でフィッティングを行ったものを図 2-5-2、図 2-5-3
-212-
に示す。また、フィッティングで決定した、各基板上の式(1)の各パラメータについて表 2-5-1 に示す。実
験はホットプレートを用いてサンプルを加熱し、その温度でのラマンシフト量を測定した。
本研究では図 2-5-2、図 2-5-3 の関係を基にし、それぞれのサンプルの温度の決定を行った。
表 2-5-1 式(1)における各パラメータ値
ω0(cm-1) α1 (x10-2 cm-1K) α2 (x10-5 cm-1K2)
on Sapphire 565.22
on SiC
560.54
-3.34
6.33
-4.58
7.74
Raman Shift (cm-1)
570
GaN E2 on Sapphire
fit
568
566
564
562
300
400
500
600
Temperature (K)
図 2-5-2 sapphire 基板上 GaN のラマンシフト量の温度依存性
Raman Shift (cm-1)
568
GaN E2 on SiC
fit
566
564
562
560
300
400
500
600
Temperature (K)
図 2-5-3 SiC 基板上 GaN のラマンシフト量の温度依存性
(2-5-2) マイクロラマン分光法を用いた AlGaN/GaN HFET の温度分布評価
現在の技術で微小領域での温度分布解析技術はマイクロラマン分光法によるものに頼るほかない。そ
こで、今回マイクロラマン分光法を用いてドレイン電圧 40 V、ゲート電圧 1 V のバイアス条件下で
sapphire 基板と SiC 基板上に作製された AlGaN/GaN HFET の表面温度分布測定を行った。
それらの結果を図 2-5-4 に示す。図で電極部分は灰色で表示している。これらの結果から両基板とも
-213-
にドレイン側のゲート端に発熱部が存在していることが確認できた。これはドレイン側ゲート端に存在する
電界集中に起因するものと考えられる。また、sapphire 基板と SiC 基板の結果を比較すると電力密度が
sapphire 基板の方が SiC 基板に比べ小さいにも関わらず、発熱は sapphire 基板の方が大きくなっている。
このことから sapphire 基板の自己発熱効果が与える電気的特性への影響の大きさがうかがえる。
図 2-5-4
マイクロラマン分光法による表面温度分布
(電極部分は灰色で表記。左からソース、ゲート、ドレイン)
(左：sapphire 基板、右：SiC 基板)
（2-5-3）ゲート-ドレイン間距離の違いによる温度測定結果
本節では、マイクロラマン分光法を用いてゲート-ドレイン間距離の違いによる表面温度分布について
報告する。図 2-5-5 に Vd = 40 V, Vg = 1V でのゲート-ドレイン間距離を変化させた sapphire 基板上
と SiC 基板上の AlGaN/GaN HFET のマイクロラマン分光法による表面温度測定結果を示す。
図 2-5-5 マイクロラマン分光法を用いた Lgd の違いによる表面温度分布 (Vd = 40 V, Vg = 1 V)
(a)sapphire 基板、(b)SiC 基板
-214-
これらの結果から、ゲート-ドレイン間距離を変化させると sapphire 基板の場合は高温領域がゲート-ドレ
イン間・ゲート-ソース間に広く拡がっているのに対し、SiC 基板の場合は高温領域がドレイン側ゲート端
に存在していることがわかる。また、ゲート-ドレイン間を変化させても sapphire 基板の電力密度は約 12
W/mm で、SiC 基板の電力密度は約 22 W/mm とほとんど変わらず、その結果、デバイス最高温度もほと
んど変わらなかった。基板による電力密度の違いが非常に大きいのに対し、ゲート-ドレイン間の長さが
電力密度に与える影響は基板の熱伝導率の影響に比べて小さいことがわかる。このことから基板から外
部への放熱過程がデバイスの電気的特性を律速しているのではないかと考えられる。
(2-5-4) 高ドレインバイアス時の温度分布解析
マイクロラマン分光法での高ドレインバイアス時の温度分布解析の実験に用いたデバイス構造概略図
を図 2-5-6 に示す。実験では SiC 基板上に MOCVD 法を用いて Al0.25Ga0.75N/GaN を成長させたサンプ
ルを用いた。サンプルはゲート長 0.6 μm、ソース-ゲート間 1μ m、ゲート-ドレイン間 2 μm、ゲート幅
40 μm である。マイクロラマン分光法の測定条件は Vg = -3 V (DC)とし、発熱量を抑制するために図 25-7 のように Vd = 50, 65, 80 V (DC Pulse)の高ドレインバイアス条件で温度測定を行った。結果を図 25-8 に示す。
低ドレインバイアス時では(2-5-2), (2-5-3)項で示したように、ドレイン側ゲート端に熱源を確認したが、
今回の高ドレインバイアス時の測定ではドレイン電圧を大きくするにつれ、熱源位置がドレイン側にシフト
していることが確認された。
0.6 μm
S
1 μm
2 μm
G
D
AlGaN
Vg ：-3V (DC)
Vds ：50,65,80V (Pulse) (Duty ratio 75%)
30ms
30ms
60 to 80V
GaN
buffer layer
SiC substrate
10V
10ms
V g =-3V
150
Vds=50V
Vds=65V
Vds=80V
120
90
S
G
D
60
30
-1
10ms
10ms
図 2-5-7 マイクロラマン測定に用いたバイアス条件
図 2-5-6 デバイス構造概略図
Temperature [ºC]
30ms
0
1
2
Position [um]
3
4
図 2-5-8 マイクロラマン分光法による表面温度分布
-215-
(2-5-5) まとめ
初めに、本研究において開発したマイクロラマン分光装置による温度分布解析について述べた。この装
置を用いることによりデバイスに電圧を印加させ通電状態で、かつ非接触で微小領域の 2 次元温度分布測
定が可能となる。また、GaN E2(high)のラマンシフト量と温度との相関を調べ、２次関数でフィッティングを行
なうことで温度の見積もりが可能なことを示した。この装置を用いて、sapphire 基板・SiC 基板上 AlGaN/GaN
HFET の動作状態での温度分布測定を行なった。熱伝導率の小さな sapphire 基板ではいずれの結果にお
いてもデバイス表面温度が高温化している一方、良好な熱伝導率を有する SiC 基板ではドレイン側ゲート
端の発熱部に高温部が集中しているが、その周辺領域では温度が低下していることがわかった。そのことか
ら高出力デバイスとしては熱伝導率の良好な基板が必要であることは明らかである。
次に、高ドレインバイアス時の温度分布解析を行なった。高温部がドレイン側ゲート端からドレイン側にシ
フトすることで、熱によるゲートメタルの劣化は抑制される方向へと働くと考えられる。これは一般に、FET の
発熱量は投入パワーに応じて増大し、その温度中心部はドレイン側ゲート端でありゲートメタル温度は急激
に上昇していることが予測された。しかし、今回 AlGaN/GaN HFET の場合は高負荷時には温度中心が
ゲート端から離れる事が確認されたことにより、そのゲートメタル温度上昇量は緩くなると考えられ、ゲートメ
タルの劣化は抑えられると思われる。
参考文献
[1] M. Kuball, J.M. Hayes, M. J. Uren, T. Martin et al.,
IEEE Electron Device Lett. 23, (2002) 7.
[2] Y.Ohono, M. Akita, S. Kishimoto, K. Maezawa, and T. Mizutani,
Jpn. J. Appl. Phys. 41, (2002) 452.
[3] Ming S. Liu, Les A. Bursill, S. Prawer, and K. W. Nugent, Y. Z. Tong and G. Y. Zhang
Appl. Phys. Lett. 74, (1999) 3125
[4] M. Giehler, M. Ramsteiner, P. Waltereit, O. Brandt, and K. H. Ploog, H. Obloh
J. Appl. Phys. 89, (2001) 3634
(2-6) AlGaN／GaN HFET 動作時の熱分布・電界分布のシミュレーション
(2-6-1) シミュレーション手法
デバイスシミュレーションには SYNOPSYS-TCAD を用いた。また、マイクロラマン分光法を用いた実デバ
イスの温度分布測定結果との比較を行うため、解析的 3 次元定常熱分布計算についても行なった。
(2-6-1-1) 2 次元デバイスシミュレーション
2 次元デバイスシミュレーションでは、自己発熱効果の影響を考慮していない Drift-diffusion model と自
己発熱効果の影響を考慮した Thermodynamic model を用いた。
SYNOPSYS-TCAD に適用した 2 次元デバイスシミュレーションのデバイス構造を図 2-6-1 に示す。
AlGaN の Al 組成は 30 %とし、物性パラメータは AlN と GaN にベガード則を適用しシミュレーションを行った。
AlGaN の膜厚は 30 nm、GaN 膜厚を 2μm、成長バッファ層膜厚は 200 nm、オーミックコンタクトであるソー
ス電極長とドレイン電極長は 2μm とした。特に指定しない場合、ソース-ゲート間を 2μm、ゲート長を 3μm、
ゲート-ドレイン間を 5μm、基板膜厚を 330μm、基板底面の温度を 300K とした。また、活性領域(図のカ
ラー部分)の両側に対し、熱拡散領域 d(カラー部分両脇のグレー部分)を設けた。
本研究では、温度分布の評価を中心に行った。そのため、温度に関するパラメータに関して慎重に設定
する必要がある。その一つのパラメータに熱伝導率がある。
熱伝導率については GaN の熱伝導率は 2.1 W/K·cm、SiC は 4.7 W/ K·cm と示されるが、これはいずれ
-216-
も 300K のものである。しかし、実際には熱伝導率はフォノン振動の影響を受けるため温度の上昇に伴い、
熱伝導率は指数関数的に減少する[1-4]。そのため、熱伝導率のモデルに温度依存性を考慮しなければ、
シミュレーション結果に大きな差異が生じてしまう。そこで、本研究では熱伝導率の温度依存性を考慮し、シ
ミュレーションを行った。
Film thickness
d
Lsg
S
Lcont
Lgd
G
Lg
d
D
Al0.3Ga0.7N
Lcont
0.03 μm
2 μm
GaN
buffer layer
0.2 μm
insulated layer
GaN
substrate
sapphire
or SiC
Thermal diffusion region
thermal ground
図 2-6-1 シミュレーションデバイス構造
これまでデバイスシミュレーションに広く用いられてきた 300K 以上での熱伝導率の温度依存性を考慮し
た式は式(1)
κ (Τ ) = κ ( 300 )(
Τ −1.3
)
300
(1)
である[5]。しかし、今回 SYNOPSYS-TCAD に適用するのに簡便な式(2)
κ(Τ) =
1
α + βΤ + γΤ 2
(2)
を用いた[6]。式(2)に適用した各係数は表 2-6-1 に示す。
表 2-6-1 式(1)と式(2)の各パラメータ
κ(300) [W/K·cm]
α [K·cm/W]
β [cm/W]
γ [cm/W·K]
GaN
2.1
1.34×10-1
1.84×10-3
5.67×10-7
AlGaN
2.22
-1.28×10-1
1.75×10-3
5.39×10-7
SiC
4.7
6.00×10-2
8.23×10-4
2.53×10-7
sapphire
0.47
-3.53×10-1
7.23×10-3
3.45×10-6
material
図 2-6-2 シミュレーションに用いた熱伝導率
また、式(1)と式(2)の温度依存性を考慮した熱伝導率の比較を図 2-6-2 に示す。
-217-
Thermal conductivity (W/K cm) Thermal conductivity (W/K cm)
Thermal conductivity (W/K cm) Thermal conductivity (W/K cm)
GaN
2.0
1.5
1.0
0.5
0.0
300 400 500 600 700
Temperature (K)
SiC
5
4
3
2
1
0
300 400 500 600 700
Temperature (K)
AlN
2.5
2.0
1.5
1.0
0.5
0.0
300 400 500 600 700
式(2.2.1)
式(2.2.2)
Temperature (K)
sapphire
0.5
0.4
0.3
0.2
0.1
0.0
300 400 500 600 700
Temperature (K)
図 2-6-2 シミュレーションに用いた熱伝導率
式(1)と式(2)は非常によく一致しており、式(2)を用いてもシミュレーション上、問題ないことがわかる。また、式
(1)と式(2)のフィッティングは 300K から 1300K までで行っており、この範囲内では良好な一致の関係にある。
2 次元デバイスシミュレーションでは、シミュレーション構造の大きさにより温度が変化することから、適切
なデバイス構造の設定を行うことは重要である。シミュレーション構造の大きさに依存する理由は、熱がデバ
イスの横の端まで到達した際、熱が反射する条件を用いていることに起因している。これまで多くの FET の
熱計算モデルでは、熱は発熱部(チャネル表面)から下方、最大 45°の角度以内を流れると仮定しているも
のが多い[7]。そのため、デバイスの縦方向長さと等しい分だけ熱源の両脇に拡散領域を取らなければ熱が
反射することになる。そのため、実際よりデバイスの最高温度が高くなってしまう。
これを確認するため、sapphire 基板と SiC 基板の場合で適当な熱拡散領域幅を調べた。その結果を図 26-3 に示す。これらの結果から、拡散領域が短い場合は温度が上昇していることがわかる。一方、約
400μm 程度の熱拡散領域を設定すると熱の反射はほとんど無視できる状態になっていることが確認できる。
このことから本研究で用いたシミュレーションにおいては充分な熱拡散領域を確保するため、熱拡散領
域を 500μm として行った。
sapphire基板
SiC基板
480
900
440
Tmax [K]
Tmax [K]
800
700
600
500
400
300
400
360
320
0
100
200
300
400
500
Diffusion region width [um]
0
100
200
※同一記号は同一バイアス条件
図 2-6-3 熱拡散領域幅による最高温度の変化
-218-
300
400
500
Diffusion region width [um]
(2-6-1-2) 3 次元定常熱分布計算
これまでは 2 次元デバイスシミュレーションの説明を行ってきた。本研究ではマイクロラマン分光法を用
いた温度分布解析との比較も行なっている。しかし、2 次元シミュレーションの熱源は 2 次元であり、実デ
バイスの熱源の 3 次元と異なるため、絶対温度は 2 次元シミュレーションの場合の方が実デバイスの温度
と比較すると高く表されてしまう(図 2-6-4)。その結果、マイクロラマン分光法を用いた測定結果と、シミュ
レーション結果の単純比較は出来ない。そこで、マイクロラマン分光法の結果と比較が可能である Kokkas
によるフーリエ級数展開を用いた多層構造熱解析の手法[8]と Kirchhoff 変換[9]の併用した解析的 3 次
元定常熱分布計算を行なった。Kirchhoff 変換を用いるための各材料の熱伝導率は式(1)と同一の関数で
表現した。熱源は均一な電力密度の長方形領域で近似を行った。
また、この計算に適用する熱源の実効的な幅の検討を行う必要がある。そこで解析的 3 次元定常熱分
布計算と熱源の次元を SYNOPSYS-TCAD と一致させた上で、SYNOPSYS-TCAD で得られた温度分布
結果と等しい電力密度を様々な熱源の有効幅に注入し、解析的 3 次元定常熱分布計算を行なった。そ
して、SYNOPSYS-TCAD で得られた温度分布結果と 3 次元定常熱分布計算結果を比較した。その結果
を図 2-6-5 に示し、熱源の幅を見積もった。図中の比較により、熱源の実効的な幅を 2μm として解析的
3 次元定常熱分布計算を行なった。
heat source
Ly
Ly
40 μm
Lx
Lx
(a) 2D simulation
(b) 実デバイス・3D analysis
図 2-6-4 2 次元シミュレーションと 3 次元シミュレーション・実デバイスとの熱源状況の違い
Temperature [ºC]
280
240
0.5 um
200
1.0 um
1.5 um
2.0 um
3.0 um
160
120
80
40
0
ドレイン側ゲート端位置
4.0 um
TCAD
-10 -8 -6 -4 -2 0
2
4
6
8 10 12 14
Position [um]
図 2-6-5 熱源の有効幅の決定
参考文献
[1] http://www.cree.com/Products/GAN/downloads/Free_Standing_Substrate_Characteristics.pdf
-219-
[2] http://www.ioffe.ru/SVA/NSM//Semicond/SiC/thermal.html#Thermal%20conductivity
[3] http://www.ioffe.rssi.ru/SVA/NSM/Semicond/AlN/thermal.html
[4] http://global.kyocera.com/prdct/fc/product/pdf/s_c_sapphire.pdf
[5] S. P. Gaur and D. H. Navon IEEE Trans. Electron Devices, vol. 23, pp.50-57 (1976)
[6] C. J. Glassbrenner and G. A. Slack Physical Review, vol. 134, pp. A1058–A1069 (1964)
[7] 福田益美・平地康剛共著 GaAs 電界効果トランジスタの基礎（電子情報通信学会・1992）
[8] A. G. Kokkas IEEE Trans. Electron Devices, vol. ED-21, pp.674-681, Nov. (1974)
[9] W. B. Joyce Solid-State Electron., vol. 138
(2-6-2) GaN 成長基板の違いによる AlGaN/GaN HFET の電気的特性と温度分布解析
(2-6-2-1) SYNOPSYS-TCAD による AlGaN/GaN HFET の電気的特性評価
(i) Vg-Id/gm 特性
増幅指標である相互コンダクタンス(gm)はトランジスタの性能を測る重要な指標である。ゲート電圧の変
化に対してドレイン電流の変化が得られるかを示し、(1)式で与えられ、増幅素子で重要な増幅率(利得、
ゲイン)に関係する。
gm =
ΔIds
ΔVgs Vds =一定
(1)
また、相互コンダクタンスが大きいほどトランジスタは高速動作が可能となる[1,2]。
自己発熱効果が与える Vg-Id/gm 特性への影響を図 2-6-6 に示す。
1.0
0.8
0.6
0.4
0.2
-4
-2
0
2
4
0.6
0.07
0.4
0.06
0.05
0.3
0.04
0.2
0.03
0.5
0.08
0.4
0.06
0.3
0.04
0.2
0.02
0.1
2
4
0.00
Source-gate voltage [V]
Drain current [A/mm]
0.10
gm [S/mm]
Drain current [A/mm]
0.6
0
0.01
-4
-2
0
2
4
0.00
SiC基板
1.0
0.12
0.7
-2
0.02
0.1
0.0
-6
0.14
gmmax = 0.108 [S/mm]
-4
0.08
Source-gate voltage [V]
Si基板
0.0
-6
0.09
0.5
Source-gate voltage [V]
0.8
0.10
gmmax = 0.083 [S/mm]
gmmax = 0.120 [S/mm]
0.14
0.8
0.12
0.10
0.6
0.08
0.4
0.06
0.04
gm [S/mm]
0.0
-6
sapphire基板
0.7
gm [S/mm]
gmmax = 0.196 [S/mm]
0.24
0.22
0.20
0.18
0.16
0.14
0.12
0.10
0.08
0.06
0.04
0.02
0.00
Drain current [A/mm]
1.2
Drift-Diffusion model
gm [S/mm]
Drain current [A/mm]
1.4
0.2
0.02
0.0
-6
-4
-2
0
2
4
0.00
Source-gate voltage [V]
図 2-6-6 Vg-Id/gm 特性 (Vd = 10 V)
図 2-6-6 より、自己発熱効果を考慮した Thermodynamic model の相互コンダクタンス・最大相互コンダク
-220-

Download Report