シリコンフォトニクス 極限的な低消費電力を目指したハードウェア技術 光配線 光集積回路 特 集 電子回路システムの省電力化・高速化・小型化に向けた シリコン光配線集積回路 や ま だ こ う じ†１，†２，†３ う り の ゆたか†１，†２ 山田 浩治 /賣野 なかむら たかひろ†１，†２ あらかわ 豊 やすひこ†１，†２，†４ 中村 隆宏 /荒川 泰彦 電子回路システムの処理能力は，入出力インタフェースの帯域容量・集積 技術研究組合光電子融合基盤技術研究所†１ フォトニクス・エレクトロニクス融合システム基盤技術開発研究機構†２ NTTマイクロシステムインテグレーション研究所†３ 東京大学 生産技術研究所 †４ 密度・消費電力などの制約により，限界に達しつつあります．本稿では，こ れらの課題の解決を目指して技術研究組合光電子融合基盤技術研究所にて開 発を進めている，シリコンフォトニクス技術を用いた高密度チップ間光配線 について紹介します． （2） が緊急の課題となっています．例えば， 図１（a）に示します ．チップ内配線 サーバ機 器 内 の大 規 模 集 積 電 子 回 は，電子回路の微細化により配線間隔 路 （ LSI: Large Scale Integrated の縮小が可能ですが，L S I の入出力 リッチコンテンツの流通や，スマート circuit）チップ間データ伝送速度は， パッドやプリント配線との接続ピンの フォンなどの高負荷端末の普及は，情 約２年で２倍の性能向上が求められ 間隔で決まるチップ間光配線では配線 報通信産業における情報処理量を爆発 ており，近い将来，2 0 1 0 年代中盤 間隔の縮小が困難になりつつあります． 的に増大させつつあり，これに対応す には１ T b i t / s ， 2 0 2 0 年 には1 0 また，消費電力に大きな影響を与える べく，ネットワークシステムの大容量 Tbit/sの大容量伝送が必要とされて 信号周波数が，40 GHzを超える2018 電子回路システムにおける光配線 インターネットにおける映像などの （1） 化や巨大データセンタなどの大規模情 います ．しかし既存の電気配線基板 年ごろには既存の電気配線が適用でき 報処理システムの構築が進められてい ではこのような大容量伝送は，サイズ なくなるといわれています（2）（図１（b）） ． ます．このような背景の下，情報処理 的にも消費電力的にも，実現困難と 上記のチップ間配線の課題を解決す システムの基盤である電子回路システ いわれています．伝送システムのサイ るために，光伝送技術によるチップ間 ムの処理能力の向上と消費電力の低減 ズを決める配線間隔の技術トレンドを 配線技術の開発が世界中で進められて チップ内配線の進歩に チップ間配線が追いつけない （GHz） 80 1.0 配 線 間 隔 ︵ 2 0 0 9 年 比 ︶ 60 0.5倍/４年 LSIチップ 信 号 周 波 数 0.5倍/６年 インターポーザ プリント配線基板 0.1 2009 2014 ①ロジック回路 ②フリップ・チップ・パッド ③BGA 2019 2024 （年） 電気では現実的な解がない領域 40 チップ間 チップ内 20 0 2009 （a） 配線間隔 2014 2019 2024 （年） （b） 信号周波数 BGA: Ball Grid Array 図１ チップ間配線におけるトレンド NTT技術ジャーナル 2012.12 37 極限的な低消費電力を目指したハードウェア技術 います．これまでに開発されてきた光 配線モジュールの面積と伝送帯域の関 係を図２に示します（3）．従来の光配線 モジュールは主に化合物半導体の単体 光デバイスがベースとなっており，これ らを用いたLAN/WAN， 筐体間およ 10 ら，既存技術により実現できる光デバ cm 2 PODAvago PETIT2（NEC 2010） Luxtera AOC etc. Luxtera Gb it/s 2 100 LightWire 帯 域 幅 /cm 目標 2 チップ間 シリコン フォトニクス ボード間 ラック間 LAN･WAN PETIT（NEC 2008） 10 Light Peak（Intel 2010） SNAP12（IBM 2004) QSFP（2008） らに，光デバイスと電子回路とではそ 300pin-MSA XFP POP4（2005） （10 Gx1） （10 Gx1） の材料・サイズ・設計・製造工程等 すべてが異なるため，光デバイスと電 /cm 2 イス集積ではチップ間光配線に適用で きるほどの高密度集積は困難です．さ Tb it/s it/s /s/ １ /cm Tb bit it/s / （Gbit/s） cm 2 1 000 びオンボードにおける光配線の研究開 発が進められてきました．しかしなが 0G Gb 10 伝送密度 １ 10 1 0.01 0.1 子回路の融合が困難であるなどの課題 1 −2 10 （cm ） 1/光トランシーバ面積 があり，チップ間光配線への適用は実 図２ 光配線技術のトレンド 現されていません． そこで私たちは，高密度な光デバイ ス集積，そしてさらに電子デバイスと の集積も可能なシリコンフォトニクス 高密度光配線システム LSI（ベアチップ） レーザチップ シリコン基板 技術を用い，高密度チップ間光配線シ ステムの研究開発を進めています． 高密度光配線システムのコンセプト 私たちが提案する高密度チップ間光 配線システム，すなわち超小型光イン 電気配線 30 ∼ メージを図３に示します（3）．LSIチッ cm ターポーザと呼ばれるモジュールのイ 光変調器 受光器 光導波路 LSIモジュール シリコン光インターポーザ プ間 の信 号 接 続 を光 で行 うために， レーザ光源，光変調器，受光器，光 プリント配線基板（PCB） ∼3 cm 小型 広帯域 高密度 低コスト 導波路などの光デバイスをシリコン基 板上にワンチップ集積し，さらにその 図３ シリコンフォトニクスを適用したチップ間光配線のコンセプト 上 にL S I 電 子 回 路 のベアチップをフ リップチップ接続した構成になってい の採用により，従来のプリント電気配 域化が実現できます．さらに，設計・ ます．これらの光デバイスは既存の化 線基板や化合物半導体ベースの光配線 製造工程の大部分を，従来の個別光 合物半導体ベースの技術ではなく，シ に比べ，デバイスサイズやデバイス集 部品の組み立て工程から電子回路と共 リコンフォトニクス技術により製作さ 積度の飛躍的な改善が可能となり，小 通のウエハプロセスにすることができ， れています．シリコンフォトニクス技術 型・高密度化・低消費電力化・広帯 開発・製造コストを大幅に低減でき 38 NTT技術ジャーナル 2012.12 特 集 ます． このシリコンフォトニクス技 術 を レーザアレイ 用 い， 私 たちは2 0 1 3 年 度 に1 0 変調器アレイ 2 Tbit/s/cm の伝送密度を持つシリコ ン光配線集積回路の実現を目標とし 光導波路アレイ ています． シリコン光配線集積回路の製作 5 mm 2010年度に試作したシリコン光配線 受光器アレイ 集積回路の写真を図４に示します（4）． 基板の大きさは4.5 mm × 5 mmであ り，13チャネルのレーザアレイ，シリ コン光変調器アレイ，ゲルマニウム受 4.5 mm 光器アレイがワンチップ上に集積化さ れ，シリコン光導波路で接続されてい 図４ 製作したシリコン光配線集積回路 ます． この基 板 は４ インチ径 のS O I （Silicon on Insulator）ウエハ上に シリコン電子回路とコンパチブルな製 造プロセスにより製作されています． Al Al この基板上に構築されている光デバ イスの断面構造を図５に示します． 1.2μm SiO2 シリコン導波路のコアとなるSOI層 の厚さは200 nmであり，このSOI層 3μm ＋ n -Ge Ge ＋ Si n -Si を用いて，幅600 nmのリブ型シリコ ＋ p -Si BOX ＋ n -Si ＋ p -Si p-Si ＋ p -Si Si-sub ン導波路を電子ビーム露光とドライ シリコン光導波路 シリコン光変調器 ゲルマニウム受光器 エッチングにより形成しています．ま 図５ 光デバイスの断面構造 た，この導波路をベースに，横型 pin 構造を持つシリコン光変調器をボロン とリンのイオン注入により形成してい 造を構築しました．そして，これらの ます． シリコン光変調器およびゲルマニウム ここまでのシリコンベースの基板作 受光器上にECR-PECVD（Electron 成はNTTアドバンステクノロジで実施 オブ酸リチウムを用いた変調器に比べ， Cyclotron Plasma されました．さらに，シリコン光導波 数10分の１の長さです．また，受光器 Enhanced Chemical Vapor Depo- 路端面とレーザ搭載用台座をドライ 用のゲルマニウムはシリコン光導波路 sition）法により，デバイスをカバー エッチングで形成後，13チャネル集積 上にUHV-CVD（Ultra High Vacu- するSiO 2 上部クラッド層を形成しまし レーザチップをパッシブアライメントに um Chemical Vapor Deposition） た．ECR-PECVD法は200 ℃以下の よりシリコン基板上に実装しました． 法を用いて選択的に成長し，さらにイ 低温でSiO 2 薄膜を形成可能であるた レーザの波長は通信用に用いられる オン注入により縦型 pinダイオード構 め，変調器や受光器を破壊することな 1.55μm帯となっています． 変調器の長さは 340μmと従来のニ Resonance く，上部クラッドを形成できます． NTT技術ジャーナル 2012.12 39 極限的な低消費電力を目指したハードウェア技術 シリコン光配線集積回路の伝送特性 （dB） 5 まず，基板上に製作した各デバイス の単体特性の測定結果を説明します． 光変調器の消光特性を図６に示しま す．変調器のpin構造にDC電圧を印 加し，変調器出力の消光特性を測定 した結果，変調効率を示すV π L値が 0.012 V・cmと非常に小さな値であ 0 規 格 化 光 パ ワ ー −5 消 光 比 −10 −15 り，低電圧で駆動可能なことが示され ました．また消光比も約15 dBと光伝 Vπ −20 0 送に十分な値が得られました（4）．この 0.5 1 2 （V） 1.5 順方向印加電圧 変調器の− 3 dB周波数帯域は数100 図６ シリコン光変調器の消光特性 MHzと低いですが，入力信号にプリ エンファシス（高域補正）操作をする ことによりGbit/s級の変調動作が可能 になります．受光器の周波数特性を図 （dB） 0 ７に示します． − 3 dB周波数帯域で 4.2 GHzが得 られており， こちらも Gbit/s級の受信動作が可能であるこ とが示されました（4）． 次に，光配線として，レーザ，光変 調器，受光器を連携して動作させた場 −5 規 格 化 受 −10 光 感 度 −15 バイアス電圧 0V 0.5 V 1V 2V 合の実験結果を説明します．13チャネ ルのアレイレーザは１つの電流源によ りDC駆動され，このレーザアレイから 3V 5V −20 0.01 0.1 1 10 （Hz） 周波数 出力された連続発振光は光変調器に 図７ ゲルマニウム受光器の周波数特性 入力されます．光変調器には，パル スパターン発生器からの高周波信号が 微分器によりプレエンファシスされ，変 信号でのアイパターンを図８（a）に示 結果を図８（b）に示します.受光器への 調信号として入力されます．プレエ します．十分なアイ開口が確認でき， 入力パワーが−9.5 dBm 以上で10 −12 ンファシス後の電圧は3.9 V pp です．変 ５ G b i t / s での伝 送 が可 能 であるこ 以下のBERを確認し，エラーフリー伝 （4 ） 送が確認されました． 調された光信号は光導波路に沿って伝 とが分かりました 送され，受光器に入射されて，電気信 定を隣接チャネルの受光器において このシリコン光 配 線 集 積 回 路 で 号に変換されます．また，これらすべ 行った結果，有意な隣接チャネル間 は，レーザアレイ，光変調器，受光器 ての実験は温度制御なしで実施され クロストークは確認されませんでした． は，１チャネル当り電極パッド込み ました． ５Gbit/s伝送時におけるビットエラー で0 . 1 4 4 m m 2 の専 有 面 積 を有する 率 （ BER: Bit Error Rate） の測 定 ので， ５Gbit/sの伝送成功により， ５Gbit/s NRZ（Non Return Zero） 40 NTT技術ジャーナル 2012.12 ．また同様の測 特 集 （dB） 10 10 10 −3 −4 −5 −6 50 ps/div 10 −7 10 −8 10 −9 10−10 10−11 10−12 10 −20 −15 −10 −5 0（dBm） 受光器入力光パワー （a） 受信アイパターン （b） ビットエラー率 図８ 伝送特性測定結果 3.5 Tbit/s/cm 2 の伝送密度が達成さ なお，今回は測定を簡素化するため れたことになります．これにより，レー に，面積の約半分が電極パッドで占め ザまで含めた総合的な伝送密度におけ られていましたが，実用システムにお る世界記録が達成されました． いては電極パッド面積の縮小により 伝送密度10 Tbit/s/cm2に向けて 2 目標の10 Tbit/s/cm の伝送密度 の達成に向けては，本報告の光配線集 Tsuchizawa，T. Watanabe，K. Yamada，S. Itabashi，E. Saito，T. Nakamura，and Y. Arakawa：“First demonstration of high density optical interconnects integrated with lasers， optical modulators， and photodetectors on single silicon substrate，” Optics Express，Vol.19，No.26，pp. B159B165，2011. （5） Y. Urino，Y. Noguchi，M. Noguchi，M. Imai, M. Yamagishi，S. Saitou，N. Hirayama，M. Takahashi，H. Takahashi，E. Saito，M. Okano，T. Shimizu，N. Hatori，M. Ishizaka， T. Yamamoto，T. Baba，T. Akagawa，S. Akiyama，T. Usuki，D. Okamoto，M. Miura， J. Fujikata，D. Shimura，H. Okayama，H. Yaegashi，T. Tsuchizawa，K. Yamada，M. Mori，T. Horikawa，T. Nakamura，and Y. Arakawa：“Demonstration of 12.5-Gbps optical interconnects integrated with lasers， optical splitters，optical modulators and photodetectors on a single silicon substrate，” the 38th ECOC，Tu.4.E.1，Amsterdam，The Netherlands，2012. 30％の小型化は可能です． 今後，以上の施策を総合的に適用 し， 目標の伝送密度10 Tbit/s/cm 2 を目指します． 積回路に対し，さらに２倍以上の高速 化と30％以上のデバイスの小型化が必 要になります．光変調器の高速化は， 謝 辞 本研究は，総合科学技術会議によ 側面格子導波路構造を用いたチャネ り制度設計された最先端研究開発支 ル導波路構造を採用し，光と電子の 援プログラムにより，日本学術振興会 閉じ込めを大きくすることにより可能 を通して助成されたものです． となります．また受光器については， MSM（Metal Semiconductor Metal） 構造による高速化を進めています．さ らに，光源の実質的な専有面積を減ら すため，低損失光源入力用スポットサ イズ変換による入力パワーの増大と， 導波路分岐によるレーザチャネル数の 拡大を検討しています．そして，これ らの施策を反映させた結果，2012年 度，すでに6.6 Tbit/s/cm 2 の伝送密 度が実現されました（5）． ■参考文献 （1） I. A. Young，E. M. Mohammed，J. T. S. Liao， A. M. Kern，S. Palermo，B. A. Block，M. R. Reshotko， P. L. D. Chang： “ Optical technology for energy efficient I/O in high performance computing，”IEEE Communications Magazines，Vol.48，No.10，pp.184191，2010． （2） http://www.itrs.net/Links/2009ITRS/Home 2009.htm （3） 中村・賣野・臼杵・藤方・石坂・山田・八重 樫・堀川・荒川：“高密度光配線用シリコン 光集積回路，”2012信学総大，CI-3-3，2012． （4） Y. Urino，T. Shimizu，M. Okano，N. Hatori， M. Ishizaka，T. Yamamoto，T. Baba，T. Akagawa， S. Akiyama， T. Utsuki， D. Okamoto， M. Miura， M. Noguchi， J. Fujikata， D. Shimura， H. Okayama， T. （左から）山田 浩治/ 賣野 豊/ 中村 隆宏/ 荒川 泰彦 ◆問い合わせ先 NTTマイクロシステムインテグレーション研究所 ネットワーク装置インテグレーション研究部 TEL 046-240-2604 FAX 046-270-2372 E-mail yamada.koji lab.ntt.co.jp URL http://www.pecst.org/outline.html NTT技術ジャーナル 2012.12 41
© Copyright 2024 ExpyDoc
