抵抗変化型不揮発デバイスで低電圧限界に挑む－低炭素社会を実現する超低電圧デバイスプロジェクト－住広直孝超低電圧デバイス技術研究組合 Low-power Electronics Association & Project [email protected] zプロジェクトの社会的背景 zＬＳＩ低電力化のシナリオ zBEOLデバイス原子移動型スイッチ磁性変化デバイス相変化デバイス z集積化基盤技術ナノトランジスタ構造デバイス三次元ナノカーボン配線技術 z超低電圧デバイスが実現する未来像 zまとめ Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 1 プロジェクトの社会的背景 3,000 3,000 （億 kW）消費電力（億kW）消費電力 2,500 2,500 6倍 2,000 2,000 1,500 1,500 倍 3.6 1,000 1,000 データセンタデータセンタルータ・スイッチルータ・スイッチ PC PC テレビテレビ 500 500 00 2005年 2005年グリーンＩＴイニシアティブの推進平成20 年10 月経済産業省商務情報政策局高濱航氏発表資料より http://www.csaj.jp/seminar/2008/1006_seminar.html 2020年 2025年 2030年 2020年 2025年 2030年 2050年 2050年 2009年度グリーンIT推進協議会調査分析委員会報告書より抜粋インターネットのトラフィック量は、2025年に2006年比で190倍に増大し、IT機器（データセンタ、ルータ・スイッチ、PC）、エレクトロニクス機器（TV）の消費電力は、2005年と比較して、2025年に3.6倍になると予測される。 2 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演プロセッサの消費電力予測データセンターサーバー集積回路 10 高性能CPU 消費電力 (W) 大容量固体ストレージシステム 5 Logic Dynamic データセンター、サーバーには数多くの集積回路が使われている Logic Static Memory Dynamic Memory Static 0 2010 Work in Progress - Do not publish 2015 年 2020 2024 ITRS 2011 Edition. System Drivers STRJ WS: March8, 2013, 特別講演 3 LSI低電力化のシナリオ LSIにおける電力消費（理想形） n , デバイスの数, P = n ∗ (CV f + I LV ) 2 動作時電力待機時リーク電力 C , 負荷となる容量 V , 電源電圧 f , 動作周波数 I L , 総リーク電流省電力化シナリオ (1) 動作時電力の削減 ⇒ V , f , C , R の低減（微細化、配線低抵抗化、Low-k膜） (2) 待機時リーク電力削減 ⇒ I L , V の低減（微細化、Ｖｔｈ設定）、不揮発動作 (3) 全消費電力の削減 ⇒ デバイスの観点からは、 n の低減（非動作部電源遮断、不揮発動作） V の低減が最も効果的 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 4 低電圧化を阻む課題従来のバルクCMOSでは、不純物の数と位置のゆらぎのため、主にローカルVth*ばらつきが増大し続け、低電圧動作が困難に Vth* ;トランジスタを動作させるのに必要な最小電圧 5.0 4.0 SIA 1992-97 supply voltage (V) 3.0 2.0 ITRS 2011 HP and LSTP x0 1Vの壁 y /6 .5 1.0 不純物 rs ea 0.5 2000 2010 year Work in Progress - Do not publish 2020 65nmプロセスで製造した100万個トランジスタのローカルVthばらつき幅は～0.5V （MIRAIプロジェクトによる） STRJ WS: March8, 2013, 特別講演 5 電荷蓄積型から抵抗変化型へ従来デバイス抵抗変化型デバイス電流 DRAM Current （I）電流（I） Ion @ (b) 低抵抗状態 Low Resistance 不揮発動作 High Resistance 高抵抗状態 Ioff @ SRAM Work in Progress - Do not publish Read Voltage 読み出し電圧電圧（V） Voltage（V） STRJ WS: March8, 2013, 特別講演 6 配線工程(BEOL)に埋込む抵抗変化型デバイス抵抗変化型デバイス本研究開発産総研 BEOL つくばグローバル (300mm )＋ｾﾐｸﾞﾛｰﾊﾞﾙ『BEOLデバイス製造モデル』 LSI製品製造つくばSCR BEOLライン M7 BEOL ﾃﾞﾊﾞｲｽ＋1ファイン BEOL SCRPDK ファイン連携ファブ PDK CMOS PDK M6 BEOL M5 M4 例）原子ｽｲｯﾁ CMOS LSI製造ライン (300mm ) ﾃﾞﾊﾞｲｽ原子ｽｲｯﾁ酸化物強相関スピン・・・ BEOL ﾌﾟﾗｯﾄﾌｫｰﾑ原子ｽｲｯﾁ混載ﾛｰｶﾙ配線（液浸ArF） Process Interface FEOL 生産ライン 65nmCMOS基板 LSI製造ライン (300mm ) 相変化ｾﾐｸﾞﾛｰﾊﾞﾙ配線（KrF）一貫プロセス CMOS基板 BEOL として持込み１ファイン磁性変化 A社 CMOS 65nm SOI CMOS B社 CMOS C社 CMOS BEOLプラットフォームの構築 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 7 ＬＳＩ低電力化に向けたデバイス・集積化技術 z 電荷蓄積ではない、抵抗変化型不揮発デバイス・スイッチ（BEOLデバイス） z 超低抵抗配線が期待される三次元ナノカーボン配線、（集積化基盤技術） z 本質的にばらつきの少ないナノトランジスタ構造デバイス BEOLデバイス・磁性変化デバイス・相変化デバイス・原子移動型スイッチデバイスシナリオ（１）（２）（３）集積化基盤技術・三次元ナノカーボン配線シナリオ（１）・ナノトランジスタ構造デバイスシナリオ（１）（２） Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 8 超低電圧デバイスが実現するもの・ナノトランジスタ構造デバイスしきい電圧のばらつきを極小化して低電圧化を実現するデバイス論理回路・原子移動型スイッチデバイス論理回路メモリを使わない小面積プログラマブルロジックを実現するスイッチデバイス 1次メモリ 1次メモリ・磁性変化デバイス小面積・リークなしセルでメモリ容量を拡大するキャッシュ・相変化デバイス高速ストレージ並列化に依らず、データ転送速度を向上するストレージ・三次元ナノカーボン配線大容量ストレージ金属配線の微細化限界を打ち破る低抵抗配線サーバー高速ストレージ大容量ストレージストレージ情報処理装置の階層構造 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 9 原子移動型スイッチとはＣｕイオンのイオン伝導・電気化学反応を利用した抵抗変化スイッチ OFF ON Ru PSE TaO (Polymer Solid Cu Electrolyte) Cu +V 特徴－－－－高On/Off抵抗比（＞106）不揮発性書換可能（＞103）小面積 Work in Progress - Do not publish -V 金属絶縁体金属配線配線 STRJ WS: March8, 2013, 特別講演 10 省電力CPU ＋アクセラレータ（ﾊｰﾄﾞｳｪｱ構成）により低消費電力・高フレキシビリティ化が可能ハードウェア構成によりシステムの大幅な電力低減を目指すエネルギー効率回路再構成機能によるシステムの省電力実現 Target ASIC 再構成可能なロジックセル & 再構成可能な配線 Logic Cell Logic Cell Logic Cell Logic Cell FPGA CPU 演算の柔軟性高性能CPU 省電力CPU 一般的な処理（様々な処理）アクセラレータ回路再構成用途に特化したハードウェア構成（高処理能力）フレキシブルに変更高性能ﾌﾟﾛｾｯｻ＞100W ＋ OS、ソフトウェアミドルウェア従来構成 Work in Progress - Do not publish 省電力構成 STRJ WS: March8, 2013, 特別講演 11 低消費電力・低価格な再構成回路を実現するには再構成可能LSIの性能を決めているSRAMスイッチを原子移動型スイッチで置き換え SRAMスイッチ（従来）面積 1/20 原子スイッチを用いたプログラマブルロジックアレイ原子移動型スイッチ配線抵抗 1/10 SRAM cell Pass tr. 1/10 ｽｲｯﾁ容量 1/10 動作時：低消費電力・高速動作化スイッチの海論理回路面積スイッチ電力論理回路 <1/4 <1/4 2D 再構成LSI（従来） 3D Work in Progress - Do not publish 配線長の短縮低ｽｲｯﾁ容量・低配線抵抗化待機時：インスタントオン・スタンバイ電力ゼロ再構成LSI（原子移動型）不揮発性 STRJ WS: March8, 2013, 特別講演 12 原子移動型スイッチの65nmCMOSへの集積 65nm-CMOSの7M-BEOL（Cu配線）に原子移動型スイッチを集積 Set（架橋の形成） dark-field TEM M5 Read（前後の抵抗） bright-field TEM M7 M6 Reset（架橋の回収）３端子型原子移動型ｽｲｯﾁ set2 set1 reset1 reset2 Read M. Tada et al., IEDM 2011 M4 M3 (a) M1 SEM 99.99 99.9 99.9 99 99 95 90 80 70 50 30 20 10 5 Vp CT1 1 VLSL Sympo 2012 0 1 2 3 Vp (V) 4 閾値電圧の分布 Work in Progress - Do not publish 95 90 80 70 50 30 20 10 5 IoffT1T21st Ion T1T2 IoffT1T22nd 1 .1 .1 .01 N. Banno et al., Cumulative probability (%) Cumulative probability (%) M2 (b) 99.99 5 .01 -10 -9 -8 -7 -6 -5 -4 -3 -2 10 10 10 10 10 10 10 10 10 Current (A) オン・オフ時の電流値 STRJ WS: March8, 2013, 特別講演 13 磁性変化デバイス（STT-MRAM）とは高抵抗状態への書き換え電流電流固定層トンネル酸化膜フリー層 MTJ* 読み取り電流読み取り電流磁化ゲートドレインソース（*MTJ: Magnetic Tunnel Junction）平行(P) 低抵抗状態反平行(AP) 低抵抗状態への書き換え電流高抵抗状態メモリの原理：磁気トンネル接合（MTJ）を構成する２層の強磁性体の磁化の向きで抵抗を変化させて情報を記憶低電力化の原理：・不揮発性のため、常時リーク電流がゼロ・電荷蓄積型ではなく、抵抗変化型メモリ高速、無限界書き換えの原理：磁化反転現象、トンネル現象を利用 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 14 MRAMでSRAMを置き換えると何が変わるか SRAM性能の実現に加えて、消費電力とチップ面積を増やさずに、混載するメモリ容量の増加（約6倍）が可能 MRAM 読み出し時間 (ns) 1-5 1-5 書き換え時間 (ns) 1-5 1-5 書き換え耐性 (回) 無限回無限回常時リーク常時リーク無し動作電圧 (V) ~0.8 (6T-SRAM) < 0.5 セル面積 (F2) ~150 ~25 セル面積 (um2) @ 20nm世代 0.06 0.01 1Mbマクロ面積比（セル効率60%） 1 マクロ容量比 1 リーク電流 MRAMで低電力、キャッシュ容量増大の特性が付加 Work in Progress - Do not publish 2.0 1.8 SRAM微細化による容量増での高性能化 MRAMによる容量増で置き換えのケース 1.6 性能指標 MRAMでSRAMと同等の特性を実現混載SRAM（現状） 1次メモリ容量増による高性能化の予想 1.4 1.2 0.17 1 5.9 年 STRJ WS: March8, 2013, 特別講演 15 MRAMでSRAMを置き換えると何が変わるか MRAMを大容量化しても、リーク電流の増大は無い混載SRAM アレイ消費電流比較混載MRAM アレイリーク発生無し WL VDD BL 待機時 VDDオンのためリーク発生 WL BL BL 選択WL+BLがオン WL VDD 読み書き時 BL WL VDDに加えて、選択WL+BL が更にオン BL Work in Progress - Do not publish BL ・SRAMではラッチを構成する4個のトランジスタが常に電力を消費・MRAMでは消費電力ゼロ・SRAMでは待機時消費電力に加えて、選択セルのWLとBLに繋がるトランジスタが電力を消費・MRAMでは選択セルの BLに繋がるトランジスタが電力を消費 STRJ WS: March8, 2013, 特別講演 16 無限回書き換えトンネル絶縁膜の高品質化を実現し、加速試験で初めて1016回（キャシュメモリとしての必要条件）の書き換え耐性を実証 CoFeシード層挿入した新トンネル絶縁膜形成法結晶性 CoFe シード層を挿入 M5-Cu 60nm 酸化 MgOが十分に結晶化結晶性MgOをテンプレートとして上下の CoFeB層が結晶化アニール非晶質CoFeB MgO MTJ 非晶質CoFeB 非晶質CoFeB 下部電極 C. Yoshida et al., VLSI Sympo 2012 18 10 M4-Cu 16 6500 抵抗 (Ω) MgO Resistance [Ω] 6000 5500 5000 5 nm CoFe/CoFeB 4500 4000 良好な結晶性、シャープな界面 3500 3000 -0.4 10 Cycle No. @ 63.2% 書き換え回数（回） CoFeB 14 10 0.65 V 12 10 10 10 8 10 6 10 E-modelで外挿 4 10 2 10 0 10 0 0.2 0.4 0.6 0.8 1 1.2 CVS (V) -0.3 -0.2 -0.1 0 0.1 0.2 0.3 書き換え電圧 (V) 0.4 電圧 (V) Voltage [V] 低電圧書き換え特性 Work in Progress - Do not publish 動作電圧0.65V以下で 1016 回（１京回）以上の書換え STRJ WS: March8, 2013, 特別講演 17 超格子相変化デバイスとは原子状態の違いを利用する抵抗変化型の不揮発性メモリジュール発熱により超格子相変化材料の抵抗を変化させて情報を記憶書き換えのために流す電流が一方向のユニポーラ動作超格子高抵抗超格子低抵抗ﾋﾞｯﾄ線 GeTe/Sb2Te3超格子 +熱拡散防止層高抵抗化ダイオードﾜｰﾄﾞ線低抵抗化熱拡散防止層熱拡散防止層要求項目転送速度電力コスト開発項目と効果 ① 超格子結晶⇔結晶の相変化（Geの短範囲移動） ② 熱拡散防止層相変化材料への熱閉じ込め相変化領域のダウンサイジング（微細化に対応） Work in Progress - Do not publish ③ クロスポイントセルランダムアクセス 4F2 物理的最少サイズ STRJ WS: March8, 2013, 特別講演 18 超格子相変化デバイスの特長 • 相変化デバイスはバイポーラ型MRAM, RRAMよりセルサイズが小さい • 超格子相変化膜で書換エネルギーを低減し、ストレージに用途拡大不揮発メモリの比較（理論値） MRAM 相変化 RRAM ﾋﾞｯﾄ線ﾋﾞｯﾄ線抵抗可変材料 C社（学会） 8F2 セルサイズ 6F2 4F2 2F2 ﾒﾓﾘｾﾙダイオード動作（理論値）（理論値）ﾓﾊﾞｲﾙ用途 A社（製品） RRAMﾕﾆﾎﾟｰﾗ（理論値）超格子超格子相変化相変化（理論値）（LEAP現状） B社（製品） B社（学会） 5pJ i ﾊﾞｲﾎﾟｰﾗｾﾙｻｲｽﾞ 4F2 6F2 4F2 6F2 ｴﾈﾙｷﾞｰ書換回数 0.25pJ 0.4pJ 0.5pJ 0.5pJ > 106 1016 << 106 > 106 相変化デバイスの比較：その他の不揮発メモリｽﾃｰﾀｽ Work in Progress - Do not publish F f t ﾕﾆﾎﾟｰﾗ材料書換エネルギー i ﾊﾞｲﾎﾟｰﾗ：相変化デバイス 25pJ ﾜｰﾄﾞ線ﾕﾆﾎﾟｰﾗ LEAP 次世代ｽﾄﾚｰｼﾞ用途 0.25pJ D社（学会）配線抵抗可変材料ダイオードﾜｰﾄﾞ線 F f t MRAM RRAMﾊﾞｲﾎﾟｰﾗ抵抗可変材料配線抵抗可変材料用途 A社 B社製品ｽﾄﾚｰｼﾞﾓﾊﾞｲﾙｾﾙｻｲｽﾞ 4F2 ｴﾈﾙｷﾞｰ 3.5pJ D社 Ge2Sb2Te5 超格子目標 C社 8F2 製品 ISSCC 2012 IEDM 2011 IEDM 2011 ﾓﾊﾞｲﾙﾓﾊﾞｲﾙ混載 DRAM 5F2 4F2 > 8F2 4F2 >100pJ >100pJ ～35pJ <100pJ ～50pJ STRJ WS: March8, 2013, 特別講演 19 超格子相変化デバイスで何が変わるのか次世代SSD要求仕様）超格子（化相変ンドトレ要求 40%増年率 X 20 現世代 SSD要求仕様（従来相変化材料）ッシュ NANDフラｯﾌﾟを並列化で解消）ｷﾞｬ（要求との年代 Work in Progress - Do not publish 1000MB/s SSD動作に要するチップ数 NANDフラッシュ並列動作で現世代SSD仕様を達成、次世代SSD仕様の達成は不可能超格子相変化デバイス高速・低電力等の特性が新たに付加され、データ転送速度が向上動作チップ数の削減による低電力化で、次世代SSDの仕様を達成 1チップ動作, 並列無しで性能実現 NAND 相変化ﾃﾞﾊﾞｲｽ相変化ﾃﾞﾊﾞｲｽﾌﾗｯｼｭﾒﾓﾘ（従来材料）（超格子） STRJ WS: March8, 2013, 特別講演 20 超格子相変化膜の動作特性 GeTe/Sb2Te3超格子相変化膜の低電圧、低電流動作セット電圧1V （従来1.3V）, リセット電圧1V（従来1.5V）セット電流60uA,従来比1/30 (世界最高水準) , リセット電流1mA, 従来比1/2 超格子 1V 従来材料 1.4V 100,000,000 従来材料高抵抗原子移動原子移動低抵抗状態（活性化状態） Resistance(Ω) 10,000,000 超格子高抵抗 1,000,000 100,000 抵抗比 > 300倍従来材料低抵抗 10,000 高抵抗状態超格子低抵抗 1,000 W 抵抗 VS 電圧特性 100 0 相変化エネルギーの理論計算 Super-Lattice W 50nm SiO2 超格子低抵抗化 60uA 100000000 素子寸法Φ50nm 低抵抗化高抵抗化 Ge2Sb2Te5 合金（従来材料） 2.2 pJ GeTe/Sb2Te3 0.12 pJ 超格子 5 pJ 0.25 pJ 1 1.5 2 Voltage(V) 超格子高抵抗化 1mA 従来材料 2mA 10000000 Resistance(Ω) 材料 0.5 従来材料高抵抗超格子高抵抗 1000000 100000 従来材料低抵抗 10000 抵抗 VS 電流特性超格子低抵抗 1000 100 メモリセル Work in Progress - Do not publish 0 0.5 1 1.5 2 2.5 Current(mA) STRJ WS: March8, 2013, 特別講演 21 低ばらつきで基板バイアス制御可能な素子：SOTB (1) チャネル不純物を含まず（ドーパントレス）、ローカルばらつき低減が可能→低電圧 (2) 基板バイアス制御が可能な、プレーナ型 DG（ダブルゲート）構造→ばらつき補正等 (3) SOTB／バルクのハイブリッド構造→既存IPとの共存、設計移行容易性 SOTB：低電圧回路用バルク： I/O回路用ゲート電極埋め込み絶縁層 SOI層とBOX層を除去して形成積み上げソースドレイン (10nm) （低段差）基板バイアス端子シリコン基板 SOI層 (～12nm) 低不純物濃度（ドーパントレス）裏面ゲート（ Vth調整用基板不純物添加）ゲート SOI Work in Progress - Do not publish BOX SOTB (Silicon on Thin Buried Oxide), SOI (Silicon On Insulator), BOX (Buried Oxide) STRJ WS: March8, 2013, 特別講演 22 何故、超低電圧か？集積回路を構成するトランジスタ全てが、常にエネルギー効率最大（動作あたりの消費電力最小）の状態で動作することが理想。消費電力： a: 動作率 E を最低に力 E = CVdd2 + IleakVdd/af 5 ク電動作あたりの消費エネルギー： E (pJ) リーク電力 E を最低にリー動作電力 10 動作力電 0 P = CVdd2f + IleakVdd 0.2 0.4 0.6 Vdd (V) 0.8 Si-CMOSでは電源電圧Vdd=0.4V付近で効率最大になるが、この状態で処理速度要求を満たせる用途は限られる。 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 23 LEAPのねらい：低ばらつきと適応制御不純物によるVthばらつきを低減基板バイアスVbでVthを制御 Vth：しきい電圧 fre q 1.5 不純物 ue 15 nc y Vb 1.0 65nm バルク 0.5 低Vth 0 1.0 100万個トランジスタのVthばらつき幅は～0.5V （MIRAIプロジェクトによる）構造を変え、ばらつきを低減させる。 Work in Progress - Do not publish 0.5 leaka 20 ge 10 5 高Vth 0 -0.5 Vb (V) leakage (arb. units) Vdd 0 frequency (arb. units) 2.0 -1.0 Vthを制御しながら、性能・電力最適化動作を行う超低電圧でも実用性ある速度で動作。 STRJ WS: March8, 2013, 特別講演 24 特性ばらつきの低減チャネル不純物による影響の少ない（ドーパントレス） SOTB構造により、しきい値電圧Vthのばらつきのみでなく、出力電流のばらつきも大幅低減。電流ばらつき Vthばらつき SRAMアレー（Mbit)のSEM像 SOTBとバルクCMOSの特性ばらつき比較（ドレイン電流－ゲート電圧特性） SOTB @0.4V 100 cells SOTBとバルクCMOSの出力電流ばらつき比較（正規分布累積プロット） 2012 Silicon Nanoelectronics Workshopで発表 Work in Progress - Do not publish SRAM 0.4V動作検証 STRJ WS: March8, 2013, 特別講演 25 三次元ナノカーボン配線微細幅低抵抗グラフェン横配線多層グラフェン成長方向多層グラフェン微細幅低抵抗グラフェン横配線触媒 (Co等) 【目標】中間：50Ω/□＠100nm 幅最終：3Ω/□＠20nm幅触媒（成長起点）クロスポイント型メモリ成長起点形成⇒多層グラフェン成長（RIE型の例） RIE配線加工プラグ超高アスペクト比(AR)CNTコンタクト上層配線超高AR コンタクトホール CNT成長触媒粒子層間接続ワード線ビット線プラグ多層CNT 横配線（Bit線） BiCS型メモリ SOG含浸固定CNT SOG固定 ⇒CMP Work in Progress - Do not publish 超高ARコンタクト上層配線形成超高アスペクト比(AR)CNTコンタクト【目標】中間：AR=16＠90nmΦ埋込み最終：AR=30＠90nmΦ,R≦W STRJ WS: March8, 2013, 特別講演 26 下層配線配線シート抵抗 (Ω／□) ナノカーボン配線によって何が変わるか金属配線（Cu）金属配線では細線効果により抵抗急増多層グラフェン配線ファイルメモリの微細化に伴う配線抵抗の急増をナノカーボン材料で解決 ↓ 配線での電圧降下を抑制し、デバイスの低電力化に寄与配線幅 (nm) Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 27 多層グラフェン横方向配線・ CNT超高アスペクトビア触媒段差を起点にして低温（600℃）固有の機構で多層グラフェンを成触媒段差多層グラフェン長 AR16ビア（高さ1.6μm、径0.1μm）底から CNT選択成長を確認 FIB加工観察触媒層 1.6μm 多層グラフェン触媒段差 10nm ビア底部（TiN）触媒層 Co・Ｎｉ面 •段差に応じた多層膜が成長 •触媒結晶粒界を越えて成長 Yamazaki et. al., APEX 025101(2012) Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 28 低電力の新しい領域への挑戦 A 超高効率「無限動作」発不揮創エネ駆動 nW LSI nA nW フレリテビシキ電池駆動 nA-Standby LSI μW のィ電圧 μA 現状 I S L 低スタンバイ電流 mA mW W kW 消費電力 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 29 超低電圧デバイスが実現する未来像電池レスモバイルコミュニケーションが作る、快適、安全、安心社会クラウドコンピューティンセキュリティ, 高齢化社会対応医療用デバイスグエネルギーマネジメントシステム低電圧長寿命センサユビキタスセンサネットワーク Green, Secure, Smart & Cozy by IT 待機電流・消費電力の低減自動車センシング Green of IT 環境配慮型高集積エコサーバーデータセンタ情報処理論理回路１次メモリ原子移動スイッチナノトランジスタ構造 Work in Progress - Do not publish 情報蓄積２次メモリ Energy One Harvest Battery only 国土強靭化（インフラ老朽化・災害対応）スマートフォンネットワーク接続外部記憶相変化磁性変化ナノカーボン配線 Power STRJ WS: March8, 2013, 特別講演 30 つくばＴＩＡの活用による効率的なデバイス試作と検証高エネ研つくばイノベーションアリーナ生産ラインと拠点を結びつけた開発とアプリ開拓のために効率的な検証環境ナノエレクトロニクスコア領域銅配線 BEOL デバイス GNC スーパークリーンルーム（SCR） LEAP 銅配線システム・装置メーカーつくば 300mm BEOL ライン CMOS PETRA Work in Progress - Do not publish LSI メーカー大学 CSIS EIDEC オープンイノベーション 300mm 生産ライン STRJ WS: March8, 2013, 特別講演 31 まとめ本講演では、超低電圧デバイス技術研究組合（LEAP）がつくばイノベーションアリーナ（TIA）ナノエレクトロニクスコア領域研究拠点（産総研SCR）で実施している「超低電圧デバイスプロジェクト」に関して、超低電圧デバイス技術開発の狙いと現状の進捗を紹介した。また、デバイスを集積化して動作検証するためのウェハ試作のしくみとして、SCRと量産ラインを結ぶ新しい仕組みを紹介した。 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 32 謝辞本研究は、平成22年度経済産業省産業技術研究開発委託費「低炭素社会を実現する超低電圧デバイスプロジェクト」の委託研究として行ったものである。平成23年度からは、独立行政法人新エネルギー・産業技術総合開発機構（NEDO）「低炭素社会を実現する超低電圧デバイスプロジェクト」に係わる業務委託として実施している。プロジェクトの推進に当たり、経済産業省・ＮＥＤＯからの多大なご支援に深く感謝致します。また，デバイス試作に関しては、独立行政法人産業技術総合研究所のスーパークリーンルームを使用し、ナノデバイスセンターの集積実証室にご協力頂きました。 Work in Progress - Do not publish STRJ WS: March8, 2013, 特別講演 33