先端半導体デバイス3

3 半導体製造プロセス
3.1 フォトリソグラフィ
リソグラフィ（リトグラフ）という言葉は，光や電子線等
を利用して平面基板にパターンを転写する写真製版のこと
を意味する．その中で光（主に紫外線）を利用してパター
ンを転写する技術をフォトリソグラフィ*14 という．
フォトリソグラフィにはパターンの転写方式の違いによ
りネガ型とポジ型がある．ネガ型は露光により感光した部
分がパターンになり，ポジ型は露光により感光していない
部分がパターンとなる．フォトリソグラフィが開発された
頃はネガ型が主流であったが現在では感度のよいレジスト
（感光材料）が開発されたポジ型が主流である．
図 17 のうち，レジスト塗布からレジスト除去までがフォ
図 17
トリソグラフィである．
フォトリソグラフィ
また，図 18 は，半導体の変化の様子を表したものである．
図 18
フォトリソグラフィ 2
半導体上に別の金属や酸化物などを付けたい場合は，真空蒸着やスパッタリング，CVD などの
手法によって成膜を行う．最後に溶剤などでレジストを除去する際に，レジスト上に成膜された材
料も同時に除去されるため，半導体上に好みのパターンを追加することができる．
*14
フォトリソグラフィ (Photolithography) は，感光性の物質を塗布した物質の表面を，パターン状に露光（パター
ン露光）することで，露光された部分と露光されていない部分からなるパターンを生成する技術である．
19
3.2 成膜技術
3.2.1 真空蒸着
真空蒸着 (vacuum deposition) とは，真空にした容器の中で，蒸着材料を加熱し気化もしくは昇
華して，離れた位置に置かれた基板の表面に付着させ，薄膜を形成するというものである．蒸着材
料，基板の種類により，抵抗加熱・電子ビーム・高周波誘導・レーザーなどの方法で加熱される．
真空蒸着はスパッタよりも前に実用化された成膜技術であり，スパッタより簡素でわかりやすい
原理となっている．
原料分子が試料に達する前に残存気体分子に衝突しない為，また，気体分子自体が試料に衝突し
ない様，スパッタ（数 Pa ）より高い真空度 (10−3 ∼10−4 Pa) が必要である．
[原理]
⃝
1 膜を付ける試料と膜の原料を容器内におく（スパッタと違い距離を離す）．
⃝
2 全体を真空状態にして，原料を熱で溶かす（蒸発させる）．
⃝
3 原料が気体分子となり，試料に衝突，付着し，膜が形成される．
図 19
真空蒸着
真空蒸着とは成膜技術の一つで，高真空中で蒸着材料を加熱し気化，昇華させ気体分子となった
蒸着材料が，基板に衝突，付着することによって，蒸着薄膜が形成される技術で，スパッタよりも
前に実用化されている成膜技術である．
真空蒸着とは，物体の表面を基板として他の物質の薄膜を付着させたり，基板から離して薄膜を
得る方法の 1 つ．この薄膜を蒸着膜という．真空容器内に基板を支え，付着させる物質の少量を加
熱蒸発させて，基板に薄膜をつくる．
真空蒸着には加熱方法によっていくつかの種類に分類できる．最も一般的な真空蒸着は抵抗加熱
式である．抵抗加熱式の真空蒸着は，成膜のスピードが比較的早く，また金属膜作成に最も適した
蒸着方式である．
20
3.2.2 スパッタリング
スパッタリング (sputtering) とは，真空蒸着に類する薄膜製造の代表的な方法の 1 つである．
物質に膜を付ける方法で，メッキなどとは違い薬品を使わず真空中で行う（半導体製造では，
ウェットプロセスに対しドライプロセスという）．
[原理]
⃝
1 膜を付ける試料と膜の原料（ターゲット）を近くにおく．
⃝
2 全体を真空状態にして，試料とターゲットの間に電圧をかける．
⃝
3 電子やイオンが高速移動し，イオンがターゲットに衝突する．高速移動した電子やイオンは，
気体分子に衝突し，分子の電子をはじき飛ばし，さらにイオンとなる．
⃝
4 ターゲットに衝突したイオンは，ターゲットの粒子をはじき飛ばす．（スパッタリング現象）
⃝
5 はじき飛ばされた原料の粒子が試料に衝突，付着し，膜が形成される．
図 20 スパッタリング
スパッタリング技術はスパッタ技術ともいい，低圧気体のグロー放電で生成されたイオンを加速
して標的（ターゲット）に衝突させ，そのエネルギーでターゲットの物質を表面から削り取る技術，
および削り取ったターゲットの物質を基板上に堆積させて薄膜を製作する技術である．
前述の真空蒸着とこのスパッタリングは物理的な方法で薄膜を得る物理蒸着の一種である．
特徴
⃝
1 膜の原料となる粒子の持つエネルギーが大きく，試料への付着力が大きい．強い膜ができる．
⃝
2 合金系や化合物のなど，原料の組成比を変えずに成膜ができる．
⃝
3 蒸着では困難な，高融点原料でも成膜が可能．
⃝
4 膜厚が時間だけで高精度に制御可能．
⃝
5 反応性ガスを導入することで，酸化物，窒化物の成膜も可能．
⃝
6 大面積でも均一に成膜ができる．
⃝
7 ターゲットの場所に試料を置く事でエッチングができる．
⃝
8 成膜速度は全般に遅い（方式によって違う）．
21
3.2.3 CVD
化学蒸着 (Chemical Vapor Deposition, CVD) とは，基板上への薄膜作製技術の一つである．
シリコン酸化膜，シリコン窒化膜，アモルファスシリコン薄膜などの製造に用いられる．その過程
で化学反応を用いるので，このように呼ばれる．
温度を上げて堆積させるものを「熱 CVD」，化学反応や熱分解を促進させるために光を照射する
ものを「光 CVD」，ガスをプラズマ状態に励起する方法を「プラズマ CVD」という．
特徴
⃝
1 高真空を必要としないため，製膜速度や処理面積に比して装置規模が大きくなりにくいメリッ
トがある．
⃝
2 製膜速度が速く，処理面積も大きくできる．このため大量生産に向く．
⃝
3 真空蒸着と比較すると，凹凸のある表面でも満遍なく製膜できる．
⃝
4 基板表面と供給する気相の化学種を選ぶことで，基板表面の特定の部位にだけ選択的に成長す
ることが可能である．
プラズマ CVD
図 21
プラズマ CVD
反応容器の中に高周波の電界をかけ，原料ガスに電子を衝突させる．するとガスがプラズマとな
り，基板に積みかさなって，薄膜が形成される．
欠点として，プラズマや電子のエネルギーが高いために，基板にダメージを与える．また，反応
器が大きくなると，均一なプラズマを発生させることが難しくなり，制御も複雑になる．ガス分子
と電子の衝突の確立が低く，ガスの利用効率は 10∼20 ％である．アルファモスシリコンの形成に
適しているために，安価な太陽電池の生産に用いられている．
22
3.2.4 真空ポンプ
⃝
1 ロータリーポンプ
ロータリーポンプは，偏心した回転軸をもったローター，固定翼，油によって，空気をかき出す．
図 22
ロータリーポンプ
⃝
2 油拡散ポンプ
外壁が冷却できる容器，油，ヒーター，ジェットと呼ばれるノズル．上部に蒸発する油を冷やして
集めるトラップがつく事もある．
図 23
油拡散ポンプ
⃝
3 ターボ分子ポンプ
モーターによって高速回転する動翼，本体に取り付けられた固定翼．
図 24
ターボ分子ポンプ
23
4 先端デバイス構造–SOI
4.1 SOI(Silicon On Insulator) とは
SOI とは，絶縁膜上に形成した単結晶シリコンを基板とした半導体，および半導体技術である．
その基本的な構造を図 25 に示す．
図 25 SOI を用いた MOSFET
SOI を用いた MOSFET と区別するために，従来の MOSFET をバルク MOSFET と呼ぶこと
がある．
バルク CMOS デバイスでは P/N 型 MOS トランジスタがウエル層にて分離されている．これ
に対し，SOI-CMOS デバイスは Si 支持基板と埋め込み酸化膜 (BOX:Buried Oxide) にて分離さ
れ，各素子間は LOCOS(Local Oxidation of Silicon) 酸化膜にて完全に分離されており，動作素
子領域（SOI 層と呼ぶ）を絶縁体にて完全分離する構造を持っている．また SOI 層の厚みが薄く
（通常 50nm 以下）
，チャネル下のボディ領域がすべて空乏化しているものを完全空乏型 SOI，SOI
層が厚く（通常 100nm 以上）
，ボディ領域底部に空乏化されていない領域を持つものを部分空乏型
SOI と呼ぶ．
24
4.2 SOI のメリットとデメリット
SOI を用いるデメリットは値段が高いことである．それに対して，メリットとして以下のものが
挙げられる．
⃝
1 縦に集積化しやすい
⃝
2 良好な閾値特性を持ち，閾値を下げてもオフリークが抑えられるため，低電圧化が可能である
⃝
3 短チャネル効果が抑制されるため，漏れ電流が小さくなる
⃝
4 ソース・ドレインの下の部分が絶縁膜なので，接合容量が非常に小さくなる
図 26 SOI のメリット
⃝
1 オフリーク電流を増加させずに閾値電圧を低く設定出来るため，低電圧動作が可能
⃝
2 負荷容量が低減されるため，高速動作，低消費電力 CMOS デバイス開発が可能
⃝
3 高周波動作における信号伝達損失の低減
⃝
4 高抵抗 Si ウエハ等を支持基板として使用出来るため，受動素子を含めた素子高周波性能の実現
⃝
5 基板を介したクロストーク等の誤動作を低減
⃝
6 ラッチアップ現象を含む誤動作防止が可能
⃝
7 放射線入射によるソフトエラ耐性向上
25
4.3 SOS
SOS(silicon on sapphire) とは，サファイア (Al2 O3 単結晶) 基板上にシリコン薄膜を形成 (エピ
タキシャル成長) させたもので，コストが高い．
図 27 SOS の形成と SOS の問題点
SOS デバイスは高速，低消費電力動作を実現できると考えられていることから注目を集めてき
た．しかし図 1 に示すように，SOS ウェハには支持基板となるサファイア（Al2 O3 ）とシリコン
（Si）との結晶格子間に最大で 12.5% の格子不整合が存在しているため，結晶欠陥の少ない Si 層を
形成するのが非常に困難であった．このことが SOS デバイス製品化拡大には大きな障壁となり，
研究開発レベルに留まっていた．
26
4.4 SIMOX
SIMOX(Separation by IMplanted OXygen) とは，酸素イオンを打ち込むことで SOI を形成す
る技術である．現在は SIMOX による SOI 形成が主流で，
・精密膜圧制御可能
・支持基盤不要
・行程簡略
といったメリットがある．
図 28 SIMOX のメリット
SIMOX は高濃度の酸素を Si 基板にイオン注入し，埋め込み SiO2 層を形成するものであり，将
来の ULSI 用基板技術として注目されている．イオンビームの制御により，SOI 層や BOX 層の深
さ，厚み，均一性が自由に制御できるという優れた特徴がある．また，イオン注入とその後の熱処
理だけで SOI 基板が作製できるので，プロセスがシンプルであり，低コスト化も図れる．
27
4.5 Smart Cut(UNIBOND)
水素とイオンを注入して，シリコンを剥離しやすくして張り合わせる．剥離したシリコンはバル
クシリコンや次の SOI 基板に使われる．
⇒ イオン注入装置が簡単で剥離が容易，ウェハほぼ一枚から SOI 基板一枚作製
図 29 Smart Cut
Smart Cut とは，イオン注入法により半導体単結晶ウェハに水素原子を数ミクロンの深さに高
濃度に導入し，さらに熱処理によりシリコン結晶の結合を切断して，単結晶ウェハの全表面をミク
ロン寸法の厚みで剥がす微細加工技術である．SOI 素子，次世代太陽電池用の単結晶シリコン薄膜
などの作製に応用が進められている．
SmartCut では，デバイス用エピ層を（表裏を逆に）形成した化合物ウエハ表面にあらかじめ
+
H イオン注入を施し，化合物ウエハと Si ウェハを表面同士を向かい合わせて貼り合わせた後，熱
アニールを施して H+ イオンが注入された層を脆弱にして剥離し，テンプレートとして用いた化合
物ウェハのバルクを回収する．
28
4.6 ELTRAN
表面に穴の開いたシリコンを使う⇒剥離しやすくなる
図 30 ELTRAN
ELTRAN(Epitaxial Layer TRANsfer) はキヤノンが独自に開発した SOI ウェハの製造方法で
ある．基本コンセプトは，絶縁層上の Si 単結晶の品質をバルク Si ウェハ並みのレベルに引き上げ
るために，多孔質 Si 上にエピタキシャル成長した単結晶 Si 層を絶縁層上に移設して SOI 層とする
事にある．品質は ITRA の SOI ウェハのロードマップを満たすレベルにあり，デバイスメーカー
や国内外の公的機関のベンチマーキングでも非常に高い評価を得ている．
現在，SOI ウェハの製造方法は以上の三つの方法が注目されている．すなわち，
⃝
1 Ibis Technology Corporation の SIMOX
⃝
2 SOITEC の基板を貼り合わせる Smart Cut(UNIBOND)
⃝
3 キヤノンの ELTRAN
である．1999 年には，どの方式でも現行シリコンウェハ並の機能が実現できる，との特性評価結
果が報告される．
29
4.7 SOI の種類
SOI には部分空乏型 SOI 構造と完全空乏型 SOI 構造の二種類がある．部分空乏型 SOI 構造で
は SOI 膜の厚さが 100nm 程度であるのに対し，完全空乏型 SOI 構造では SOI 膜の厚さが 50nm
程度である．性能は完全空乏型 SOI 構造の方が優れているものの，製作が難しいというデメリッ
トがある．部分空乏型 SOI 構造では膜厚が大きいので中性領域が発生する．
図 31
部分空乏型 SOI 構造と完全空乏型 SOI 構造
ヒストリー効果
・部分空乏型 SOI 構造はゲートに + の電圧を印加したとき，正孔は中性領域に逃げ込む
⇒ 電圧印加をやめたあとも，短い時間だけそこに滞留してしまい，デバイスに悪影響を与える
⇒ヒストリー効果→デバイス特性が悪くなる→できれば完全空乏のがいい→作るの難しい
部分空乏型は IBM 他の高性能マイクロプロセッサ等に用いられており，シリコン基板内部を完
全に空乏化せずに使うタイプで，基板内部に一部中性の領域が存在する．比較的厚いシリコン層を
使えるために，通常のバルク型とほぼ同じ作り方ができ，比較的作りやすいという特徴がある．
一方，完全空乏型はシリコン基板内部を完全に空乏化するために，通常は 50nm 以下という極め
て薄いシリコン層を使うことになる．特性は優れているものの，薄いシリコン層に対する加工技術
については，難しい技術が必要になってくる．
ヒストリー効果とは回路のゲートの動作履歴によって遅延が変動する現象である．ゲートが駆動
されるまでどれほどの待機時間があったかでゲート遅延が変わる．原因としては基板浮遊効果と同
様に空乏化部分での電荷の蓄積があげられる．対策としてわざとドレイン−ボディ間に結晶欠陥を
誘起させリークを増やすという手法もある．
30
4.8 SOI のまとめ
SOI とは Silicon On Insulator の略で，絶縁膜上に形成した単結晶シリコンを基板とした半導体
のことである．もともと，SOI(Silicon On Insulator) は SOS 技術から始まったものである．SOS
とは Silicon On Sapphire の略であり，サファイア (Al2 O3 単結晶) 基板上にシリコン薄膜を形成
(エピタキシャル成長) させたものである．SOS では，サファイアが高価であり，また，結晶性に
も問題があった．そのため，サファイアの代わりに別の絶縁物を用いるようになり，SOI と呼ばれ
るようになった．SOI では短チャネル効果が抑制され，接合容量も小さいため，低消費電力化や漏
れ電流の減少といった利点が期待できる．また，SOI は縦に集積化しやすいといった利点もある．
こういった利点により，今後の SOI の普及が期待されている．
SOI の構造には，部分空乏型と完全空乏型の二種類がある．部分空乏型は Si 基板内部を完全に
空乏化しないタイプで，基板内部に一部中性領域が存在する．膜厚が 100nm 程度と比較的厚いた
め，通常の CMOS とほぼ同じ作り方が適用でき，比較的作りやすい．一方，完全空乏型は Si 基板
内部を完全に空乏化するため，通常は 50nm 以下という極めて薄い Si 層を使う．特性は優れてい
るものの，薄い Si 層に対する加工技術については，難しい技術が必要になってくる．
SOI では，ヒストリー効果と呼ばれる現象が存在する．ヒストリー効果とは，ゲートへ電圧を印
加すると，電荷が中性領域に蓄積してしまう現象のことで，デバイスへと悪影響を与えてしまうた
めに好ましくないとされている．そのため，SOI の構造としては完全空乏型が良いと考えられてい
るが，完全空乏型は製作が難しいといった欠点がある．
SOI ウェハの製作方法としては，現在三つの方法が着目されている．一つ目は Ibis Technology
Corporation の SIMOX である．SIMOX とは Separation by IMplanted OXygen の略で，酸素
イオンを打ち込むことで SOI を形成する技術である．SIMOX は膜厚を精密に制御することがで
き，支持基盤も不要で，製作プロセスが簡略化できるといった利点がある．二つ目は SOITEC の
Smart Cut(UNIBOND) である．Smart Cut とは，イオン注入法により半導体単結晶ウェハに水
素原子を数ミクロンの深さに高濃度に導入し，さらに熱処理によりシリコン結晶の結合を切断し
て，単結晶ウェハの全表面をミクロン寸法の厚みで剥がす微細加工技術である．イオン注入装置は
簡単で，剥離も容易であり，ウェハほぼ一枚から SOI 基板一枚が作製できるといった利点がある．
三つ目はキヤノンの ELTRAN である．ELTRAN とは Epitaxial Layer TRANsfer の略で，絶縁
層上の Si 単結晶の品質をバルク Si ウェハ並みのレベルに引き上げるために，多孔質 Si 上にエピ
タキシャル成長した単結晶 Si 層を絶縁層上に移設して SOI 層とする技術である．ELTRAN は結
晶品質や膜厚均一性に優れ，ウェハほぼ一枚から SOI 基板一枚が作製できるといった利点がある．
31
5 先端材料–SiC
5.1 SiC とは
SiC は単結晶シリコンに代わる材料として期待されているもので，シリコンにカーボンが入った
ものである．主に現在はパワーデバイスに用いられる．
結晶は六方最密充填構造 (6H-SiC や 4H − SiC など) と立法構造 (3C-SiC) がある．
5.2 SiC の利点
・SiC は熱しても液化することなく 2000 ℃を超えると昇華 (気化) する（このため許容温度に優れ
ている）
・硬さはダイヤモンドに近い
・シリコンに比べ熱伝導率が 3 倍高い
・絶縁破壊電界が 1 桁以上高い
⇒ 理想的な半導体素材といえる
・熱伝導率が高いので，外に熱を逃がしやすい
⇒ CPU に用いることで様々な家電製品などの小型化が可能となる
5.3 SiC の問題点
2000 度程度までとけないため，引き上げ法など，材料を一旦融解させる製造方法では，設備や
コストが大掛かりになる．また，このために不純物の分離が難しくなっている．そして，温度を上
げ下げするのに時間がかかるため，大量生産が難しい．
⇒ エピタキシャル成長を利用した製造方法などが考えられる（しかし，この方法では品質が安定
しない）
ダイヤモンド並みの硬度があるため，加工が難しい．
トランジスタを作る上で，エッチングができない．
（ドライエッチング→高電圧が必要→プラズマダメージが大）
界面の特性が悪い⇒トランジスタを製造しても，その特性は悪い
32
5.4 SiC のまとめ
SiC とは炭素とケイ素の化合物である炭化ケイ素 (Silicon Carbide) のことである．現在半導体
に使われている単結晶シリコン (Si) に代わる次世代の半導体材料として期待されている．最大の
特徴は，バンドギャップが 3.25eV と従来の Si 半導体に比べて 3 倍と広く，その分絶縁破壊にいた
る電界強度が 3MV ／ cm と 10 倍程度大きい点である．また，熱伝導性，耐熱性，耐薬品性に優
れ，放射線に対する耐性も Si 半導体より高いという特徴を持つ．
こうした特徴より，従来の Si 半導体より小型，低消費電力，高効率のパワー素子，高周波素子，
耐放射線性に優れた半導体素子として期待されている．このため，電力，輸送，家電に加え，宇宙・
原子力分野でニーズが高い．最近では，ハイブリッド自動車用の半導体向けに検討が活発化してい
る．ハイブリッド自動車では，消費電力が小さく，耐熱温度が 400 ℃と Si 半導体より高く，冷却
するためのファンなどの放熱装置が必要ないという利点が注目されている．
これまで，SiC 半導体素子としては，ショットキーダイオードは初期から試作されていたが，主
流である MOS FET への適用は難しかった．理由は第一に，半導体素子中を流れる電流を制御す
るチャネル部の抵抗が高いこと，第二は SiC ウェハの欠陥の密度が高いことである．
チャネル部の抵抗が上がってしまうのはイオン注入の際に欠陥が出来て，表面が荒れてしまうか
らである．そこで例えば三菱電機は，欠陥の影響を抑えて表面の荒れを平坦化するためにエピタキ
シャル成長膜に工夫を加えることにより，抵抗を下げることに成功した．またロームでは，ゲート
絶縁膜の形成方法を改良することで抵抗を下げることができたという．
一方，SiC ウェハの欠陥密度については，例えば豊田中央研究所が中空貫通欠陥（マイクロパイ
プ欠陥）だけでなく，微細な転移欠陥を低減することに成功したと発表した．これは，「RAF 法」
と呼ばれるもので，転移欠陥に対して平行に切断した結晶を種結晶とする手法により達成した．
これらの問題点の他にも，結晶性薄膜を作製するには高い基板温度（∼1500 ℃）を必要とし，ま
た特定の多形を作り分けることが困難であるなどの問題がある．
SiC は Si と C からなる 2 重層が積層した結晶構造を持つ．この 2 重層の積層の仕方の違いで
100 種類以上の多形と呼ばれる結晶構造が存在するが，素子への応用にはこの多形の生成を制御す
ることが極めて重要となる．
代表的な多形には 3C-，2H-，4H-SiC がある．2H-SiC は多形の中でも最大のバンドギャップ
(3.33 eV) を持つ．他方，3C-SiC はバンドギャップが最も小さく (2.39 eV)，2H-SiC との差は約
1eV ある．また 4H-SiC は，2H-より少し小さい値 (3.27 eV) を持つが，大きな単結晶を作製でき
ることから素子化に向けてもっとも研究が進んでいる．
33

Download Report