01 - 東京工業大学

2005年10月6日
計算機論理設計 (A)
(Computer Logic Design (A))
東京工業大学
大学院理工学研究科
電子物理工学専攻
松澤昭
2005, 10/06
計算機論理設計 A.Matsuzawa
1
目的・成績評価方法など
•
開講学期4学期単位数2-0-0担当教官松澤昭教授：S3棟312号室(内線2508)
•
【講義の目的】
計算機のハードウエアの概要を講義する．特に，その中心となるプロセッサの機能や主
要部分の論理設計について学習する．
【教科書・参考書等】
「論理回路と計算機ハードウェア」原田豊著丸善
【関連科目・履修の条件等】
論理回路理論 (A)
【成績評価】
授業出席（宿題提出）、中間試験，期末試験
【担当教官からの一言】
プロセッサの仕組みを理解することは，コンピュータのみならず、情報家電を含む全ての電
子機器の理解や設計上重要である．
【オフィスアワー】
メールでアポイントを取っていただければ、空いている時間をお知らせします。
[email protected]科目一覧へ
2005, 10/06
計算機論理設計 A.Matsuzawa
2
講義予定
•
•
•
•
•
•
•
•
•
•
•
•
計算機工学（プロセッサ）・集積回路技術と現代の電子機器
データ表示と数値演算
論理回路の基本
順序回路
フリップ・フロップ
加減算回路
乗除算回路
制御回路
命令セットと命令実行
メモリーシステム
パイプライン制御
DSP
2005, 10/06
計算機論理設計 A.Matsuzawa
3
講義聴講のポイント
• 現在のエレクトロニクスの中心技術であるコン
ピュータに用いられる論理回路設計技術を学ぶ。
• 論理回路の基礎、加算減算、乗除算、ALU
命令と制御、メモリー管理などのコンピュータ（プロ
セッサー）の動作原理を学ぶ。
• 基本的に教科書を用いるが、解説プリントを配布す
る。
2005, 10/06
計算機論理設計 A.Matsuzawa
4
計算機工学（プロセッサ）・集積回路技術
と現代の電子機器
2005, 10/06
計算機論理設計 A.Matsuzawa
5
まずはコンピュータを分解してみよう！
出力装置：
CRT
コンピュータ本体
出力装置：
スピーカー
入力装置：
キーボード
2005, 10/06
入力装置：
マウス
計算機論理設計 A.Matsuzawa
6
マザーボード
2005, 10/06
計算機論理設計 A.Matsuzawa
7
マザーボードの上には…
• 多数のLSI
（Large-Scale Integrated Circuit：大規模集積回路，チップ）
– プロセッサ（MPU：Micro Processing Unit，マイクロプロ
セッサ）
– メモリ：SRAM（Static RAM），DRAM（Dynamic RAM），
ROM，…
– 各種ASIC（Application-Specific IC）論理回路
– アナログ・デジタル混載LSI
• その他の電子部品
2005, 10/06
計算機論理設計 A.Matsuzawa
8
パッケージの中身は？：
Pentium II Xeon Processor
Extended
Server Memory
Architecture
0.25u P6
Micro-architecture;
Dynamic Execution
400 MHz L2
Cache Bus,
Large Caches
N-Way
Multiprocessing
System
Management
Features
2005, 10/06
100 MHz Multi-transaction
System Bus
計算機論理設計 A.Matsuzawa
9
パッケージ：Intel MMX Pentium
2005, 10/06
計算機論理設計 A.Matsuzawa
10
Intel Pentium IIIチップ
• 0.18 micron 6-layer metal
CMOS process
technology
• 28.1M transistors
• 106 mm die size
• 3-way superscalar out-oforder execution microarchitecture
• 256K Level 2 Cache
• 133 MHz IO bus
2005, 10/06
計算機論理設計 A.Matsuzawa
11
マイクロプロセッサー
マイクロプロセッサーの処理では命令がメモリーから読み出されＡＬＵの論理機能を変える。
次にデータがメモリーから読み出され、ALUで論理処理されて、メモリーに返される。
特徴
課題
2005, 10/06
・ソフトを変えることで殆ど全ての論理処理が実現できる
・ハードは機能・用途にかかわらず共通である
・クロックに同期して動作し、基本的に１クロックで１処理行う
・メモリーからデータを読み出し、処理し、メモリーに返す
・処理速度を上げるにはクロック周波数を上げる必要がある
・データが負荷容量の大きなバスを通る
計算機論理設計 A.Matsuzawa
12
プロセッサーにおけるデータの流れ
プロセッサーはメモリーからデータをレジスタに読み込み演算器(ALU)で加減乗除
などの演算を行い、演算データをメモリーに格納するのが基本動作である。
t1: メモリーの10番地の内容をレジスタAに格納する
t2:メモリーの11番地の内容をレジスタBに格納する
t3:レジスタAの内容とレジスタBの内容を加算してメモリの20番地に格納する
t1 : A ← M [ 10 ]
レジスタ
t 2 : B ← M [ 11]
t 3 : M [ 20 ] ← A + B
演算器の機能
・加算
・減算
・左右のシフト（乗除算に用いられる）
など
2005, 10/06
計算機論理設計 A.Matsuzawa
13
コントロールとデータの流れ
プログラムカウンターが回ることでメ
モリーよりプログラムが命令レジスタ
に読み出される。
命令はデコード回路で解読され必要
なブロックを制御する。
特に重要な制御が演算器(ALU)の
機能やレジスタの転送を制御すること
である。
デコーダー
制御信号
制御信号
2005, 10/06
データの格納場所を表すオペランド
部は斜線の部分の信号としてメモリの
データの格納場所を指示するために
アドレスレジスタに送られる。
計算機論理設計 A.Matsuzawa
14
情報メディアの伝送速度とデジタル技術
デジタル映像は何度再生しても画質が劣化しないが、データ量が多く、
データを圧縮しないと電話回線やインターネット・携帯電話で情報を送れない。
1.2Gbps
1Gbps
100Mbps
100Mbps
1/40
30Mbps
原信号
圧縮後
1/25
10Mbps
1/20
1.4Mbps
1/5.5
4Mbps
1.5Mbps
64Kbps
1/4 256Kbps
1Mbps
100Kbps
10Kbps
30Mbps
どこでも誰でも、高品質な
音楽、TV、ビデオを楽しめる。
NT
TV
テ
レ
ビ
HD
SC
オ
デ
ビ
CD
楽
音
電
話
16Kbps
2005, 10/06
計算機論理設計 A.Matsuzawa
15
デジタル技術を用いた画像の圧縮
DCT (Discrete Cosine Transform)
デジタルTV, DVDなどのデジタルAVシステムにおいて画像信号の圧縮に使用される。
画像の空間周波数成分を求めて、人間の目に鈍感な高
空間周波数信号の分解能を減衰させることで情報圧縮
が図れる。
低空間周波数信号：人間の目に敏感
DCT変換
高空間周波数信号
目には鈍感→間引く
入力信号
2005, 10/06
計算機論理設計 A.Matsuzawa
16
DCT演算
DCT (Discrete Cosine Transform)は画像の圧縮・伸張に用いられるマルチ
メディアの基本処理だが１画素につき64回もの積和演算が必要である。
7
7
1
u( 2i + 1)π
v ( 2 j + 1)π
f ( u, v ) = c( u)c( v )∑ ∑ x ( i, j ) cos
cos
8
16
16
i=0 j =0
空間周波数
領域での信号
実際の画面
の輝度信号
画像の位置
空間周波数での位置
低周波
i：横方向
U：横方向
u = 0，1， 2，･･･， 7
低周波
c( 0 ) = 1
c( w ) = 2
w≠0
高周波
実際の画面
の輝度信号
2005, 10/06
v = 0，1， 2，･･･， 7
V:縦方向
J：縦方向
空間周波数変換
DCT
高周波
空間周波数
領域での信号
計算機論理設計 A.Matsuzawa
17
1次元DCTのデジタル回路による演算
• 汎用プロセッサ・DSPでのソフトエア処理
加算、減算、積和命令を利用
これからALU, 乗算器, 加算器などを学んでゆく
レジスタファイル
t0=x0+x7; t1=x1+x6; t2=x2+x5; t3=x3+x4;
t4=x0-x7; t5=x1-x6; t6=x2-x5; t7=x3-x4;
f0
f2
f4
f6
=
t0+
t1+
t2+
t3;
= c2*t0+c6*t1+c6*t2-c2*t3;
=
t0t1t2+
t3;
= c6*t0-c2*t1+c2*t2+c6*t3;
f1
f3
f5
f7
=
=
=
=
2005, 10/06
c1*t4+c3*t5+c5*t6+c7*t7;
c3*t4-c7*t5-c1*t6-c5*t7;
c5*t4-c1*t5+c7*t6+c3*t7;
c7*t4-c5*t5+c3*t6-c1*t7;
計算機論理設計 A.Matsuzawa
ALU
X
(乗算器)
+
(加算器)
アキュムレータ
18
デジタル画像処理に必要な演算数
今仮に縦1000画素、横2000画素とすると１フレームに200万画素、
RGBを考えると600万画素相当
１秒間に60フレームでは１秒間の画素数は36000万画素。
１画素あたり64回の演算が必要とすると、
GOPS: Giga Operation Per Sec
現在のパソコンでは 6GOPS程度
１０年前では200MOPS
２０年前では10MOPS
23GOPSの演算
とてつもなく高速なデジタル演算が必要
1000画素
１フレーム
６０枚/秒
2005, 10/06
2000画素
計算機論理設計 A.Matsuzawa
19
0.01
2005, 10/06
計算機論理設計 A.Matsuzawa
Real time
3D Graphics
Video
3D Graphics
1
HDTV Encoder
Audio
MPEG-1
Encoder
MPEG-2
Decoder
MPEG-2
Encoder
HDTV Decoder
MPEG-1
Decoder
TV-Conference
Sound
Voice
Recognition
10,000
FAX/Modem
Performance (GOPS)
メディアプロセッサーの処理能力
メディアプロセッサーは汎用プロセッサーの１桁以上上の処理能力が求められる。
Virtual
Reality
1000
100
10
Pentium III
0. 1
20
集積回路技術
2005, 10/06
計算機論理設計 A.Matsuzawa
21
LSIの製造手順
直径 8inch（200mm）
マスク
輪切り
厚さ約0.5mm（500μm）
シリコン
単結晶
フォトリソグラフィ
等のプロセス
鏡面ウエハ
カット
完成品
2005, 10/06
チップ
２章
計算機論理設計 A.Matsuzawa
完成ウエハ
22
MOS トランジスタ
半導体に薄い酸化膜を付け、金属ゲートで挟んでやると容量ができる。
金属ゲートと半導体間に電圧をかけると静電誘導作用で電荷が発生し、
電流が流れる。
電圧が高い場合を[1] 電圧が低い場合を[0]とするとデジタル回路ができる。
ゲート
Vds
Vgs
酸化膜
（絶縁体） MOSトランジスタ
の回路シンボル
金属ゲート
N型半導体
ソース
n+
電流
ドレイン
n+
ドレイン
ドレイン電流 (Ids)
ソース
Vgs:高い [1]
Vgs:低い [0]
P型半導体
ドレイン電圧(Vds)
2005, 10/06
計算機論理設計 A.Matsuzawa
23
ＣＭＯＳ論理回路
P型MOSトランジスタとN型MOSトランジスタを用いることで、
定常電流が流れなくても論理電圧が発生するCMOS論理回路が構成される。
NAND
ゲート
I1
I2
O
（１）論理図
VDD
ソース・ドレイン
P型MOSトランジスタ
O
I1
Out = I 1 ⋅ I 2
ゲート
N型MOSトランジスタ
I2
GND
（２）トランジスタ回路図
2005, 10/06
計算機論理設計 A.Matsuzawa
24
デジタル加算器
NAND回路を組み合わせることでデジタル加算・減算器ができる。
これにより乗算・除算も可能になりマイコンやデジタル信号処理回路も可能になった。
S = A ⊕ B ⊕ C , EXOR
C = A ⋅ B + B ⋅ C + C ⋅ A, 多数決論理
キャリー
2005, 10/06
計算機論理設計 A.Matsuzawa
25
DRAM ダイナミックメモリ
半導体中に微細な容量を形成し
これに電圧（電荷）を蓄えることで
情報の記憶に必要なメモリができる。
ワード線
ビット線
STI
0.175μｍ
256Mbit DRAM
ワード線
ビット線
キャパシタ
等価回路
記憶ノード
キャパシタ電極
2005, 10/06
計算機論理設計 A.Matsuzawa
26
LSI 製造工程：基本
露光・現像
窒化膜エッチング
熱酸化
ゲート酸化膜
窒化膜
酸化膜
①
③
CVD
素子間分離酸化膜
熱酸化
（化学気相成長）
多結晶Si膜
②
2005, 10/06
④
計算機論理設計 A.Matsuzawa
27
LSI製造工程：基本
露光・現像
多結晶Si膜エッチング
絶縁膜
ゲート電極形成
⑤
⑦
ゲート
イオン注入
コンタクト
アルミ配線
ソース・ドレイン形成
ゲート
ソース
⑥
2005, 10/06
計算機論理設計 A.Matsuzawa
ドレイン
⑧
28
ＬＳＩ設計フロー
機能設計
論理合成
論理設計
所望の動作を実現する為のＨＤＬを論理合成ソフト
ＬＳＩの機能を機能図又はにより論理図に変換
ＨＤＬで記述し検証
マスク設計プロセス
論理が正しいことを論理図をもとに標準セル
シミュレーションで
ROM/RAM等の部品を
確認
配置・配線
テスト
出来上がったチップの
動作の検証
タイミング図
ck
(1kHz)
keyck
(25Hz)
reset_
sw
res
0
res
1
re
s
機能図によるＬＳＩの機能設計
module KeyScan(CLOCK,RESET,SIN,SCAN,VAL)
input
CLOCK,RESET
input
[3:0]
SIN;
output
[3:0]
SCAN,VAL;
reg
clk,rst;
論理図と論理シミュレーション
自動配置配
線
VDD
always @(posedge clk or psedge rst) begin
if(rst)
r_scan <= 4'd0;
else
case(Init)
1'b1:r_scan <= 4'd8; // Cobstant: r_scan[3:0]
1'b0:
case( Scanning )
1'b1:r_scan <= { r_scan[3] , r_scan[2] , r_scan
[1] }
1'b0:r_scan <= r_scan;
default: r_scan <= 4'bx;
endcase
default: r_scan <= 4'bx;
endcase
end
ハードウェア記述言語（ＨＤＬ）
によるＬＳＩの機能設計
2005, 10/06
レチクル（ガラス原板）
VSS
MN3456
標準セル
１チップ自動レイアウト
計算機論理設計 A.Matsuzawa
29
最初の集積回路
最初の集積回路はトランジスタ４個程度を集積した簡単なものであった。
2005, 10/06
Gordon E. Moore, ISSCC 2003.
計算機論理設計 A.Matsuzawa
30
Intel MPUの歴史
•
4004 (1971年)
– 動作周波数：108KHz
– バス巾：4ビット
– プロセス技術：10um
– トランジスタ数：2300
Pentium III (2000年)
動作周波数：1GHz
プロセス技術：0.18um
トランジスタ数：2800万
世界初のマイコン
2005, 10/06
計算機論理設計 A.Matsuzawa
31
LSI技術の黄金則：スケーリング則
スケーリング則はLSIの黄金則である
L
W
tox
Scaling
Device/Circuit parameter
Scaling Factor
Device dimensions L, W, Tox
1/S
Doping concentration
S
Voltage
1/S
Field
1
Current
1/S
Gate Delay
1/S
Power dissipation/device
1/S2
2005, 10/06
S≈ 2
動作電圧も1/Sにする
微細化・低電圧化により、
・高密度化(低コスト）
・高速化
・低消費電力
が同時に達成される
計算機論理設計 A.Matsuzawa
32
スケーリング則
縦横均等に縮めても抵抗は変わらないが容量は減る。
したがって応答時間が速くなり動作スピードが上がる。消費電力も下がる。
MOSトランジスタのモデル
L τ = RC = ρεL2
R=ρ
W
1
→
τ
C = εLW
S2
L
W
スケーリング
（微細化）
消費電力 ∝ 周波数 × 静電エネルギー = fCV 2
L/2
W/2
0.993
R
1
Switch A
C
Vs
R
⎛
⎛ t ⎞⎞
Vc = Vs ⎜⎜1 − exp ⎜ −
⎟ ⎟⎟
RC
⎝
⎠⎠
⎝
Vc
yo( x )
電圧
0.5
0
0
τ=RC
Switch B
0
0
2005, 10/06
計算機論理設計 A.Matsuzawa
2
4
x
時間
6
5
33
スケーリング則
微細に作ると、トランジスタ数が増やせるだけでなく速度が上がり消費電力が下がる。
抵抗は同じ
容量は1/4
時定数は1/4
速度４倍
消費エネルギー 1/8～1/16
スケーリング
2005, 10/06
計算機論理設計 A.Matsuzawa
34
光リソグラフィ
微細加工のためには高度な光リソグラフィー技術が必要である。
レーザ光
マスク
投影レンズ
ウェハ
レジスト
（感光材）
2005, 10/06
計算機論理設計 A.Matsuzawa
35
微細化のトレンド
5.0
g-line
i-line
KrF
436nm
365nm
248nm
ArF
EUV
193nm
13.5nm
最小寸法 (um)
2.0
1.0
ＣＭＰ、ｽｷｬﾝ露光、化学増幅型レジスト
ＣＭＰ、ｽｷｬﾝ露光、化学増幅型レジスト
0.5
0.2
EB
位相シフトマスク
位相シフトマスク
変形照明
変形照明
薄膜レジスト、高精度マスク
薄膜レジスト、高精度マスク
短波長化、高 NA化、レジ
スト高性能化
OPC、低収差レンズ
OPC、低収差レンズ
波長以下のパタ－ン
0.1
Design
Design for
for Manufacturing
Manufacturing
フローイノベーション（APC)
フローイノベーション（APC)
ArF→＋Ｉ
0.05
80
2005, 10/06
85
90
95
年
00
05
計算機論理設計 A.Matsuzawa
10
15
36
現在のSoC用トランジスタ
現在のSoCの量産プロセスである0.13umルールのトランジスタ
原子レベルの制御が求められる。
CoSi2
SiN
ゲート
格
子
７
個
に
相
当
2nm
ゲート酸化膜
NSG
SiN
Oxide
5000倍
拡大
0.1μm
１．0nm
トランジスタの断面
Si
基板
ゲート絶縁膜
松下電器
2005, 10/06
計算機論理設計 A.Matsuzawa
37
集積度の推移
・チップに集積されるトランジスタは数億個レベルになった
・３０年間で６桁上昇した
年率60%アップ, ３年で４倍
Gordon E. Moore, ISSCC 2003.
2005, 10/06
計算機論理設計 A.Matsuzawa
38
動作速度の向上
微細化によりプロセッサの動作速度が向上
Operating frequency
1GHz
2
700MHz
s/
e
m
ti
rs
a
e
3y
Merced
High-end
US-3
PC
P7
21264
21164
500MHz
400MHz
300MHz
21264
IBM
R14000
P6MMX2
PPC604e
US-2
R12000
P6 P6
21164
PPC750
Embedded
R4400
Pentium MMX R10000
R10000 SA110
P6
V830R
R5000
SH4
s
US
ar
SA110
e
V832
R4300
2y
21164
NEC（研究）
200MHz 21064
R4400
Pentium
100MHz
es
m
i
2t
SH3
V830 R4300
R4200
SH3
SuuperSparc
R3900
R3000 V810
SH2
/
1994
1995
1996
1997
1998
1999
2000
2001
2002
(CY)
Year
2005, 10/06
計算機論理設計 A.Matsuzawa
39
ゲート消費電力ロードマップ
ゲート当たりの消費電力は現在までは確実に減少
10
消費電力　[μW/MHz/G]
3
2入力NAND換算の
ゲート消費電力
1
0.3
0.1
標準(VDDｽｹｰﾘﾝｸﾞ)
低ﾘｰｸ(前世代VDD)
低ﾘｰｸ(VDD,Vｔ維持)
0.03
0.01
0.1
2005, 10/06
0.3
プロセス世代　Lg　[μｍ]
1-1-8
計算機論理設計
A.Matsuzawa
1.0
40
デジタル情報家電
2005, 10/06
計算機論理設計 A.Matsuzawa
41
デジタル情報家電の時代
デジカメ、カメラ付携帯電話、DVDレコーダー、デジタルTV、フラットディスプレーなどの
デジタル情報家電機器が大成長。これらの機器には1～2個のシステムLSI (SoC)が使
用されている。
2005, 10/06
計算機論理設計 A.Matsuzawa
42
DVD用システムLSI
DVDのような複雑なシステムもワンチップSoCで全システムが集積される。
光ディスク
光ヘッド
第1世代
１６Ｍ
ＳＤＲＡＭ
赤色
レ－ザ
ヘッド
アンプ
ドライバ
アナログ
フロント
エンド
プリ
アンプ
サ－ボ
ＤＳＰ
サ－ボＤＳＰ
2005, 10/06
第３世代
受光素子
赤色レ－ザ
ユニット
リ－ド
チャネル
第２世代
４Ｍ
ＤＲＡＭ
ＥＣＣ
ワンチップ
ＡＶ
ワンチップＭＰＥＧ２
ビデオ
コピ－
ガ－ド
復調
訂正
ＣＤ
ＤＥＭ
シスコン
ＭＣＵ
第４世代
ビデオ出力
ＡＣ－３出力
ＡＣ-３
オ-ディオ
ステレオ出力
操作・表示
シスコンＭＣＵ
計算機論理設計 A.Matsuzawa
43
アナ・デジ混載SoC：DVDの完全ワンチップ化
高性能アナログを含むDVDの全機能を0.13um技術を用いてワンチップに集積した。
0.13um, Cu 6Layer, 24MTr
Okamoto, et al., ISSCC 2003
2005, 10/06
計算機論理設計 A.Matsuzawa
44
システムLSIによる部品削減効果
・VLSIの進展により従来３チップ必要だったものが１チップに集積可能になった。
・このためケース内部のボードは驚くほど簡単になっている。
・これが性能向上とコストダウンに寄与している。
2000年モデル
2005, 10/06
2003年モデル
計算機論理設計 A.Matsuzawa
45
Cost occupation （％）
デジタル情報家電用機器のコスト構成
機器のデジタル化によりコスト構成はPCと殆ど同じになった。
半導体投入比率は倍増している。
機器=半導体の時代になった。
Analog base
PC
Digital base
100
5％
10％
Labor
cost
15％
10％
Software
&
patent
10％
30％
5％
80
60
40
5％
40％
40％
30％ Components
倍増
30％
ＰＣと同等
55％
40％
20
50％
Semiconductor
25％
0
WideTV
2005, 10/06
Internet TV
Digital TV
計算機論理設計 A.Matsuzawa
PC
46
デジタルTVシステム
デジタルTVは、画像伸張・デジタル通信・番組情報処理・ネットワーク機
能・グラフィックス機能など多くの機能を集積した複雑なシステムである。
16M
SDRAM
16M
SDRAM
QPSK
復調
8PSK
Satellite
復調
VSB
誤り訂正
復調
QAM
誤り訂正
DEC
誤り訂正
FEC
Tuner
Broadcast
TS decoder
Demultiplex
Descramble
1394
CA
Analog/Digital
Mix signal
CATV
IC Card
IR control
MPEG2
Video
Decoder
2D
Graphics
MODEM
System control
OSD
Teletext
Video
CRT
MacroVision
AC-3
MPEG
R
Audio
Decoder
D/A
L
Audio
Media Core
Processor *
32-bit MCU
120MIPS
2005, 10/06
NTSC/
PAL
Enc.
IEEE1394
AFE
MODEM
AFE
PC
Telephone
line
SoC for STB (MN2WS0002)
16M
SDRAM
Mask
ROM
計算機論理設計 A.Matsuzawa
Flash
memory
* MCP, 5GOPS
47
One-chip System LSI for DTV
2000年あたりのLSI
Setup
RAM
Setup
&VLD
Setup
ROM Stream Buff
Media
IDCT
Core
Processor
MC
Video
Decoder
2005, 10/06
SDRAM
I/F
Audio I/F
etc.
XT
32bit
MCU
CPU
Core
0.25μm 4AL CMOS
10M transistors
5 BOPS (81MHz）
: Multimedia processor
BCU
BCIF
Host I/F dTLB
IOP
JTAG
Instruction
ROM
Data
Cache
DAC
Audio
PLL
System RAM
Periph
iTLB
Instruction
Cache
Transport Decoder
Demux/ DSC
DMA
計算機論理設計 A.Matsuzawa
121.5MIPS (121.5MHz)
:32b MCU
2.6W
48
デジタルTVの信号処理
Bit stream
Whole system
control
Stream analysis
Video
decode
Header
analysis
VLD
IQ
IDCT
MC
Parallel
processing
Subpicture
decode
Audio
decode
Header
analysis
Header/data
analysis
IFFT
Run length
control
Size conversion
Alpha blend
Trick-play
control
Down mix
Video output
processing
Video out
2005, 10/06
AV sync.
計算機論理設計 A.Matsuzawa
Audio out
49
Address to several formats
Program control is a key for system LSI
Previous
Japan
USA
Europe
Current
Japan
USA
Europe
Address by program
Develop in each
2005, 10/06
計算機論理設計 A.Matsuzawa
50
電話の世代進化
～モビリティと高速・大容量伝送の両立～
1980 年
大
第１世代
第２世代
アナログ
携帯電話
デジタル
携帯電話
第４世代
IMT-2000
FPLMTS2
(W-CDMA)
高速・大容量
シームレス
世界統一
マルチメディア対応
固
定
ＰＤＣ
W-CDMA
の
展
開
ＭＭＡＣ
ＰＨＳ
ＡＷＡ
マルチメディア対応
（～１２Ｍｂｐｓ）
５～４０ＧＨｚ
固定網
1k
2005, 10/06
第３世代
歩
行
コードレス
電話
小
2010 年
10 k
： Personal Digital Cellular
： Wideband-Code Division Multiple Access
術
モ
ビ
リ
テ
ィ
2000 年
技
高
速
1990 年
100 k
情報伝送量(bps)
固定系として発展
1M
AWA
： ATM Wireless Access
MMAC ： Mobile Multimedia Access
計算機論理設計 A.Matsuzawa
10 M
FPLMTS
： Future Public Land Mobile
Telecommunication Systems
51
携帯電話の進歩
Mobile phones evolve to information terminals
400
Very high speed operation is needed .
WinCE
200
Internet
Terminal
100
Visual Phone
Smart
Phone
Basic
Terminal
Voice Terminal
2005, 10/06
EPOC/Java
Communicator
iTRON
Performance (MIPS)
Aggressive low power technology will be vital.
1997
Voice/Text
Terminal
Operating
System
Image
Terminal
2000
計算機論理設計 A.Matsuzawa
2003
52
携帯電話による動画像の伝送
携帯電話では信号帯域が狭いため、動画像の伝送には高度な画像圧縮技術が必要となる。
背景動画(矩形形状)
MPEG4による画像圧縮技術
ｵﾌﾞｼﾞｪｸﾄ1圧縮
ｵﾌﾞｼﾞｪｸﾄ1圧縮
動画(任意形状)
携帯電話回線：10—384Kbpsに対応
多
多
重
重
ｵﾌﾞｼﾞｪｸﾄ2圧縮
ｵﾌﾞｼﾞｪｸﾄ2圧縮
キャラクタ(任意形状)
ｵﾌﾞｼﾞｪｸﾄ3圧縮
ｵﾌﾞｼﾞｪｸﾄ3圧縮
従来技術：MPEG2では 2-30Mbps必要
オブジェクト1、オブジェクト2、
オブジェクト3の圧縮された情報
及び合成情報の多重化情報
MPEG-4ﾏﾙﾁｺｰﾃﾞｯｸLSI
合成動画
ｵﾌﾞｼﾞｪｸﾄ1伸張
ｵﾌﾞｼﾞｪｸﾄ1伸張
分
分
離
離
ｵﾌﾞｼﾞｪｸﾄ2伸張
ｵﾌﾞｼﾞｪｸﾄ2伸張
合
合
成
成
ｵﾌﾞｼﾞｪｸﾄ3伸張
ｵﾌﾞｼﾞｪｸﾄ3伸張
2005, 10/06
計算機論理設計 A.Matsuzawa
53
ローパワー処理用SoC
携帯型デジタル情報家電機器には超低電力・低リークのSoCが求められる。
MPEG4 Codec
0.18um e-DRAM
31M Tr
90 mW@54MHz
MPEG4 Decoder
T. Hashimoto, et al., “A 90mW
MPEG4 Video Codec LSI with
the Capability for Core Profile,”
ISSCC, Dig. of Tech. Papers,
pp. 140-141, 2001.
15fps (Core@L1 decode)
30 fps (Simple@L3 decode)
2005, 10/06
0.18um CMOS
11M Tr
11 mW@27/54MHz
M. Ohashi, et al., “A 27MHz
11.1 mW MPEG4 Video
Decoder LSI for Mobile
Application,” ISSCC, Dig. of
Tech. Papers, pp. 366-367,
2002.
15fps (Core@L1 decode)
計算機論理設計 A.Matsuzawa
54
低電力化技術
低電力化のためには素子の微細化・低電圧化の他にクロックあたりの処理能力を
上げるために並列処理技術、専用ハードウエア処理回路・クロックゲートなどのシ
ステム・アーキテクチャ・回路技術が総動員される。
1.5 GOPS: Simple@L1
12 GOPS: Simple@L3
6 GOPS: Core@L1
ブロック図
VCE (Video Codec Engines)
ME
LM
VLC DCT
LM IDCT
VLD PNR
LM
PAD
LM
ハードウエア処理の効果
CAD COMP
LM
CAD
Programmable DSP
DSP Core
Inst. Mem
Data Mem
HW
Engine
PAD
HIF
(Host I/F)
COMP
6.8%
63%
Kcycles
0
5
40
WITH the EnginesWITHOUT the Engines
DRAM
(16Mb)
24%
0
2005, 10/06
6.1%
26.5%
Core@L1
Decoding
Video Input
Software
Texture
Decoding
MIF (Memory I/F)
DRAM Main Sub Graph. DRAM
(2Mb)
(2Mb)
Filter
T. Hashimoto, et al., “A 90mW
MPEG4 Video Codec LSI with
the Capability for Core Profile,”
ISSCC, Dig. of Tech. Papers,
pp. 140-141, 2001.
Mcycles
100
200
Video Output
計算機論理設計 A.Matsuzawa
55
LSIアーキテクチャと消費電力
LSIの構成の違いにより同一の処理能力でも消費電力は３桁違う。
汎用プロセッサーが最も電力を消費する。
DSP
MPU
Dedicated LSI
2
16
96
0.9
0.8
2.4
Pd (mW)
7000
110
12
Pd (mW)/GOPS
7800
138
5
Parallelism
GOPS
3 order’s difference
Courtesy,
Prof. Brodersen,
UCB
2005, 10/06
計算機論理設計 A.Matsuzawa
56
マルチコアプロセッサへの転換
本年よりマルチコアプロセッサー開発が本格化した。
汎用性の喪失と並列処理を含んだソフト開発が課題である。
2005, 10/06
計算機論理設計 A.Matsuzawa
57
携帯電話システム
現代の携帯電話は画像処理回路やデジカメ機能まで集積している。
P900iの主回路基板と半導体パッケージ
miniSDカード制御モジュール部
主基板実装部
積層
送受信制御部
アンテナスイッチ
ディプレクサ
ローノイズアンプ
パワーアンプ
水晶発振子、フィルターなど
資料提供： SemiConsult
液晶実装部
イン・カメラスピーカー
モジュール
画像処理、SDRAM,
MPEG4など
裏面液晶装置
積層
UIMカード・IrDAモジュール部
LCD/バックライト
モジュール
アウト・カメラ
モジュール
（AF機能内蔵）
積層
CCD制御部
中間周波数制御・電源部
ADC/DAC
電源IC、フィルターなど
通信・画像制御部
C-CPU、A-CPU
DSP、SRAM、
Flashメモリなど
2005, 10/06
多層FPC基板と
FPCケーブル
計算機論理設計 A.Matsuzawa
58
携帯電話用多チップパッケージの事例
限られた容積でのチップ集積では複数チップをスタックにしたSiP
(System In Package)技術も用いられている。
ﾊﾟｯｹｰｼﾞｽﾀｯｸﾄﾞCSP
ﾁｯﾌﾟｽﾀｯｸﾄﾞCSP
ﾌﾗｯｼｭﾒﾓﾘ､ SRAM､疑似SRAM
SDRAMなどを積層し樹脂封止
100μmT
フリップチップとワイヤボンドによるチップを
積層し、樹脂封止め
130μmT
100μmT
230μmT
Spacer Si
100 μmT
Au-Stud ﾌﾘｯﾌﾟﾁｯﾌﾟ
100μmT
資料提供： SemiConsult
100μmT
ﾊﾟｯｹｰｼﾞｽﾀｯｸﾄﾞCSP
ﾁｯﾌﾟｽﾀｯｸﾄﾞCSP
ﾍﾞｰｽﾊﾞﾝﾄﾞICとﾒﾓﾘﾁｯﾌﾟの積層
ﾜｲﾔﾘﾝｸﾞの自由度確保､熱特性向上のため､
250μmT
小型ﾁｯﾌﾟに大型ﾁｯﾌﾟｦ搭載し樹脂封止
Spacer Si
80μmT
液晶ｺﾝﾄﾛｰﾗ(ﾌﾘｯﾌﾟCSP)上にｲﾝﾀｰﾎﾟｰｻﾞ
基板を介して汎用SDRAMを積層
LCDｺﾝﾄﾛｰ
ﾗ
ｲﾝﾀｰﾎﾟｻﾞ
SDRAM
90μmT
120μmT
Au wire
2005, 10/06
計算機論理設計 A.Matsuzawa
59
ユビキタスネット：RF-TAG
微細化一辺倒ではなく、VLSI技術を用いて新たな機能や新たな市場を作り出そう
という試みが始まった。
このような「ゴマ粒チップ」が全ての物に入りネットワークを形成しようとしている
0.4mm角, 厚さ0.1mmの小さなチップでは
あるが、2.4GHzの電波を用いてデータ通
信が可能。動作電力も電波を整流して作り
出す。お札に入れることも可能。
RF-TAGチップ
リーダー・ライター
アンテナ
アンテナ
アンテナ
RF
RF・アナログ
RF・アナログ
回路
回路
整流
整流
電源回路
電源回路
データ
MCU
MCU
クロック
メモリ
メモリ
日経エレクトロニクス
2002. 2. 25, pp. 132
2005, 10/06
計算機論理設計 A.Matsuzawa
60
まとめ
•
•
•
•
現在の電子機器は計算機技術（デジタル技術）を用いている
計算機はプロセッサとメモリ、ソフトウエアなどから構成される
プロセッサにより電子機器はソフトウエアで制御できる
集積回路の技術の進歩により、殆どの電子機器がデジタル技
術を使えるようになった
– パソコンデジタル情報家電（DVD, DTV, D-Camera)
携帯電話など
• この授業では現代の電子機器の基礎である、論理回路、加算
減算、乗除算、ALU、命令と制御、メモリー管理などのコン
ピュータ（プロセッサー）の動作原理を学ぶ。
2005, 10/06
計算機論理設計 A.Matsuzawa
61

Download Report