日本学術振興会 ワイドギャップ半導体光・電子デバイス第162委員会 （第81回研究会） AlGaN/GaN HFETにおける 電流コラプスシミュレーション 2012/10/5 大野泰夫 徳島大学ソシオテクノサイエンス研究部 E-mail：[email protected] The University of Tokushima 1 深い準位とは • 帯電量が周囲の電子、ホール濃度で変わる – fT ： 電子占有率 １＝負側、０＝正側 – ドナー トラップ QT = |q|NT ( 1 - fT ) – アクセプタ トラップ QT = -|q|NT fT ; 0 ～+qNTで変化 ; - qNT ～ 0で変化 • 半絶縁性基板に利用 – 浅い準位と組み合わせ、n,pが小さいところで基板電荷中性を実現 • 電子トラップ、ホールトラップの区別 – 電荷の出入りは、伝導帯と価電子帯の２通りがある。 – どちらが支配的かで決まる。 The University of Tokushima 2 SRH（Shockley-Read-Hall)モデル ELECTRON CAPTURE df T = nC n (1 − f T ) dt ELECTRON EMISSION df T = −e n f T dt HOLE CAPTURE (electron emission to VB) HOLE EMISSION (electron capture from VB) df T = − pC p f T dt e-cap e-emit h-cap h-emit df T = e p (1 − f T ) dt 3 1 1 2 2 C n = σ n v thn 、 C p = σ pv thp 、 kT = m ev thn = m h v thp 2 2 2 Cn、Cp； en、ep ； 電子、ホール捕獲係数 電子、ホール放出係数 The University of Tokushima 3 定常状態での電子占有率 • 熱平衡の条件から – 電子、ホール、トラップでのフェルミ準位EFが共通 e n = n 1C n , e p = p1C p C n = σ n vthn , C p = σ p vthp ⎛ E − ET ⎞ n1 = N C exp⎜ − C ⎟ kT ⎠ ⎝ ⎛ E − ET ⎞ p1 = N V exp⎜ V ⎟ ⎝ kT ⎠ df T = nC n (1 − f T ) − en f T − pC p f T + e p (1 − f T ) = 0 dt • 定常状態 – 定常状態でのトラップの電子占有率 fT = The University of Tokushima nC n + p1C p C n (n + n 1 ) + C p ( p + p1 ) 4 半絶縁性基板 浅いドナー(NSD) ψF ψF 深いアクセプタ(NDA) 深いドナー(NDD) 浅いアクセプタ(NSA) NDA> NSD ⎛ N SD ψ F = ET + kT log ⎜⎜ ⎝ N T − N SD ⎛ E − EF ⎞ n ≈ N C exp⎜ − C ⎟ kT ⎠ ⎝ The University of Tokushima NDD> NSA ⎞ ⎟⎟ ⎠ ≈ ET フェルミ準位ピンニング ⎛ E − EF ⎞ p ≈ N V exp⎜ V ⎟ ⎝ kT ⎠ 5 電子トラップとホールトラップ fT = nC n + p1C p Cn (n + n1 ) + C p ( p + p1 ) • 定義 – 電子トラップ fT = f (n) （Cn、n1が大きい） – ホールトラップ fT = f (p) （Cp、p1が大きい） • 空乏化時(n=p=0)のトラップ帯電状態 – 電子トラップ 正帯電 – ホールトラップ 負帯電 The University of Tokushima fT = p1C p n1C n + p1C p =0 =1 6 電子トラップとホールトラップの違い • n1CNとp1CP の大小で決まる ⎛ E − ET ⎞ n1Cn = N C σ nv thn exp⎜ − C ⎟ kT ⎠ ⎝ ⎛ E − ET ⎞ p1C p = N V σ pv thp exp⎜ V ⎟ kT ⎝ ⎠ • ほとんど、expの項で決まる (ΔETの0.06eVで10倍の変化） – ミッドギャップより 上＝電子トラップ 下＝ホールトラップ The University of Tokushima 7 擬フェルミ準位のピンニング – n,p 非平衡状態では • 電子トラップは電子の擬フェルミに • ホールトラップはホールの擬フェルミ準位に – 静電ポテンシャル的には • 電子トラップ ＝ n型層 • ホールトラップ ＝ p型層 – 但し、電気伝導度はゼロ • （例）空乏化時(n=p=0) – 電子トラップ fT=0 – ホールトラップ fT=1 The University of Tokushima ： n型層 正帯電 ： p型層 負帯電 8 n-i-n構造のシミュレーション(GaAs) The University of Tokushima 9 サイドゲート効果シミュレーション （GaAs MESFET） The University of Tokushima 10 ２次元シミュレーション（計算結果） [5] N. Goto, Y. Ohno and H. Yano, "Two-Dimensional Numerical Simulation of Side-Gating Effect in GaAs MESFETs," IEEE Transactions on Electron Devices, vol. 37, p.1821-1827 (1990) The University of Tokushima 11 POTENTIA L MESFETでの表面準位の影響 Electron Trap S G (p) EC EF POTENTIA L (n) D (n) S ＋ EV G (p) (p) Hole Trap EC D (n) VS=VG= 0 V，VD> 0 V The University of Tokushima － EF EV 12 AlGaN/GaN HFETの電流コラプス • ゲートエッジ表面の負帯電 負電荷 • i-GaN層の負帯電 S D G AlGaN GaN High voltage Sapphire The University of Tokushima 13 電流コラプス現象の測定例 (a) A. Koudymov et al., IEEE Electron Device Letters, 24, pp.680-682 (2003) The University of Tokushima (b) A.P. Edwards et al., IEEE Electron Device Letters, 26, pp.225-227(2005) 14 表面負電荷注入によるコラプス EC insulator Ssurce gate 負電荷注入領域 drain AlGaN E1 G Emid E2 -(φM-E2)/q i-GaN チャネル sapphire -Q EV S T1 T2 D 仮想ゲート部がホールトラップ ＝ ゲートバイアスにピン。 The University of Tokushima 15 携帯電話基地局用GaAs FETの２端子耐圧 電流リニア表示 電流ログ表示 Walkout 1st sweep 2nd sweep 1st sweep 1mA/mm stationary 2nd sweep 1mA/mm stationary S字型負性抵抗 GaAs FETの耐圧は必ずしも高くない(～20V)。変動・ばらつき。 2端子降伏の機構解明が、高耐圧化へ向けた第一歩。 The University of Tokushima 16 2端子降伏シミュレーション 解析（作製）した素子構造 ２端子耐圧を決定づける物理現象 0.9 μm n-GaAs 5x1017 cm-3 145 nm n-GaAs ND= 2x1017 cm-3 1 μm i-GaAs NA= 1x1015 cm-3 5 μm S.I. Substrate NA= 2x1015 cm-3 NT= 1x1016 cm-3 The University of Tokushima 表面準位 e h e トンネル効果 （ツェナ降伏） 衝突イオン化 17 表面準位モデル モデル 実測 CVD SiO2/GaAs 1.0 acceptor-like EC EC ETA=0.6 eV acceptor donor 0.5 donor-like 0 12 10 1013 ETD=0.6 eV EV 1014 (K. Ito et al. 25th ISCS,1998) The University of Tokushima EV NDA=NDD=2 x 1013 cm-2 σn =σp =1 x 10-14 cm2 18 耐圧WalkoutとS字型負性抵抗の再現 シミュレーション結果 表面準位のダイナミクス injection ΔQ トンネル効果が支配的 0 EC acceptor EF x=0.0 μm x=0.05 μm x=0.1 μm –5 10 donor acceptor EF EV donor EV 負電荷注入後 （ホールトラップ） 負電荷注入前 （電子トラップ） 注入電子 –10 衝突イオン化がトリガー –15 電子注入無し 電子注入有り 衝突イオン化無視 10 10 0 10 20 GATE–DRAIN VOLTAGE (V) The University of Tokushima DRAIN GATE SiO2 (x1013cm-2) CURRENT (A/mm) 10 EC x 0.4 (μm) -1 -2 -3 注入電子分布 19 シミュレーション用GaNデバイス構造 負の固定電荷を定義 ・距離、濃度 ・表面準位 • – 仮想半導体層の価電子帯で代用 • NT=∞ • ET=価電子帯エネルギー • σN～0、σP=∞ Gate Source LNC Au 200nm AlGaN 25nm x=0.25 1μm 1μm 1μm GaN 表面準位 Drain 1μm – 注入負電荷 • 距離 LNC 0～0.4μm • 量 NNC 0～1×14cm-3 – 表面準位全体の帯電範囲は • -注入負電荷～０ • Sapphire The University of Tokushima AlGaN層 • t=25nm • ピエゾ電荷(≒チャネル電子濃度)1×1013cm-2 20 仮想ゲートによる２段階飽和 （仮想ゲート） 負電荷注入部＝ホールトラップ 負電荷領域： 表面準位ΔET=-1eV NNC =-1×1013 cm-2 , LNC=400nm, VG=0 0.4 2nd saturation 0.3 1st saturation 0.1 3.0 2.0E+20 2.0 1.5E+20 1.0 V D =0V 0.0 V D =1V 1.0E+20 V D =2V 5.0E+19 V D =3V V D =4V -4.0 0.0 0 10 DRAIN VOLTAGE(V) 20 The University of Tokushima Charge Gate -3.0 負電荷あり Gate Charge V G =0V, ⊿E=-1eV -2.0 負電荷無し D 2.5E+20 -1.0 0.2 S eDensity[cm-3] DRAIN CURRENT(mA/μm) 0.5 CONDUCTION BAND ENERGY(eV) 4.0 0.6 LNC GATE AlGaN GaN -1.5 -1 -0.5 0 0.5 X(μm) 1 AlGaN表面ポテンシャル 1.5 0.0E+00 -1.5 Vd=0 Vd=1.25 Vd=2.5 Vd=3.75 Vd=5.0 Vd=10 -1 -0.5 0 X[μm] 0.5 1 1.5 2DEG電子濃度ドレイン電圧依存性 21 L NC=200nm, VG =0V E T From Valence Band 1eV 0.4 NNC(cm-2) 負電荷なし 4×1012 8×1012 1×1013 2×1013 1×1014 0.2 0.0 0 5 10 15 20 0.6 0.6 0.5 0.5 Drain Current[mA/μm] D r a in C u r r e n t ( m A ) 0.6 DRAIN CURRENT(mA/μm) 2Dデバイスシミュレーション結果 0.4 0.3 E T From Valence Band Charge0 ⊿E=1.5 eV ⊿E=1.0 eV ⊿E=0.5 eV ⊿E=0 eV 0.2 0.1 負電荷濃度NNC依存性 LNC=400nm, ⊿E=-1eV The University of Tokushima 0.3 L NC 0 100nm 200nm 400nm 600nm 0.2 0.1 0 0.0 Drain Voltage(V) 0.4 0 0 10 DRAIN VOLTAGE(V) 20 準位エネルギー依存性 NNC =-1×1013 cm-2 LNC=400nm, VG=0 5 10 15 20 Drain Voltage[V] 負電荷堆積距離LNC依存性 ⊿E=-1eV, NNC= -1×1013 cm-2 22 SPICE回路モデル VD 1.00 0.90 VD 0.80 DRAIN CURRENT(mA) VG=0 (V) -0.5(V) -1.0(V) -1.5(V) -2.0(V) -2.5(V) 仮想ゲート 真性ゲート 0.70 0.60 0.50 Virtual Gate(FET2) Gate(FET1) ・真性ゲートパラメータ 0.40 FET1 L(um) VT０(V) α 0.30 0.20 0.10 1 -3.5 0 ・仮想ゲートパラメータ FET2 L(um) VT０(V) α 0.4 -1.7 0.3 0.00 0 5 10 15 DRAIN VOLTAGE (V) 各FET個別の特性 20 25 • 仮想ゲートFET部 ・短チャネル効果 VT (VD ) = VT 0 − αVD ・電荷ではなくゲート金属 The University of Tokushima 23 表面準位依存性(VT2依存性) 0.5 1.2 0.8 0.4 DRAIN CURRENT(mA) 1 DRAIN CURRENT(mA) 0.45 仮想ゲート無し Et-Ev=0(eV) Et-Ev=1.5(eV) Et-Ev=0.5(eV) Et-Ev=1.0(eV) 0.6 0.4 0.35 0.3 0.25 0.2 仮想ゲート無し Et-Ev=1.5(eV) Et-Ev=1.0(eV) Et-Ev=0.5(eV) Et-Ev=0(eV) 0.15 0.1 0.2 0.05 0 0 0 5 10 DRAIN VOLTAGE (V) 15 20 0 各FET個別の特性 • • 二段階飽和特性を再現 仮想ゲートの表面ポテンシャル ⇒仮想ゲートのしきい値変化 • α=0.3でデバイスシミュレーションの結果に近づいた The University of Tokushima 5 10 15 20 DRAIN VOLTAGE (V) 両FET合成した特性 FET1 L(um) VT０(V) α FET2 1 -3.5 0 L(um) VT０(V) α 0.4 パラメータ 0.3 24 短チャネル効果係数依存性(L2依存性) 0.5 1.4 仮想ゲート無し α=0.5 α=0.4 α=0.3 α=0.2 α=0.1 1 0.45 0.4 DRAIN CURRENT(mA) DRAIN CURRENT(mA) 1.2 0.8 0.6 0.4 0.35 0.3 0.25 仮想ゲート無し α=0.5 α=0.4 α=0.3 α=0.2 α=0.1 0.2 0.15 0.1 0.2 0.05 0 0 0 5 10 DRAIN VOLTAGE (V) 15 20 各FET個別の特性 • αの値が大きくなる⇒電流値増加 • αの値で飽和間の特性が決まる The University of Tokushima 0 5 10 15 DRAIN VOLTAGE (V) 20 両FET合成した特性 FET1 L(um) VT０(V) α FET2 1 L(um) 0.4 -3.5 VT０(V) -1.7 0 α パラメータ α=0.1~0.5 25 結晶起因のコラプス S 3μm G ストレス印加（OFF,50V) W＝50μm D u-Al0.25GaN 25nm 16 non-dope（残留Cドープ) 14 Drain Current Id(mA) ノンドープ 3μm 3μm 12 10 GaN（undoped） 3000nm Sapphire Fe-dope 8 6 4 2 0 0 MOCVD法で成長 The University of Tokushima 2 4 6 8 Drain Voltage Vd(V) 10 26 回復過程のLED照射依存性 0.6 ストレス印加 光照射 0.5 評価 VG=-5V 0.4 VD=0.1V VG=0V 10s 0s 7s 14s blue D rain C u rre n t(m A ) VD=50V UV 2.6eV 0.3 t 紫外光ランプ照射 (リフレッシュ) ＜使用光源＞ ・赤外光 (1.3eV) ・赤色 (1.9eV) ・青色 (2.6eV) ・紫外光 (3.4eV) The University of Tokushima 1.9eV 0.2 dark, IR, red 0.1 0 0 10 20 30 Time(s) 1.9~2.6eVのトラップが負帯電 27 AlGaN/GaN HFETのサイドゲート効果 u-Al0.25GaN 25nm GaN（undoped） 8μm u-Al0.25GaN 25nm GaN（undoped） 3μm u-Al0.25GaN 25nm GaN（undoped） 10μm Sapphire Sapphire Sapphire 薄GaNエピ(A2) 厚GaNエピ(A1) 測定パターン 4μm 厚GaNエピ(B) SG S G D SG 8μm The University of Tokushima 2012年秋季 第73回応用物理学関係連合講演会 28 28 ID-VD特性 （エピ厚さ比較） 薄GaNエピ(A2) 厚GaNエピ(A1) [測定条件] VG=0V VD=0～7V VSG=+10～-30V • 厚GaNエピでVSGの印加によりIDの減 少が見られた The University of Tokushima 2012年秋季 第73回応用物理学関係連合講演会 29 29 ISG-VSG特性（サンプルA） VD=4V ID VD=0.1V ISG • ID-VSG特性におけるIDの変化量は10-4A～10-5A • ISG-VSG特性におけるISGの変化量は10-7A～10-12A The University of Tokushima 2012年秋季 第73回応用物理学関係連合講演会 30 30 ID-VD特性（ベンダー比較） 厚GaNエピ(A1) [測定条件] VG=0V VD=0～7V VSG=+10～-30V 厚GaNエピ(B) • A、Bともに厚GaNエピでVSGの印加 によりIDの減少が見られた The University of Tokushima 2012年秋季 第73回応用物理学関係連合講演会 31 31 ID-VSG特性（VD=4V） 薄GaNエピ(A2) 厚GaNエピ(A1) [測定条件] VG=0V VD=4V VSG=+20～-40V • 厚GaNエピでVSG＝-10VからIDの減少 が見られた • 時間をかけたスキャンでも ヒステリシスが見られた The University of Tokushima 2012年秋季 第73回応用物理学関係連合講演会 32 32 GaN n-i-n構造シミュレーション 1μm NSD=1x1019cm-3 0V 3μm Semi-insulating 1μm NSD=1x1019cm-3 0 V→50V 50 V→0V NDD=2x1017cm-3､σN=σP=1x10-12cm2 NSA=1x1017cm-3 • (電子トラップ基板） ET=1.0eV from CB for E-trap(τe=780s 、τh=8.5x1025s) • (ホールトラップ基板） ET=2.4eV from CB for H-trap(τe=2.5x1026s 、τh=260s) The University of Tokushima 33 0V→50V（ストレス印加過程）の場合 ① ② ③ ④ CB Level at i-GaN Center(eV) 40 30 1μm 20 10 0 0V -10 3μm NDD=2x1017cm-3､σN=σP=1x10-12cm2 25 NSD=1x1019cm-3 ET=1.0eV from CB for E-trap(τe=780s τh=8.5x10 26s) 2.4eV from CB for H-trap(τe=260s τh=2.5x10 s) NSA=1x1017cm-3 1μm NSD=1x1019cm-3 0 V→50V 50 V→0V -20 -30 1.E-12 1.E-06 1.E+00 1.E+06 1.E+12 1.E+18 1.E+24 1.E+30 Time after Bias Change(s) 電子トラップ型基板 The University of Tokushima ホールトラップ型基板 34 50v→0v（回復過程）の場合 電子トラップ型基板 The University of Tokushima ホールトラップ型基板 35 回復過程の温度依存性（実測） 1.E+10 0.5 Undoped 1.E+08 0.4 1.E+06 τ T 2 [K 2 s] Drain Current(mA) 0.6 0.3 1.E+04 50℃ 100℃ 150℃ 180℃ 0.2 0.1 100 200 Time(s) 300 [評価条件] [ストレス条件] VD=0.1V VDst=50V VG=-5V VG=0V 印加時間 60s The University of Tokushima EC-ET=0.8eV σn=10-15cm2 1.E+02 0 0 Fe-doped 400 1.E+00 2 3 4 5 1000/T[K-1] 6 7 SRHモデルによる トラップパラメータ推定値 σn EC-ET 1.3×10-29cm2 -41.8meV 36 回復過程のゲートバイアス依存性 S VD=50V(ストレス印加） G D AlGaN 高電界 i-GaN VD=0.1V 0.8 VG=0v VG=-5v VG（2～-10V) チャネル ON～OFF VG=-8～0V (step0.5V) VD=0.1V 0.7 0.6 0.5 VG=0V VD=0.1V R e c o v e ry D ra in C u rre n t(μ A /se c ) 20 D ra in C u rre n t(m A ) 0 負帯電領域 VG=0V 0.4 -0.5V 0.3 -2V 0.2 0.1 VG=-8V 0 0 The University of Tokushima 10 20 Time(sec) 30 40 20 18 16 14 12 10 8 6 4 2 0 -10 -8 -6 -4 -2 0 Gate Voltage VGX(V) 37 バンド間トンネルによるホールの生成 GaN AlGaN S G D VG:OFF AlGaN 高電界 i-GaN 負帯電領域 サファイア ホール生成 VG:ON ψFE The University of Tokushima 38 まとめ 1. GaNの電流コラプスは、SRHモデルと – 界面準位への負電荷注入 – i-GaN層トラップの負帯電荷注入 でほぼ説明できる – ホールトラップが重要な役割 2. 遅い過渡応答過程では他のGR過程が 増速 The University of Tokushima 39
© Copyright 2025 ExpyDoc
