各種波形フォーマット変換 / タイミングダイアグラム描画ツール 1 InterLink WaveFormerProの主な機能 各種波形フォーマットの変換 ・ロジアナで吸い上げた実機データをシミュレータに利用 ・タイミングダイアグラムから、HDLスティミュラスを生成 ・シミュレータのデータ（vcdファイル）をパタンジェネレータで実機環境で利用 タイミングダイアグラムの描画/タイミング解析 ・ ・ ・ ・ マウスクリック/ドラッグ＆ドロップ ベースによる波形描画 波形上でのdelay/Setup/Holdよるタイミング解析 式による、波形入力や値の入力－ランダムな値も入力可 波形描画画面でドキュメント作成支援 グリッドライン, タイムコンプレスマーカ ・ Boolean Equationによる信号定義 2 InterLink WaveFormerのインポート／エクスポート機能 3 InterLink WaveFormerProのインポート機能 WaveFormer ProへImport可能なファイル・フォーマット Timing Project（syncad) SynaptiCAD wave format VCD Spice CSDF/tr0 Format Synopsys TimeMill TimingDesigner 4 Tektronix Logic Analyzer Test Vector Spreadsheet Agilrent Logic Analyzer その他 InterLink WaveFormerProのエクスポート機能 WaveFormer ProからExport可能なファイル・フォーマット Timing Project（syncad) SynaptiCAD wave format VCD VHDL Verilog Spice source Hspice source Pspice digital HSim Spice Abel stimulus 5 Tektronix Test Vector Agilent Pattern Generator PI-2005 Pattern Generator STIL Test Vectors その他 InterLink 計測器データのインポート／エクスポート 6 InterLink 計測器データのインポート／エクスポート 実機動作検証 － シミュレータの入力波形を実機への入力信号に、 出力波形は期待値としてサンプリングした信号と比較 シミュレーション結果と 実機データをマージして 同一信号名を自動比較し 差異をハイライト WaveFormer Pro で入力信号を変換 シミュレーション結果 （VHDL / Verilog・・） 実チップ（またはボード） パタン・ジェネレータ マージ マージ WaveFormer へ 比較 実機からのデータを WaveFormer Pro へ読み込み ロジック・アナライザ 7 InterLink 波形からVerilogパタ-ンの生成 波形 。。。（略）。。。 。。。（略）。。。 module stimulus(CLK0, SIG0, SIG1, SIG2); begin Verilog output CLK0; #50.0; output SIG0; SIG2_driver <= 1'b0; output [3:0] SIG1; #50.0; output SIG2; SIG0_driver <= 1'b1; reg SIG0_driver; SIG1_driver <= 4'h8; 。。。（略）。。。 。。。（略）。。。 8 InterLink タイミングダイアグラム描画機能 マウスクリック/ドラッグ＆ドロップ ベースによる直感的な操作で、 タイミングダイアグラム描画をすることが可能です。 波形上でのdelay/Setup/Holdよるタイミング解析、 式による波形入力、Boolean 式による信号定義も可能 ステートボタンで描画したい 波形の種類を決定、時間軸で マウスクリックすることにより 波形を描画。 Boolean 式からの波形生成例 （SIG2は、SIG0とSIG1のANDを とったもの） delayを与えた例 式からの波形入力例 9 InterLink SynaptiCADのツールについて ■SnaptiCAD社は、波形変換/タイミングダイアグラムエディタを中心に 下記のようなツールを提供しております。 GigaWave Viewer –VCD/TDML 波形ビューワ(無償） Timing Diagrammer Pro –タイミングダイアグラムエディタ WaveFormer Pro –タイミングダイアグラムエディタ＋波形変換 DataSheet Pro –タイミングダイアグラム＋波形変換を含む ドキュメント作成支援ツール VeriLogger Extreme –グラフィカルな入力によるテストベクタ 生成機能付きVerilogシミュレータ 10 InterLink InterLink 有限会社 インターリンク 231-0023 横浜市中区山下町 252 グランベル横浜9F TEL:045-663-5940 FAX:045-663-5945 [email protected] http://www.ilink.co.jp ＊本資料の無断複製・転載を禁じます。 11 InterLink
© Copyright 2024 ExpyDoc
