TestBencher Pro

各種波形フォーマット変換 / タイミングダイアグラム描画
テストベンチ生成
1
InterLink
SynaptiCAD社概要 - Who is SynaptiCAD Inc. ?
創立 1992年
あまり手をつけられていない、タイミング波形編集/解析の周辺
に特化して、質の高い安価なツールを供給することにビジネスチ
ャンスを見出し、タイミング波形に関するセンター・ツールを目
指して。
創立者 Mr.Daniel Notestein/ Ms.Donna Mitchell
場所
社員数
Blacksburg, VA, USA- Virginia Tech の町
22名(エンジニア15名)
2
InterLink
SynaptiCADのツールについて
■SnaptiCAD社は、波形変換/タイミングダイアグラムエディタを中心に
下記のようなツールを提供しております。
GigaWave Viewer
–VCD/TDML 波形ビューワ
Timing Diagrammer Pro –タイミングダイアグラムエディタ
WaveFormer Pro
–タイミングダイアグラムエディタ+波形変換
DataSheet Pro
–タイミングダイアグラム+波形変換を含む
ドキュメント作成支援ツール
VeriLogger Extreme
–グラフィカルな入力によるテストベクタ
生成機能付きVerilogシミュレータ
TestBencher Pro –
グラフィカルな入力によるテストベンチ
生成ツール
3
InterLink
SynaptiCADツール
主な機能
タイミングダイアグラムの描画/タイミング解析
・
・
・
・
マウスクリック/ドラッグ&ドロップ ベースによる波形描画
波形上でのdelay/Setup/Holdよるタイミング解析
式による、波形入力や値の入力-ランダムな値も入力可
波形描画画面でドキュメント作成支援 グリッドライン,
タイムコンプレスマーカ
・ Boolean Equationによる信号定義
各種波形フォーマットの変換
・ロジアナで吸い上げた実機データをシミュレータに利用
・タイミングダイアグラムから、HDLスティミュラスを生成
・シミュレータのデータ(vcdファイル)をパタンジェネレータで実機環境で利用
4
InterLink
SynaptiCADツール
主な機能
バスファンクション・モデルによる
テストベンチの生成(TBP機能)
・グラフィカルなタイミングダイアグラムから
バスファンクション・モデルを生成(BFM:トランザクション+駆動シーケンス)
=複雑なトランザクションを視覚的に編集し維持管理できる
・言語に非依存なタイミングダイアグラムから
テストベンチを生成
5
InterLink
タイミングダイアグラム描画機能
マウスクリック/ドラッグ&ドロップ ベースによる直感的な操作で、
タイミングダイアグラム描画をすることが可能です。
波形上でのdelay/Setup/Holdよるタイミング解析、
式による波形入力、Boolean 式による信号定義も可能
ステートボタンで描画したい
波形の種類を決定、時間軸で
マウスクリックすることにより
波形を描画。
Boolean 式からの波形生成例
(SIG2は、SIG0とSIG1のANDを
とったもの)
delayを与えた例
式からの波形入力例
6
InterLink
インポート/エクスポート機能
7
InterLink
インポート機能
Import可能なファイル・フォーマット






Timing Project(syncad)
SynaptiCAD wave format
VCD
Spice CSDF/tr0 Format
Synopsys TimeMill
TimingDesigner




8
Tektronix Logic Analyzer
Test Vector Spreadsheet
Agilrent Logic Analyzer
その他
InterLink
エクスポート機能
Export可能なファイル・フォーマット










Timing Project(syncad)
SynaptiCAD wave format
VCD
VHDL
Verilog
Spice source
Hspice source
Pspice digital
HSim Spice
Abel stimulus





9
Tektronix Test Vector
Agilent Pattern Generator
PI-2005 Pattern Generator
STIL Test Vectors
その他
InterLink
バスファンクション・モデル
によるテストベンチ生成(TBP)
MUTとTBの「ヤリトリ」を
バス・トランザクション要素とその駆動シーケンスに「分解」
BFM = トランザクション+駆動シーケンス
MUT( HDL~*.vhd/*.v )
+
トランザクション(*.tim)
+
テストベンチ・スクリプト
=>
テストベンチ(HDL~*.vhd/*.v)
10
InterLink
バスファンクション・モデル
によるテストベンチ生成(TBP)
トランザクション
各トランザクションは、再利用可能な波形タイミングモデルとして記述
=> *.btim ファイル
addr、dataのパラメタライズ
・パラメータ化したステート
変数を使用したタイミング値
・ドライブ信号と期待値信号を
カラー表示で区別
・サンプル値に対する
if~then~elseの検証
11
InterLink
バスファンクション・モデル
によるテストベンチ生成(TBP)
駆動シーケンス
トップレベル・モジュールにおいて、
トランザクションのシーケンスを定義
定義した
「パラメタライズド」トランザクションを
駆動するシーケンスプログラムを
「擬似コード」で記述
=>テストベンチ・スクリプト
観測、照合の記述も含む
トランザクションのコール
• Apply_tbread(…)など
トップレベルにおけるさまざまなプロセスの定義
• for loopなど
12
InterLink
計測器データのインポート/エクスポート
実機動作検証 - シミュレータの入力波形を実機への入力信号に、
出力波形は期待値としてサンプリングした信号と比較
シミュレーション結果と
実機データをマージして
同一信号名を自動比較し
差異をハイライト
WaveFormer Pro
で入力信号を変換
シミュレーション結果
(VHDL / Verilog・・)
実チップ(またはボード)
パタン・ジェネレータ
マージ
マージ
WaveFormer へ
比較
実機からのデータを
WaveFormer Pro
へ読み込み
ロジック・アナライザ
13
InterLink
波形からVerilogパタ-ンの生成
波形
。。。(略)。。。
。。。(略)。。。
module stimulus(CLK0, SIG0, SIG1, SIG2);
begin
Verilog
output CLK0;
#50.0;
output SIG0;
SIG2_driver <= 1'b0;
output [3:0] SIG1;
#50.0;
output SIG2;
SIG0_driver <= 1'b1;
reg SIG0_driver;
SIG1_driver <= 4'h8;
。。。(略)。。。
。。。(略)。。。
14
InterLink
InterLink
有限会社 インターリンク
231-0023 横浜市中区山下町 252 グランベル横浜9F
TEL:045-663-5940 FAX:045-663-5945
[email protected] http://www.ilink.co.jp
*本資料の無断複製・転載を禁じます。
15
InterLink