「今、組込みシステムが熱い！」 井口幸洋 資料協力：笹尾勤教授（九州工業大） 2015/9/30 論理設計実習2006 1 日本の産業は何を売って外貨を稼ぐか？ • OS： Microsoft Windows, Linux, Solaris 日本の出る幕なし • アプリケーションソフト： 世界標準 日本が切り込むのは困難 • ゲーム 2004年は2327億円の輸出超過産業 – 日米欧ゲーム産業ソフトとオンラインゲームの売上高2兆4000億円 （映 画の興行収入は1兆8000億円，CDの売上高2兆8000億円） • 白物家電（洗濯機、冷蔵庫、掃除機）の衰退 • 軍事産業 × • 携帯電話 – ノキア、モトローラ、サムスン 日本企業の名前は出てこない – 日本国内では元気 • 自動車，オートバイ • 液晶テレビ 組み込みシステムが日本 の産業の生きる道！ – 1位Philips, 2位Samsung, 3位Sharp, 4位Sony, 5位LGE (台数） • HDD/DVD録画機 Panasonic, 東芝，パイオニア • 素材産業 2015/9/30 論理設計実習2006 2 目次 • 組込みシステム • LSI (Large Scale Integrated Circuits)の進歩 – LSI製造の問題点 • ソフトウェアとハードウェア • 書き換え可能な柔らかいハードウェア 2015/9/30 論理設計実習2006 3 組み込みシステム • エンベデッド・システム (Embedded System)． • 特定の機能を実現する目的でコンピュータを組 み込んだ特定目的のシステム． 2015/9/30 論理設計実習2006 4 組込みシステムの要件 • リアルタイム性 – 高速性とはちょっと異なるので注意．「いつま でに必ず終わっていること」が保障されている こと． – Windows XPなどはリアルタイム性なし – 組み込み用OS • Windows CE, Embedded Linux, TRONなど • 低消費電力 • 仕様変更に柔軟に対応可能 2015/9/30 論理設計実習2006 5 マイクロプロセッサによる実現 • コンピュータ＝MPU＋メモリ – メモリ部分に処理手順を格納 – この処理手順がプログラム • プログラム変更で仕様変更に容易に対応可 – 柔軟性に優れた構成法 • ハードウェア実現に比べ低速，消費電力大 2015/9/30 論理設計実習2006 6 ハードウェア実現の特徴 • 低消費電力（ＣＰＵの１/100) • 高速動作可能（並列処理） • 仕様変更や設計変更はコスト増加を招く – ハードウェアの再設計などの作業（リワーク）は規模 にもよるが数百万円～数千万円かかる – リワークは設計者にとって大きなストレス – バグのない設計を目指すため時間がかかりコスト増， 競争力低下のおそれあり 2015/9/30 論理設計実習2006 7 ハードウェアかソフトウェア どちらの実現法を選ぶか 種類 CPU 消費 電力 100 DSP 10 10 ○ ソフトウェア開 発費必要 専用ハードウェア 1 100 × ハードウェア 開発費必要 2015/9/30 動作 仕様 備考 速度 変更 1 ○ ソフトウェア開 発費必要 論理設計実習2006 8 システム構成要素に望まれる資質 • • • • • 高速 低消費電力 仕様変更，設計変更に柔軟に対応可能 開発期間が短い 開発コストが安い 一つの解決法 再構成可能デバイスを用いる方法 2015/9/30 論理設計実習2006 9 自動車という組み込みシステム • 自動車には２０～５０個程度のマイクロプロセッ サ（MPU）が搭載されている • エンジンの燃料噴射、ブレーキの制御（４輪独 立制御），駆動力の分配，サスペンションの制御、 衝突回避，カーナビゲーションシステム，パワー ウィンドウ， スピードメータ，集中ドアロック, etc. • 自動車の約1/3 がエレクトロニクス部品のコスト （ハイブリッド車では１/2 ） • レクサスの最高級車は90個のMPUを搭載 2015/9/30 論理設計実習2006 10 組み込みシステム技術者の不足 • 組込みシステム ＝ ハードウェア ＋ ソフトウェア – ハードウェアを知っているソフトウェア技術者の不足 – ソフトウェアを知っているハードウェア技術者の不足 • ソフトウェア部分の負荷が非常に重たい – 人材不足 – 開発期間の短さ – 開発コード量の増大・複雑化 • ITエンジニア 730,000人 – 組込みソフトウェア人口は1/4 の 175,000人 – まだ，70,000人が不足 売り手市場！ • ハードウェア設計 – 大規模・複雑化・短TAT (Turn Around Time) – ソフトウェアとの協調設計の難しさ 2015/9/30 論理設計実習2006 11 目次 • 組込みシステム • ソフトウェアとハードウェア • LSI (Large Scale Integrated Circuits)の進歩 – LSI製造の問題点 • 書き換え可能な柔らかいハードウェア 2015/9/30 論理設計実習2006 12 HWとSWの境界の変化 境界が固定 ハードウェア （CPUなど） ソフトウェア 現在のコンピュータ ハードウェア ハードウェア （CPUなど） （ASIC） ソフトウェア アプリケーションに合わせて 境界が変更される リコンフィギャラブル・ ハードウェア やわらかいハードウェア ソフトウェア コンピュータ （CPUなど） （FPGA/PLD） （HWの高性能と FPGA：Field Programmable Gate Array SWの柔軟性を PLD ：Programmable Logic Device 合わせ持つ） 2015/9/30 論理設計実習2006 13 目次 • 組込みシステム • ソフトウェアとハードウェア • LSI (Large Scale Integrated Circuits)の進歩 – LSI製造の問題点 • 書き換え可能な柔らかいハードウェア 2015/9/30 論理設計実習2006 14 VLSIとは? • Very Large Scale Integrationの略 • 超大規模集積回路 • 数十万～数千万個のトラ ンジスタがワンチップに集 積されたもの．現在，トラ ンジスタ数は，一億個を越 えているものもある． Intel P4 のチップ写真 • Pentium 4: 125 – 169 million transistors. http://www.intel80386.com/ 2015/9/30 論理設計実習2006 15 ｎMOSトランジスタの構造 ゲート ソース n+ チャネル Metal 金属（ゲート） Oxide 酸化膜（絶縁膜） Semiconductor 半導体 ドレイン n+ L p形半導体基板 W ①ゲートソース間電圧による 電圧制御形素子 ②ゲート電流が流れない ③しきい電圧の存在 2015/9/30 論理設計実習2006 16 MOSトランジスタ D ・正式には、 MOS電界効果トランジスタ 回路記号 （Metal-Oxide-Semiconductor Field Effect Transistor；MOSFET）。 S G G S nMOS D pMOS ・MOSのＳ(ソース)とＤ(ドレイン)は、 対称な構造をしており、 物理的には、どちらでもよい。 電流の方向で、ＳとＤを決める。 矢印が電流の向きを表す。 ・電流の流れる方向 nMOS：Ｄ→Ｓ、pMOS：Ｓ→Ｄ 回路図を書く場合、上部から下部に 向かって電流が流れるように書く。 （nMOS、pMOSのＤとＳの位置に注意） 2015/9/30 論理設計実習2006 17 動作原理 Off (VG <VT ) 金属 D G S n+ ゲートと基板の間にバイアス電圧を 掛けると、ある電圧を越えた時に、 ゲート下の酸化膜の下に電子が集まり、 チャネルという電子の通り道ができる n+ p形基板 空乏層 S On (VG >VT ) 酸化膜 G D n+ このとき、ドレイン－ソース間に バイアス電圧をかけると、チャネルを 通して電流が流れるようになる n+ チャネル この境界となるゲート電圧を しきい電圧といい、VT と表わす 電子の流れ（電流は逆向き） 2015/9/30 論理設計実習2006 18 スケーリング則 VG/k VG tox/k tox xj n+ NA L n+ MOSトランジスタは 寸法を縮小すると 性能が向上 n+ n+ xj/k L/k kNA p基板 p基板 等電界縮小則 スケールする 物理量 ゲート長 L ゲート幅 W ゲート酸化膜 tox 接合深さ xj 電圧 VD ,VG 不純物濃度 NA,NSUB 縮小 左記のスケールにより 縮小 率 変化する回路パラメータ 率 1/k 電流密度 I 1/k 1/k 容量 C k 1/k 遅延時間/回路 VC/I 1/k 1/k 消費電力/回路 VI 1/k2 1/k 消費電力密度 VI/A 1 k 単位面積あたりの消費電力は 集積できる素子数がk2倍に なるので、変わらない ↑寸法、電圧とも1/k倍しているので、内部電界は一定 2015/9/30 論理設計実習2006 19 プロセス技術の進歩 出典1999 ITRS 半導体市場はこの半導体技術ロードマップより前倒しで進行している 2015/9/30 論理設計実習2006 20 International Technology Roadmap for Semiconductors 2002 （μm） Process Technology 3.0 （Trs） Process 5.0 4G 3.0 2.0 1.0 1G 1.3 16G 1G 256M 64M 0.8 0.5 64G 65nm = 650 A 0.5 0.35 Memory 16M 0.25 0.18 0.09 4M 0.13 0.065 1M 0.045 256K 0.032 0.2 0.1 0.05 64K 1M ムーアの法則 「半導体の集積度は1.5年で2倍になる」 0.02 1980 2015/9/30 1990 2000 論理設計実習2006 2010 （Year） 21 Mooreの法則 • 半導体の集積度は指数 関数的に増える． • １８ヶ月で2倍． • トランジスタ１個あたりの 値段は、指数関数的に 下がる. Intel社の創立者の一人： Gordon E. Moore 2015/9/30 論理設計実習2006 22 マスクとウェハ ・LSI設計結果の図形データは、プロセス工程ごとに、 5倍 or 10倍の大きさで20～30枚のマスクに転写される。 ・マスクの図形データは、1/5 or 1/10の縮小投影露光で 配列チップ数回、ウェハ上に繰返し描画される。 5inch角マスク 300mm直径ウェハ （フォトマスク、レチクルともいう） （写真は拡散工程まで進んだ状態） 2015/9/30 論理設計実習2006 23 シリコン・ウェハー・インゴット • 信越化学工業：供給世界１位 • SUMCO（旧三菱住友シリコン）：世界2位 • MEMC(米国）：世界3位 金属ケイ素から作られた ９９．９９９９９９９９９％の 高純度のケイ素の塊、多結晶 シリコン （信越化学工業の Webより抜粋） 2015/9/30 論理設計実習2006 24 レチクル（フォトマスク） • 大日本印刷，凸版印刷， デュポン． • 1セットで約1億円． • Link： m・FSI株式会社の採用情報，半導体が できるまで http://www.mfsi.co.jp/ より図を利 用しました．Webを参照するとよくわかります． 2015/9/30 論理設計実習2006 25 LSIの歩留りとコスト 売上個数 1兆個 チップ価格と製品数 1000億個 総売り上げ1,000億円の場合 ● ● ● ● 中国 13億人 １個0.1円で１兆個 RFID chip １個1,000円で１億個（部品の世界） メモリ、MCU 10億個 米国 2.9億人 1億個 日本 1.3億人 1000万個 １個１万円で1,000万個（普及型製品） 高性能プロセッサ、ゲーム、 携帯電話 100万個 10万個 1万個 １個１億円で1,000個（先端技術分野） 1000個 0.1円 宇宙搭載用、軍用、重要な社会基盤 2015/9/30 世界人口61億人 100億個 論理設計実習2006 10円 1000円 1万円 100万円 1億円 販売単価 26 LSI工場の建設コスト • • • • • • ４５nmデザインルール ウエハーサイズ３００ｍｍ 論理系 一ヶ月３万枚 毎年１２００億円（３年で３６００億円）の投資 半導体の売り上げ高が1.2兆円以上必要 2015/9/30 論理設計実習2006 27 プレイステーション２用CPU • • • • 1999年３月４日発表 大分工場:東芝とソニーの合弁で建設 「Emotion Engine」の製造。 0.18ミクロン半導体製造技術 • ソニー長崎の工場内に建設 • 「グラフィック・シンセサイザ」の製造。 • 2560ビット幅内部バスを実現するDRAM混載技術 • 二つの工場に総額1200億円投入 • ２００５年までに世界で累計１億台出荷 2015/9/30 論理設計実習2006 28 歩留り：Y＝exp（－A・D） A：チップ面積（cm2）、D：欠陥密度（ヶ/cm2） 100 A：チップ面積 5mm□ 7mm□ 10mm□ 14mm□ 20mm□ 90 80 歩 70 留 60 り 50 （%） 40 30 歩留り向上 ↑ チップ面積縮小 20 ↑ 10 集積度向上 0 0.001 2015/9/30 0.01 0.1 1 D：欠陥密度 （ヶ/cm2） 論理設計実習2006 10 100 29 試算例：チップ面積縮小化の効果 64Mb DRAM チップ面積 18.4mm 17.9mm ×8.8mm ×8.6mm ＝161.9mm2 ＝153.9mm2 （ -5%） 歩留り 80% 81% （ +1%） チップ数/ウェハ 52個 58個 良品チップ数 42個 46個 （+12%） チップ辺長をわずか0.5、0.2mm縮めるだけで、収益が12%増える!! 2015/9/30 論理設計実習2006 30 良品チップ数/ 5inchウェハ D=0（配列チップ数） D=0.2 D：欠陥密度（ヶ/cm2） D=0.4 D=0.6 D=0.8 D=1.0 1000 401 312 良 品 100 チ ッ プ 10 数 （ヶ） 168 87 55 95 34 24 21 13 8 5 32 11 3 1 0 5 10 15 18 12 13 7 7 3 2 3 1 1 9 4 2 20 チップサイズ（mm□） 1 25 30 チップ面積が大きくなると、 歩留り低下→ウェハ当りの良品チップ数減少→チップ単価上昇 2015/9/30 論理設計実習2006 31 ウェハサイズ・チップ面積・配列チップ数 5 inch ウェハ ウェハサイズ大口径化 8 inch ウェハ （直径200mm） × × × × × × 20mm□チップ 20mm□チップ 配列チップ数 18 良品チップ数 12 歩留り 67% 配列チップ数 61 If 歩留り 67% 良品チップ数 40 チップ面積縮小化 × × 19mm□チップ × × × × 2015/9/30 配列チップ数 24 良品チップ数 19 歩留り 79% 論理設計実習2006 32 配列チップ数/ウェハ 10000 8inchウェハ 5inchウェハ 1177 配 1000 列 チ ッ 100 プ 数 （ヶ） 10 506 275 168 401 112 168 83 61 87 44 34 55 34 24 18 12 9 1 0 5 10 15 20 25 30 チップサイズ（mm□） ウェハ径を大きくすれば、ウェハ当りの配列チップ数増加 2015/9/30 論理設計実習2006 33 論理LSIおよびメモリLSIのトランジスタ、ビット当りの価格推移 論理（トランジスタ/cm2） 4M メモリ（ビット/チップ） 64M 7M 256M ミリセント/ビット（メモリ） ミリセント/トランジスタ（論理） 100 13M 1G 25M 4G 50M 16G 90M 64G 論理LSI （マイクロプロセッサ） 10-1 10-2 メモリLSI （DRAM/フラッシユ） 10-3 10-4 1995 2000 2005 2010 年 集積度向上→ 1素子当りのコスト低減 2015/9/30 論理設計実習2006 34 試算例：チップ生産個数とチップ原価の相関 LSI コスト総和＝D＋m＋P＋p D ：設計コスト（人件費＋設計設備投資） ∝ 設計生産性 m ：マスク作成費 ∝ マスク枚数 P ：製造コスト（ライン費＋テスト費） ∝ 製造ウェハ枚数 p ：パッケージコスト ∝ 良品チップ数＝チップ生産個数 N ［試算での仮定］ チップ原価＝（D’÷N）＋p’ D’ ＝100M\ ＝D＋m ・・・・・・・ 設計コスト（マスク作成費を含む） p’ ＝ 2 K\ ＝（P＋p）÷N ・・・ 1チップ当りの製造コスト（パッケージを含む） チップ生産個数 チップ原価(K\) 設計コスト 製造コスト 1K 10K 100K 102 12 3 100 10 1 2 2 2 1M 10M 2.1 2.01 0.1 0.01 2 2 1K 10K 100K -90 0 900 -99 -90 0 -99.9 -99 -90 1M 10M 9,900 99,900 900 9,900 0 900 売上利益(M\) チップ生産個数 12 3 チップ売価 (K\) 2.1 2015/9/30 論理設計実習2006 35 LSIでもうけるには • 大量に生産し、大量に売れること – 世界中の人が使ってくれる – MPU（マイクロプロセッサ） – メモリ • 少量でも高く買ってもらえるアプリケーションが ある • 歩留まり(Yield)を上げる 2015/9/30 論理設計実習2006 36 目次 • 組込みシステム • ソフトウェアとハードウェア • LSI (Large Scale Integrated Circuits)の進歩 – LSI製造の問題点 • 書き換え可能な柔らかいハードウェア 2015/9/30 論理設計実習2006 37 米Intel、ICH6の不具合を確認 一部を回収・交換 MYCOMジャーナル 2004/6/26 Yoichi Yamashita より抜粋 • Intelが6月21日にリリースした最新チップセット「Intel 925X」「Intel 915G/P」に搭載されている「ICH6」に不 具合が確認された。起動時にBIOSの設定がデフォル トにリセットされ、「起動できない」「システムがフリーズ する/特異な振る舞いを起こす」などの症状が確認され ている。 • 現在、Intelは被害の範囲を確認する作業を進めながら、 不具合のある製品の回収・交換に努めている。現時点 では、不具合は極めて早い段階にOEMやマザーボー ドベンダーに出荷したロットのみで確認されている。 2015/9/30 論理設計実習2006 38 ascii24.com より抜粋 2015/9/30 論理設計実習2006 39 システムのバグは無くすことは不可能？ • ソフトウェアのバグ – Microsoft Windows では山ほどバグがある – 組込みシステムのバグは，致命的な場合がある • • • • 社会的信用 PL法．訴訟の対象にもなる． 回収費用・修正の費用 オンラインでバグフィックス • ハードウェアのバグ – LSIチップを作り直すと 1億円以上の費用発生の可能性 – 他社との競争に負けて撤退なんてことも – バグではないが，仕様変更に柔軟に対応する必要あり！ • なんとかしないとだめだ！ → そうだ書き換えできるハードウェアだ！ 2015/9/30 論理設計実習2006 40 携帯電話の産業廃棄物の問題 2015/9/30 論理設計実習2006 41 再構成可能デバイス • 書き換えができるハードウェア→やり直しができ るデバイス • １種類のデバイスで中身を書き換えるだけでさ まざまな機能を実現 • 規則正しい構造 • 集積度を上げることが容易 • 最新のデバイステクノロジーを利用可能 • デバイス単価は高い→安いチップも出現 2015/9/30 論理設計実習2006 42 再構成可能デバイスの種類 • メモリ • ＰＬＤ (Programmable Logic Device) – PLA (Programmable Logic Array) – CPLD (Complex Programmable Logic Device) – FPGA (Field Programmable Gate Array) • 新しい再構成可能デバイス – 動的再構成可能プロセッサ • DRP (NEC), DAP/DNA (IPFlex), PipeRench (CMU),etc. – ＬＵＴカスケード（九工大，明大） こ本 の日 Ｆは Ｐ最 Ｇ Ａ近 の盛 原ん 理に を使 説わ 明れ すて るい る • FPGAとＭＰＵの中間の性質を狙ったもの 2015/9/30 論理設計実習2006 43 FPGAの構造 • 書き換え可能な論理ブロック→論理関数を実現 • 論理ブロック間を指示通り接続する配線 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 配線 論理 ブロック 2005年前期 論理 ブロック 論理 ブロック 44 FPGA : Field Programmable Gate Array ・ユーザの手許でカスタム化（プログラム）可能なLSI ・カスタム化のためのLSIの試作期間や開発費が不要 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 小規模論理ブロックを規則的に配置し、 その周囲にはプログラム可能な配線を 配置したもの ・論理ブロックの形式には、 ルックアップテーブル、マルチプレクサ、 ゲートアレイなどのタイプがある。 ・配線の交差点には、 SRAM、EEPROM、アンチヒューズ等 を利用したプログラム用デバイス（スイッチ） が組込まれている。 SRAM：Static Random Access Memory EEPROM：Electrical Erasable and Programmable Read Only Memory 2015/9/30 スイッチ 論理設計実習2006 45 ALTERA社のFPGAの構造 2015/9/30 論理設計実習2006 46 Altera社FPGAの構造例 IOE IOE IOE IOE IOE IOE IOE IOE IOE IOE 2005年前期 IOE IOE IOE：I/O Element IOE IOE IOE IOE ロウ・インターコネクト カ ラ ム ・ イ ン タ ー コ ネ ク ト RAM LAB：Logic Array Block 組込みメモリ 論理関数を実現するブロック 47 LAB(Logic Array Block) LE (Logic Element): 論理関数を実現するLUTと D-FFなどで構成される． Look-Up Table Clear/Preset Logic D PR Q ENA CLR ローカル・インターコネクト：同一ブロック内の配線 2015/9/30 論理設計実習2006 48 LE (Logic Element) • ロジックの最小単位 • 組合せ論理機能を実現するLUTと、シーケンシャル な論理機能を実現するプログラマブルなレジスタ 等 から成る（実際はもっと様々な機能が入っている） • グループ化され、LAB(Logic Array Block)を構成 Look-Up Table 2015/9/30 Clear/Preset Logic 論理設計実習2006 D PR Q ENA CLR 49 LUT (Look Up Table)による 論理関数の実現 出力 Look Up Table 入力 3入力ＬＵＴ(3-LUT)の例 ABC Z 0 0 0 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 2015/9/30 0 1 0 1 0 1 0 1 真理値表 をそのまま 実現可能 0 0 0 1 0 0 0 1 論理設計実習2006 C1 ＳＲＡＭで実現しても 良いが，小規模な場合 は以下のようにレジスタ とMUX（マルチプレクサ） で構成することが多い． B 1 A 0 50 組合せ回路の実現 任意の4入力の論理関数までを実現可能 Ｄ－ＦＦはバイパス（迂回）すればよい Look-Up Table Clear/Preset Logic 2015/9/30 論理設計実習2006 D PR Q ENA CLR 51 順序回路の実現 Look-Up Table Clear/Preset Logic 2015/9/30 論理設計実習2006 D PR Q ENA CLR 52 D-FFだけ使用するとき ＬＵＴをバイパス（迂回）すればよい Look-Up Table Clear/Preset Logic 2015/9/30 論理設計実習2006 D PR Q ENA CLR 53 XILINX社FPGAの構造 SPARTAN-3の構造の概略 2015/9/30 論理設計実習2006 54 XILINX社Spartan-3 FPGAの詳細な構造 DCM (Digital Clock Manager) IOB (Input Output Block) •規則正しくアレイ状に並 んでいる． •大規模で高速なチップ が入手可能． IOBs CLBs … CLBs CLBs CLBs IOBs IOBs CLB (Configurable Logic Block) Block RAM IOBs 2015/9/30 論理設計実習2006 Multiplier 55 CLB (Configurable Logic Block) Left-Hand SLICEM (Logic or Distributed RAM or Shift Register) Right-Hand SLICEL (Logic Only) COUT SLICE X1Y1 SLICE X1Y0 Switch Matrix Interconnect to Neighbors COUT CIN SLICE X0Y1 SHIFTOUT SHIFTIN SLICE X0Y0 CIN 2015/9/30 1個のCLBには4個のSLICEが入っている 論理設計実習2006 56 SLICE (スライス) 論理関数を実現する •２個のLUT (Look-Up Table)， •記憶用の2個のFF（フリップフ ロップ）, •桁上げ用の論理回路 •四則演算用ゲート •多入力マルチプレクサ などで構成される． 左図は左側のSLICEM 2015/9/30 論理設計実習2006 57 SLICEで論理回路を実現する方法 • 組合せ論理機能を実現するLUTと、シーケンシャル な論理機能を実現するプログラマブルなレジスタ 等 から成る（実際はもっと様々な機能が入っている） Look-Up Table D Q CE CK 2015/9/30 論理設計実習2006 58 LUT (Look-Up Table)による 論理関数の実現 出力 Look Up Table 入力 3入力ＬＵＴ(3-LUT)の例 ABC Z 0 0 0 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 2015/9/30 0 1 0 1 0 1 0 1 真理値表 をそのまま 実現可能 0 0 0 1 0 0 0 1 論理設計実習2006 C1 ＳＲＡＭで実現しても 良いが，小規模な場合 は以下のようにレジスタ とMUX（マルチプレクサ） で構成することが多い． B 1 A 0 59 組合せ回路の実現 任意の4入力の論理関数までを実現可能 Ｄ－ＦＦは未使用 Look-Up Table D Q CE CK 2015/9/30 論理設計実習2006 60 順序回路の実現 Look-Up Table D Q CE CK 2015/9/30 論理設計実習2006 61 D-FFだけ使用するとき Look-Up Table D Q CE CK 2015/9/30 論理設計実習2006 62 論理ブロック間の配線 2015/9/30 論理設計実習2006 63 論理ブロック間の配線 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 論理 ブロック 配線 論理 ブロック 2015/9/30 論理 ブロック 論理設計実習2006 論理 ブロック 64 可変配線スイッチマトリックス • SRAM型FPGAの配線の構成を任意に変更可 SB:Switch Block(Switch Box) スイッチマトリックス 2015/9/30 論理設計実習2006 任意の接続が可能 各交点の構造 65 配線の例 1bit レジスタ 1 On Off 0 Off 0 0 Off Off 0 On 1 トランジスタで構成されたスイッチのゲートに 1ビットレジスタを接続し，1/0を書込む． 2015/9/30 論理設計実習2006 66 5入力以上の論理関数の実現法 • 多段論理回路の合成法を利用可能 – 笹尾勤著，「論理設計（第3版）」近代科学社 第10章などの方法が利用可能 • 関数分解の利用 – 本日はこの方法のみを説明する 2015/9/30 論理設計実習2006 67 問題：３入力ＬＵＴを2個使って ５入力ＡＮＤを実現しなさい 2015/9/30 A2 A1 A0 D 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 1 左表のような真理値表を記憶させたＬＵＴを 2個接続すれば実現可能 論理設計実習2006 68 関数分解を用いた 多段論理回路の実現 x1 x4 x5 00 01 10 11 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 x2 0 1 0 1 0 1 0 1 x3 0 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 表10.1 分解表 p.210 列パターンに注目！ f ( x1, x2 , x3 , x4 , x5 ) 2015/9/30 論理設計実習2006 69 関数分解を用いた 多段論理回路の実現 x1 x4 x5 00 01 10 11 2015/9/30 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 x2 0 1 0 1 0 1 0 1 x3 0 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 青 緑 青 青 青 緑 緑 青 論理設計実習2006 青色と緑色の2パターンが あるのがわかる． 70 2段の直列回路で実現可能か？ • 前段はx1, x2, x3 を入力して，次段に青か緑かを 教える（青を０，緑を１とする）． • 後段は，前段からの青/緑の種類とx4, x5 から必 要な計算を行えばよい． 2015/9/30 論理設計実習2006 71 関数分解による実現 x1 x4 x5 00 01 10 11 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 x2 0 1 0 1 0 1 0 1 x3 x1 3-LUTで実現 h x2 x3 h( x1 , x2 , x3 ) 0 1 0 0 0 1 1 0 ｘ1 ｘ2 ｘ３ h 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 青 緑 青 青 青 緑 緑 青 2015/9/30 論理設計実習2006 72 関数分解による実現 ３－ＬＵＴ 2個で実現 x1 3-LUTで実現 h( x1 , x2 , x3 ) h x2 x3 2015/9/30 ｘ1 ｘ2 ｘ３ h h 0 0 0 0 x4 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 g x5 h ｘ4 ｘ5 g 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 f ( x1 , x2 , x3 , x4 , x5 ) g (h( x1 , x2 , x3 ), x4 , x5 ) 論理設計実習2006 73 FPGA上での論理関数の実現法 • ＬＵＴで論理関数を実現 • 複数のＬＵＴでより複雑な論理関数を実現 • ＬＵＴ間の接続はプログラム可能な配線要素を 使用 – スイッチの構成情報は1ビットメモリ（レジスタ）で実 現する 2015/9/30 論理設計実習2006 74 FPGAの構成情報 （コンフィギュレーション）の記憶方式 • SRAM等の揮発性メモリに書き込む – 一番よく用いられている方法（大規模ＦＰＧＡは全てこれ） – 電源投入時に外部よりコンフィギュレーションデータの転送が必要 • Flush Memory等の不揮発性メモリに記憶 – 一部のＦＰＧＡに用いられている．小中規模． – 便利だが高価． • 電圧をかけ、アンチヒューズを短絡させる – 小規模ＦＰＧＡの一部に利用． – 出荷前テストが完全にはできない． – 特殊用途（宇宙空間用）など 2015/9/30 論理設計実習2006 75 FPGAの現状（１） • FPGAはLSIの大規模化に伴い、その用途を 広げてきた • XILINX社，Altera社が代表的なベンダー • 組込みメモリ，高速乗算器，DSPブロック， MPUを内部に包含する大規模ＦＰＧＡの出現 • システムすべてがFPGA上に載る時代 2015/9/30 論理設計実習2006 76 ＦＰＧＡの現状（２） • 階層的構造を持つ大規模ＦＰＧＡ – XILINX社Virtex IV, Altera社Stratix II • 商用の家電にも用いれる安価なＦＰＧＡ – XILINX Spartan-3, Altera Cyclone II • 低電圧化、マルチ電圧化、低消費電力化 2015/9/30 論理設計実習2006 77 まとめ • ＦＰＧＡ (Field Programmable Gate Array) – 構造 – プログラム可能なハードウェアの原理 2015/9/30 論理設計実習2006 78 役に立つリンク • 井口ホームページ – http://www.iguchi-meiji.com/ – Logic Design Lab. 論理設計実習 • パスワード： fpga2006 • ポップアップブロッカをいれている時は、回避してください． Google検索を使っている場合はctrlキーを押しながらOK を押します． • http://www.xilinx.co.jp • http://www.ted.co.jp • http://www.altera.co.jp 2015/9/30 論理設計実習2006 79
© Copyright 2024 ExpyDoc
