ディジタル回路 第2回 CMOSの中身とCMOS回路 情報工学科 天野英晴 MOS（Metal Oxide Silicon) FET（Field Effect Transistor)の スイッチングモデル Drain Source Gate Gate Source nMOS G=H ON S-Dがショート G=L: OFF S-Dがオープン Drain pMOS G=L ON S-Dがショート G=H OFF S-Dがオープン n-MOSトランジスタの 構造 （p.23) Gはポリシリコン と呼ぶ導体でできている ここは実は距離が 短い！ チャネルと呼ぶ G S D 酸化膜 n型拡散層 n型拡散層 p型サブストレート（土台） Gは、酸化膜の絶縁体でp型サブストレートとは 絶縁されている SとDはp型サブストレートにより絶縁されている このままだとどうにもならない p型はホールがたくさん居る。しかし、このp型サブストレートには ホールと結合されない電子がちょっとだけ居る→マイナーキャリア これがミソ！ n-MOSトランジスタの 構造 （p.23) G S ＋の電圧を印加 電解効果 ＋＋＋＋＋ n型拡散層 ＋＋＋＋＋ n型拡散層 p型サブストレート（土台） Gに＋の電圧を印加 マイナスの電荷を持つ電子が集まってくる D n-MOSトランジスタの 構造 （p.23) G S ＋の電圧を印加 電解効果 ＋＋＋＋＋ n型拡散層 n型拡散層 p型サブストレート（土台） 電子の多い部分はn型として働く→反転層 これによってSとGがn型でくっつく→ ON D うんちく：エンハンスメント型と ディプリーション型 S-D間電流 S-D間電流 ゲート電圧 エンハンスメント型 ゲート電圧 ディプリーション型 ONになる電圧は、不純物などで制御可能 CMOSではエンハンスメント型以外は使わない p-MOSトランジスタの 構造 （p.23) D G Hレベル S 酸化膜 p型拡散層 p型拡散層 n型サブストレート（土台） pMOSの場合はnMOSと全く逆 n型サブストレートはVDDに吊る GにHレベルを掛けるとn型サブストレートと電 位差がない →OFF p-MOSトランジスタの 構造 （p.23) D G Lレベル ---- ---p型拡散層 S 酸化膜 p型拡散層 n型サブストレート（土台） G=Lレベルにすると、サブストレートを基準に するとマイナス 正の電荷を持つホールが集合してくる p-MOSトランジスタの 構造 （p.23) D G Lレベル ---- p型拡散層 S 酸化膜 p型拡散層 n型サブストレート（土台） 反転層ができてDとSが繋がる→ON うんちく：nMOSの正規の記号 G S D 電解効果 ＋＋＋＋＋ n型拡散層 n型拡散層 pn方向を矢印で 示す p型サブストレート（土台） G G D S ディプリーション形 S D B SubstrateはBaseと呼んでBとする うんちく：pMOSの正規の記号 G D S Lレベル ---- 酸化膜 p型拡散層 p型拡散層 pn方向を矢印で 示す n型サブストレート（土台） G G D ディプリーション形 S D B SubstrateはBaseと呼んでBとする うんちく：nMOSのみの回路 • 歴史的にpMOS→nMOS→CMOSで発展してきた – CMOSは両方必要なので最初作るのが大変だった – はじめてのマイクロプロセッサintel 4004, 8008はpMOS でできていた • CMOSの方が高速で設計しやすい – メモリ回路はnMOSがかなりがんばった – 80年代にはほぼCMOSに置き換わった nMOS回路のインバータ ディプレーション型を 負荷抵抗の役割で使う A Y nMOSはLレベルを 伝達するのは得意 H→Lは高速 Hレベルを伝達する のは苦手 L→Hは遅い G S L ＋の電圧を印加 L ＋＋＋＋＋ L n型拡散層 D n型拡散層 サブストレートとの 間で 電位差が生じない p型サブストレート（土台） G S H ＋の電圧を印加 ＋＋＋＋＋ H n型拡散層 p型サブストレート（土台） D H n型拡散層 電位差が生じる →コンデンサを 充電するのに時間が 掛かる pMOSはHレベルを 伝達するのは得意 L→Hは高速 Lレベルを伝達する のは苦手 H→Lは遅い G D H S Lレベル H ---H p型拡散層 p型拡散層 サブストレートとの 間で 電位差が生じない n型サブストレート（土台） G D L p型拡散層 Lレベル ---L n型サブストレート（土台） S L p型拡散層 電位差が生じる →コンデンサを 充電するのに時間が 掛かる だからCMOSは上半分をpMOS 下半分をnMOSで作る A Qp1 ONでHレベルをYに伝達 L→Hは高速 B Qp2 Y ONでLレベルをYに伝達 H→Lは高速 Qn1 Qn2 このAND回路は使い物にならない A Qn1 苦手はHレベルを伝達 L→Hは遅い B Qn2 このためCMOSでは 反転回路（NOT、NAND,NOR) しか作れない Y 苦手はLレベルを伝達 H→Lは遅い じゃANDはどうするの？ NAND＋NOTでいいじゃないか Qp1 Qp2 相補的（Complimentary) • 一つの入力がpMOS,nMOSのペアのGateに 接続される – 片方がONならば片方はOFF • pMOSが並列ならば、nMOSは直列 • nMOSが並列ならば、pMOSは直列 – 電源からGNDまでのパスのどこかがOFFで切れ ている • 相補的の意味→ 直列⇔並列 D B A C Z A B C D • 回路図からブール式への変換（テキストp.19) D NMOSに注目 B A 並列はOR ＋ 直列はAND ・ C Z A・（B＋C）＋D A・（B＋C） A B＋C B C D 条件が満足されると ZはLになる →上に反転のBar を付ける A・（B＋C）＋D • 回路図からブール式への変換 PMOSに注目 （A+B・C）・D D LでON→ 入力に反転のBar A+B・C 並列はOR ＋ 直列はAND ・ B A B・C C Z ドモルガンの法則 により （A+B・C）・D ＝ A A・（B＋C）＋D B C D • ブール式から回路図への変換 PMOSに注目 （A+B・C）・D D LでON→ 入力に反転のBar A+B・C 並列はOR ＋ 直列はAND ・ B A B・C C Z A・（B＋C）＋D A・（B＋C） A ドモルガンの法則 により （A+B・C）・D ＝ A・（B＋C）＋D B C D • ブール式から回路図への変換(p.20) (A+B)・C Z 並列 A B 直列 C まずnMOS部分を 作る • ブール式から回路図への変換(p.20) nMOS部分と逆の接続で pMOS部分を作る B C 直列 乗法標準形 A 並列 Z 並列 A B 直列 C A・B＋C の場合はpMOSから作って いく 演習1 下の回路の ブール式を書け 演習2 下のブール式 の回路を書け A Z=A・B＋C・D B D C Z D A B C • トランスミッションゲート（p.20) S A S Y = A S Y S pMOSがONのときnMOSもON pMOSがOFFのときnMOSもOFF → ON/OFFのスイッチ 相補的なCMOSと全く逆の動きをする なぜ二つ共ON？ → pMOSはHを通すのが得意、nMOSはLを通すのが得意 力を合わせれば両方共うまく通過できる A→Y、A←Yの両方向の転送が可能 マルチプレクサ S ON SがH A ON Y S S OFF B OFF S Y＝A マルチプレクサ S OFF A OFF Y S S ON B ON S SがL Y＝B 例題2.2 （p.22) A B AがHの時Y←B AがLの時Y←B A A B A Y さて、この論理は？ 演習３ B A 真理値表を書け Y B B B
© Copyright 2024 ExpyDoc
