Fast, Flexible, and Customer-Focused Embedded Solutions! MISH TECH JOURNAL （ミッシュ ・テックジャーナル）は、最新の情報をいち早くお届けする技術情報誌です。 2011 Summer Vol. Powered by 5 http://www.mish.co.jp CONTENTS CPUの歴史 P.2 CPUとWindows マルチコアプロセッサ PowerPC CPUボードのアーキテクチャ P.4 Intel Core i7 CPUボード Quad Core CPU ボード OpenVPX P.6 OpenVPXとは 容易なインテグレーション エンベデッド・コンピューティング・ソリューション OpenVPX エンベデッド・コンピューティング・ソリューション GPU by Extreme Engineering Solutions P.8 GPUとは NVIDIA GeForce GTX 580 AMD Radeon HD6870 CPUボード新製品 P.10 Extreme Engineering Solutions社製 Xcalibur4440 Mercury Computer Systems社製 HCD6410 Pentek社製 Model53690 ANSI/VITA 65でOpenVPXが規格化されたことによって、VPXシステムのインテグレーションは劇的に改善されます。今まで、VPXシステムは複数ベ ンダ間での相互運用性（互換性） を確立するのが困難でしたが、 これからはスムーズなインテグレーションが可能になります。 Extreme Engineering Solutions（X-ES）社は2002年にアメリカのWisconsin州Middletonにて設立されたシングルボードコンピュータ・周辺装置 及びソフトウェアのエンジニアリング・カンパニーです。元々はエンベデッド・コンピュータ業界で長年の経験を持った人材が集まって設立したプ ライベートカンパニーですが、現在はエンベディッド業界のマーケットリーダーとして急成長しています。X-ESはOpenVPXのソリューションを提供 するEmbedded Computingのエキスパートとして、航空宇宙や防衛、産業機器や医療などの幅広い分野に最適なソリューションをご提案します。 ’ 11夏号特集 マルチコアプロセッサ マルチコアプロセッサとOpenVPX 企画・編集・発行／株式会社ミ ッシュインターナショナル 〒190−0004 東京都立川市柏町4−56−1 園部ビル TEL：042−538−7650 FAX：042−534−1610 Email：[email protected] CPUの歴史 CPU には約 40 年の歴史があり、パソ コンの普及により年々進化を遂げてきま した。現在ではマルチコアの CPU が主 流になっていますが、ここではその 40 年の歴史を振り返ってみたいと思います。 CPU と Windows 図１ Intel CPU の変遷 Intel CPU History Core i7 Core 2 最初の CPU は今から 40 年前の 1971 のプロセッサです。この当時の動作周波 数は数百 kHz 程度のものでした。その後、 8080 という 8bit のプロセッサを開発し Pentium 4 Pentium III Performance 年 に Intel が 発 表 し た 4004 と い う 4bit Pentium D Pentium II Pentium 80486 80386 80286 8086 8080 数 MHz の動作が可能になりました。 4004 1970 1980 1990 字の表示だけでした。当時は 5 インチの 当然、マルチコアという概念も無い フロッピーディスクで起動していました。 2000 2010 Pentium 4 と更に性能アップしていきます。 1998 年に Microsoft 社から Windows98 のでシングルコアで数 MHz の動作で何 こ の 時 期 に AMD も 286 互 換 の CPU ができるのでしょうか。今では信じら "AM80286" を発表します。また、同じ時 れません。Windows なんて動くはずも 期に IBM 社の PC-AT が発表されます。そ ありません。また、これと同じ時期に の後、80386 になると処理性能は 32bit と ZILOG は Z80 と い う 8080 互 換 の CPU なり、AMD も AM386、Cyrix は Cx386SLC、 を発表します。Z80 は有名です。 Motorola は MC68020/30 と、 各 社 32bit す。この後、ノート PC 向けの低電圧 の CPU をリリースしていきます。 動作の Celeron がリリースされます。 がリリースされ、その後 Windows Me と 続きます。 2000 年になり、Microsoft 社は Windows2000 を Windows NT の後継としてリリースします。 この当時の CPU は Pentium 全盛期で 1984 年になると、Motorola MC68000 2001 年に Microsoft 社は Windows XP をリ を搭載した Apple 社製 Macintosh がリ リースします。この時期の CPU としては Intel その後、Intel は 1978 年に 8086 プロセッ リースされます。Apple は当初から独 Pentium/Celeron, AMD K6/Athlon などがメイ サを開発します。これが、86 系 CPU の元祖 自の OS である "Mac OS" を搭載し、筐 ンストリームとなってきます。Windows XP です。処理性能も 16bit になり、後に 286、 体の先進性とグラフィックユーザーイ は今でも使われていますので息の長い安定し 386、486 と次々と新しい CPU を開発してい ンターフェイスは革新的なものでした。 た OS と言えます。但しこの頃から CPU のク きます。Motorola も 86 系に対抗するように 1985 年になると、Microsoft 社は Mac 16bit のプロセッサ MC68000 を開発します。 に対抗するようにグラフィックユーザー Pentium 4 で 3GHz を超えるクロックレート インターフェイスの Windows をリリー を達成していますが、発熱の問題で 4GHz 以 スします。ここから PC ユーザは Mac 派 上のクロックアップを断念します。 ロ ッ ク レ ー ト が 限 界 に 到 達 し て い き ま す。 と Windows 派に 2 分されます。 Intel の 8086 が搭載された PC が NEC 1993 年 に な る と Intel は デ ー タ バ ス を マルチコアプロセッサ 社製 PC9801 です。これも有名ですね。 64bit に広げ更に性能を向上した Pentium OS は コ マ ン ド レ ベ ル で 動 作 す る MS- をリリースします。半導体の微細化により DOS(Microsoft 社製 ) で、もちろんグラ CPU を構成するトランジスタの数は 300 万 Intel は 2005 年に初めてのデュアルコ フィック表示では無いのでキャラクタ文 個以上になりました。CPU の性能向上に伴 アプロセッサ "Pentium 4 extreme edition" って 1995 年に Microsoft 社は更にユーザー をリリースします。 ここからマルチコアの時代を迎えます。 インターフェイスを改良した Windows95 AMD も同様にデュアルコアプロセッ を 発 表 し ま す。AMD は こ れ に 合 わ せ て サ "Athlon64 X2" と い う ハ イ エ ン ド の Pentium 互換の CPU"K5" をリリースします。 CPU をリリースします。 Intel は こ の 後、Pentium II, Pentium III, 2 MISH International Co., Ltd. デュアルコアプロセッサは 1 つの MISH Tech Journal 2011 SUMMER CPU 内に 2 つのプロセッサコアを並列 現在、最新のマルチコアプロセッサは、 に動作させることで性能向上を実現す Intel で は ”Core i7 (Sandy Bridge)” で、 る革新的な技術です。（図２参照） GPU を内蔵しており描画性能が優れてい この後、浮動小数点演算機能を強化し ます。また、ターボ・ブースト機能やハ マルチプロセッサ機能を追加した第四世 図２ Single Core と Dual Core の違い Single Core CPU Dual Core CPU がリリースされ、Apple の Macintosh シリ ーズ ”iMac” に採用されました。 イパー・スレッド機能も改善されています。 代のＧ 4（MPC74xx シリーズ、MPC8641 シリーズ）がリリースされます。このＧ 4 で AltiVec（Velocity Engine）が搭載され、 CPU Core CPU Core CPU バスに MPX バス（MaxBus）を採用 CPU Core したことで Power Mac 以外に産業用の 組み込みボードに広く採用される事にな りました。AltiVec は 128 ビットのデー ここからはクロックレートを上げる ことなく並列処理で性能アップを実現し ていきます。この頃、ユーザーインター フ ェ イ ス を 大 き く 変 更 し た Windows タを一括して処理する事が可能なベクト PowerPC ル演算ユニットで、画像処理や大量のデ ータを処理する事を得意としており、軍 PowerPC は、1991 年 に Apple、IBM、 事・防衛分野にも高速の信号処理ユニッ Vista がリリースされますが、OS として Motorola の 3 社が提携して開発したプ トとして浸透していきます。当時、Ｇ 4 の規模が大きく CPU への負荷も大きく ロセッサです。 は Motorola が設計・製造を行っており なり評判は悪くほとんどのユーザが ましたが現在は Freescale が販権を引き Windows XP を使い続けていました。 継いでいます。 2006 年にサーバー・ワークステーシ ョン向けのデュアルコアプロセッサ "Xeon" 及び PC 向けのデュアルコアプロ セッサ "Core 2 Duo" がリリースされます。 2006 年末にはクアッドコアプロセッサ IBM 社 製 の ワ ー ク ス テ ー シ ョ ン 向 け "Xeon" 及び "Core 2 Extreme" がリリースさ CPU POWER アーキテクチャをベースに開 れます。その後、"Core 2 Quad" "Core i7" と 発 さ れ、PowerPC は 1994 年 に Apple の その後、PowerPC は IBM 社と Apple クアッドコアプロセッサがリリースされま Macintosh に搭載されて Power Macintosh との共同開発でＧ 5（PowerPC 970 シ す。CPU の 処 理 性 能 が 上 が っ た 事 に よ り として旧来の MC68K との互換性を保ちな リーズ）をリリースします。このＧ 5 Windows Vista の動作も安定してきましたが、 がらリリースされました。 で 64bit 化を実現し、浮動小数点演算 この頃、Microsoft 社の Windows 7 のアナウ は 8GFLOPS を実現しました。この時期 ンスによりユーザは Windows Vista への移 に P.A.Semi がＧ 5 の互換品をリリース 行を控え Windows XP を使い続けるように し、省電力という事でかなり話題を呼 な り ま す。Windows Vista は Windows 7 へ び ま し た が 2008 年 に P.A.Semi は のつなぎ OS となってしまいました。 Apple に買収されてしまいます。 2009 年になると 7 番目の Windows で こ の 同 時 期 2008 年 に Freescale は あ る Windows 7 が リ リ ー ス さ れ ま す。 POWER アーキテクチャをベースにした これに合わせて Intel よりメインストリ PowerPC は Intel の CISC 系 CPU とは マルチコアプロセッサ ”QorIQ” を発表 ーム向けのクアッドコアプロセッサ 異なり RISC の技術をベースに設計され し ま す。QorIQ は POWER ア ー キ テ ク "Core i5" をリリースします。更に翌年に ている為、性能の割に低消費電力でサ チャ e500 コアを複数個実装する事が可 は廉価版の "Core i3" をリリースします。 イ ズ も 小 さ い と い う 事 か ら、Power 能なプラットフォームです。P4080 プ AMD も Intel に対抗してクアッドコアプ Mac の他にゲーム機やネットワーク機 ロセッサは e500 コアを 8 個内蔵した ロセッサ "Phenom" をリリースします。 器又は組み込みシステム用の CPU ボー マルチプロセッサです。 図３ Quad Core CPU の内部ブロック Quad Core CPU Memory Memory Memory Memory Controller Memory Controller ず、当時松下社製の 3DO REAL というゲー ム機に採用されました。その後、第二世代 のＧ 2（PowerPC 603 及び 604）が Power Memory Memory Memory Memory Memory Memory Memory Memory Memory I/O Controller Memory Controller CPU Core Memory Controller CPU Core CPU Core 初代 PowerPC 601 の低価格版 PowerPC 602 は残念ながら Power Mac には採用され I/O Controller CPU Core ド等に広く使われるようになりました。 Macintosh に採用され Power Mac G2 とし 今後、CPU は更にマルチコア化が進 て市場に投入されました。1997 年になる みコアの数を増やして性能アップを実 と第三世代のＧ 3（PowerPC 75x 及び 74x） 現していくことになります。 http://www.mish.co.jp 3 CPUボード のアーキテクチャ 容量を実装する事ができます。プロセ Core i7 CPU ボード ここでは弊社にて取り扱っている VPX のマルチコア CPU ボードをピックア ップして詳しく紹介したいと思います。 図５ Xcalibur4341 のバックプレーン側接続図 ッサからは QM57 チップセットを経由 して各ペリフェラルに接続されます。 x4 Processor フ ロ ン ト 側 に は Gigabit Ethernet ポ ー x8 PCIe Switch P2 PMC1 P14 I/O に直接接続されます。バックプレーン です。 側は VITA-65 OpenVPX に準拠しており、 図４ブロック図の中央にあるのが Intel Core i7 デュアルコアプロセッサで P3 SerDes x1 Ethernet Interface x1 サイトがあり、PCIe to PCI-X ブリッジ グルボードコンピュータ ”XCalibur4341” P64S x1 また、ボード上には 2 つの PMC/XMC PCIe は XMC のシリアルファブリック x4 1x SATA HDMI(DVI) ポートが出力されています。 写真は Extreme Engineering 社製シン P1 x4 2x USB ト、 シ リ ア ル ポ ー ト、USB ポ ー ト、 を 経 由 し て PMC に 接 続 さ れ、x8 の x4 x1 Chipset XMC1 P16 I/O I2C PMC1 P14 I/O 図５の様に P1 ～ P6 コネクタにシリア 2x USB ルファブリックで出力されています。 1x DVI XMC1 P16 I/O SerDes Analog Analog P4 X12D I2C Register 8x GPIO P64S Serial Draver P5 2x RS-485/422/232 X12D P6 3x SATA I/O Serial Ethernet PCIe Gen1 す。DDR3 SDRAM は最大各 8GB までの XCalibur4341 は OpenVPX に 対 応 し ている為、シャーシは VPX 対応のシャ 図４ XCalibur4341 ブロックダイアグラム ETH Serial Mag XCVR USB ーシが必要となります。 表１は XCalibur4341 の概略仕様です。 HDMI XMC/PMC 0 NAND Flash Controller NOR Flash DDR3 ECC SDRAM IntelⓇ QM57 Chipset SATA DMI FDI SATA / USB x4 Ethernet P6 IntelⓇ CoreTMi7 Processor DDR3 ECC SDRAM x8 PCI Express Four x4 (x16) PCI Express P5 PCIe to PCI-X Bridge x4 x8 48 Lane PCIExpress Switch x8 J16 J16 J26 J25 J13 J11 J23 J21 J14 J12 J24 J22 P4 XCalibur4341 4 仕 様 プロセッサ DVI Gig E Controller MISH International Co., Ltd. 表１ XCalibur4341 仕様 NAND Flash PCI-X Gig E Controller XMC/PMC 1 P3 P2 P1 Intel Core i7 クロック（Max） 2.53GHz メモリ 16GB DDR3-1066 Flash 32MB NOR, 128GB NAND（最大） 拡張メザニン 2 PMC/XMC Ethernet GbE（フロント x1port、バッ クプレーン x4port） USB USB 2.0（ フ ロ ン ト x1port、 バックプレーン x2port） シリアルポート RS-232/485 HDMI（フロント x1port、バ グラフィックポート ックプレーン x1port） P0 SATA SATA 3.0（バックプレーン x4port） XMC PCI Express x8 Gen2 PMC PCI-X (64/32bit, 100/66MHz) フォームファクタ 6U VPX ドライバ VxWorks, Linux, QNX, INTEGRITY, Windows 環境仕様 0-50 ℃、95% 結 露 無 し、 エ アークール ※耐環境仕様あり MISH Tech Journal 2011 SUMMER 図６ HDS6600 ブロックダイアグラム Quad Core CPU ボード UARTs IPMB-A/IPMB-8 uDB-9 Temp Senecre 8bit bus IPMC Veltage Monltor Air-Conled Only 2GB・ECC FPGA DDR3 1066 DDR3 1066 Frent Panel 写 真 は Mercury Computer Systems VBAT (Backclane) Power Platform 社製マルチプロセッサボードです。 P1 Date Plane x4 x4 DDR3 1066 P2 Expansion Plane P3 Mezzanine I/O Plane P4 Mezzanine I/O Plane P5 Mezzanine I/O Plane P6 Mezzanine I/O Plane DDR-II SDRAM x16 PCIe Switch Debug Cornecter x8 PCIe2 x8 PCIe2 RS-232 USB 2.0 RTC RTC Subsystem SPI USB 1000BASE-BX - CP2 Intel GigE Controller x4 PCIe LPC 1000BASE-BX - CP1 1000BASE-T - ExtEnet2 XFMR MUX PCH Idex Peak 1000BASE-T - ExtEnet1 XFMR x16 USB USB x8 PCIe2 x8 PCIe2 SMLink1 Push Button USB 2.0 OMMC SATA GPIOs Reset セッサボードです。各 CPU には DDR3 Gen2 SerDes Gen2 SerDes CKSOS 4GB Flash アルで搭載した計 8 コアのマルチプロ Gen2 SerDes Gen2 SerDes x4 x16 PCIe2 x16 PCIe2 BIOS Flash Forest) クアッドコアプロセッサをデュ Utility Plane Contlg ROM DDR-III SDRAM Intel Quad-Core DDR3 1066 QPI (19.4 GB/s) x4 x2 x2 2GB・ECC DDR-III SDRAM DDR3 1066 DDR3 1066 Intel Quad-Core 2GB・ECC DDR-III SDRAM DDR-III SDRAM UARTs マルチ CPU として Intel Xeon (Jasper 2GB・ECC 2GB・ECC DDR-III SDRAM P0 DiscreteS P0_P1 x2 x2 RS232 LEDs DDR-III SDRAM CPLD GPIO SMBus 2GB・ECC GA[0:4] LEDs SEEPROM Management RS-232 RS-232 RJ-45 HDS6600 SDRAM を最大 6GB 搭載することが可 能で、メモリチャンネルへの帯域幅は 17GB/s を確保しています。2 つの CPU 間 は 高 速 の QPI で 接 続 さ れ て お り、 19.26GB/s の転送が可能です。チップ 図７ MultiCore Plus ソフトウェア開発環境 セットは Intel PCH Ibex Peak を搭載し Software Development ており各種ペリフェラル I/O との接続 Target Production System TATL れています。Mercury Computer の最大 SUPERVISOR の特徴はマルチプロセッシング用のソ MultiCore Debug フトウェア環境が準備されていること VMC です。 Customer Applications OpenFDK - SVE MPI ICS 3rd-Party IDE Plug-ins MultiCore Plus はマルチプロセッサ用 FPGA Driver (FDK) TimeStorm のソフトウェア開発環境で、画像処理 FPGA IP (FDK) Windows - Linux 又は信号処理の用途に最適なライブラ TCP/IP Ethernet RIO DIAGNOSTICS は各種シリアルファブリックが出力さ SYST. MGT. SVCS Eclipse Framework MultiCore MathPack OpenVPX に 準 拠 し て お り P0 ～ P6 に HIGH AVAILABILITY が可能となります。バックプレーンは OFED Extended OS VxWorks BSP RT Linux LSP リを提供しています（図７参照）。 ターゲットのマルチプロセッサハー ドウェアに対して MultiCore Plus を使用 Mercury Today Third-Party CSN Enabling Software Custorner IP することで MultiCore MathPack に含ま れる MultiCore SAL (MultiCore Scientific Algorithm Library) 科学アルゴリズムラ イブラリ又は MultiCore VSIPL (MultiCore Vector Signal Image Processing Library) ベクトル信号処理・画像処理ライブラリ 表２ HDS6600 仕様 仕 様 プロセッサ Intel Dual Quad-Core Xeon (Jasper Forest) クロック（Max） 1.73GHz を使用する事が可能になります。また、 メモリ 12GB DDR3-1066 Eclipse Framework で TATL 又 Flash 8MB BIOS SPI, 2GB NAND Ethernet GbE（フロント x1port、バックプレーン x4port） USB USB 2.0（フロント x1port、バックプレーン x2port） シリアルポート RS-232/485 SATA SATA（バックプレーン x2port） フォームファクタ 6U VPX ソフトウェア MultiCore Plus 環境仕様 -25-55℃、85% 結露無し、エアークール ※耐環境仕様あり は SUPERVISOR 等の解析ツール、MultiCore Debug でのデバッグツール、VMC のク ラスタアプリケーション用の仮想マルチ コンピュータツールを提供します。 表２に HDS6600 の概略仕様を示しま す。 http://www.mish.co.jp 5 OpenVPX ANSI/VITA 46 で 規 格 化 さ れ て い る VPX の規格は、ボード間の相互運用性が 考慮されていなかった為、複数のベンダの ボードを使ってインテグレーションしよう とすると膨大な期間と費用を費やすことに なります。この相互運用性を考慮したシス テムレベルの規格が OpenVPX です。 てワーキンググループを作ってシステム OpenVPX とは Management Plane Management Plane はヘルスモニタリン レベルの規格化を行いました。 2009 年より Mercury Computer Systems 社の主導でワーキンググループを作り規 OpenVPX は軍事・防衛分野で今最も グ、インベントリ管理、イベントログ、故障 注目されている規格です。 検出、故障分離などのプラットホームレベル 格 制 定 を 行 っ て お り、2010 年 に ANSI/ OpenVPX で は AdvancedTCA 又 は VITA 65 として規格化されました。VITA46 MicroTCA の様なテレコム向けのアーキ フレームワークを定義します。OpenVPX は、 の VPX 又は VITA 48 の VPX REDI にてボー テクチャで共通の ”Plane” でバックプレ ペイロードモジュールレベル (IPMCs) と筐体 ドレベル、バックプレーンレベルで個々の ーンの通信を定義しています。OpenVPX レベル (ChMCs) で任意のシステム管理コン 規格を確立しておりましたが、ボード間の に は ”Utility”, “Management”, “Control”, ポーネントを定義する VITA 46.11 をサポー 相互運用性については考慮されておりま “Data”, “Expansion” の 5 つ の Plane が 定 ト し ま す。OpenVPX も 同 様 で す が、VITA せんでした。OpenVPX はこの VPX 規格を 義されています。図８は 3U OpenVPX の 46.11 はホットスワップなどのテレコム特有 システムレベルで規格化し、異なる COTS バックプレーンの構成を示しています。 の 機 能 を 取 り 除 い て AdvancedTCA や タスクのためにハードウェアとソフトウェア ボードベンダ間のシステム構築を容易に する為に規格化されたものです。 Utility plane 表３ VITA 46 のオプショナル・マトリックス VITA 46.0 46.1 VME 46.3 RapidlO 46.4 PCIe 46.6 Ethernet 46.7 10GE 46.9 46.10 I/O RTM 46.11 Sys.Mgt. Fiber 66 67 P0 P2 P2 P0 P5,6 P6 RF 3U P2 P1 P1 P1 P1 P1,2 P2*,3,4,5 P1 P1 P4 P1 P3,4,5,6 MicroTCA の仕様を盛り込んでいます。 6U Management Plane Control Plane Data Plane Expansion Plane Utility plane はシステム内の電源、クロッ Control Plane ク、リセットの接続を定義します。OpenVPX Control Plane はトラフィックをコントロ は、Utility Plane でシステム内のリセット要 ールする為、システムレベルで通信経路を 件を明確化し、COTS ボードとシャーシの電 定義します。OpenVPX は、Control Plane に 源プロファイルを定義することによって相互 1000BASE-BX SERDES GbE プロトコルを使用 運用性をサポートします。リセット要件の明 することにフォーカスしました。これはピ 確化と電源プロファイルの定義はシステム相 ン数が限られた 3U シャーシには特に有益で 互運用の為には基本的な要件です。 す。SERDES ベースの GbE プロトコルがピ User I/O 表 ３ の よ う に VITA 46 VPX 規 格 に は 様々なオプションが準備されており、そ 図８ 3U OpenVPX のバックプレーン構成 Slot 1 Slot 2 VPX VPX Integrated Payload 1 Switch Power Reset Clocks れが COTS ボードベンダ間で異なる為互 換性をとるのが非常に困難な状況があり A B 空宇宙などの堅牢性（Ruggedized）及 た規格であり、ボード、バックプレーン、 スイッチファブリック I/O の全てに於い て、次の世代への可能性を備えた規格で C A J30 B x4 J40 Slot 6 VPX Payload 5 J50 J60 B x4 A A I/O via RTM SerDes GigE J21 I/O via RTM x1 SerDes GigE J31 I/O via RTM x1 SerDes GigE J41 I/O via RTM x1 SerDes GigE J51 B x4 I/O via RTM x1 SerDes GigE J61 A I/O via RTM x1 SerDes GigE J71 I/O via RTM I/O via RTM I/O via RTM I/O via RTM I/O via RTM I/O via RTM I/O via RTM J12 J22 J32 J42 J52 J62 J72 あると言えます。但し、異なる COTS ベ ンダによるそれぞれの思惑による実装は マーケットの要求にミートする事ができ ませんでした。そこで、各ベンダを集め 6 MISH International Co., Ltd. Control Plane J70 Data Plane Expansion Plane A x4 x1 Slot 7 VPX Payload 6 Leaf Node A x4 I/O via RTM J11 Slot 5 VPX Payload 4 Leaf Node Management Plane J20 x4 Slot 4 VPX Payload 3 Utility Plane 12C J10 ます。VPX の技術は軍事・防衛または航 び高性能が要求される用途で非常に優れ Slot 3 VPX Payload 2 Leaf Node x4 Fat Pipe (FP) x1 Ultra Thin Pipe (UTP) MISH Tech Journal 2011 SUMMER ンカウントを半分に抑えて、ボード上のノ 計のためのシャーシとモジュールの電源 イン表があります。全てのピンの位置 イズを低減することが可能となります。 及び温度プロファイルを定義しています。 と用途は明確に定義されています。こ Data Plane Slot Profile れはユーザ定義のピンスペース領域も 含んでおり、システム設計者が固有の Data Plane はシステム内ピア間のデータ 図９-１、９-２はマルチプレーン・ペ 転送の為、スイッチドファブリックに基づく イロード及びスイッチ・モジュールの 高スループット機構を提供します。これは、 為の 6U Slot Profile の一例です。 ボード間でコミュニケーションできるよう、 分配アーキテクチャを使用するかまたは中央 にスイッチを置いてルーティングすることに よって達成できます。高速シリアルファブリ をサポートするために帯域幅と下位互換のデ Utility Plane SE P0/J0 S E User Defined Utility Plane S E Diff P1/ J1 Diff P2/ J2 Key Key S E Expansion Plane 意図したデータ転送のために高スループ ット機構を提供します。Expansion Plane はコプロセッサへのデータ移動、またはセ Module Profile では OpenVPX 仕様は 広範囲なアプリケーション要求に対応 Data Plane 4 Fat pipes User Defined S E Diff P3/ J3 Diff P4/ J4 S E Diff P5/ J5 S E Diff P6/ J6 S E User Defined Utility Plane Expansion Plane - 32 pairs する為、様々なスイッチファブリック オプションを可能にします。 SE P0/J0 Utility Plane S E User Defined Diff P1/ J1 表４はスイッチファブリックオプシ Control Plane 2 Ultra Thin pipes ョンを含む 6U Module Profile の一例で す。様々なファブリックとボーレート Diff P2/ J2 がアプリケーション要求に適合します。 Key Key の特定のエンティティ間のデータ共有を Module Profile 図９-２ 6U スイッチスロット・プロファイル SLT6-SWH-20U19F-10.4.1（右） ータスループットを提供します。 Expansion Plane は、システム内の 2 つ プレーンの開発の実装を提供できます。 図９-１ 6U ペイロードスロットプロファイル SLT6-PAY-4F1Q2U2T-10.2.1（左） ッ ク Data Plane の 規 格 化 に、OpenVPX は、 現在のものと将来のアプリケーションの両方 ターゲットアプリケーションとバック User Defined S E Diff P3/ J3 S E Diff P4/ J4 S E Diff P5/ J5 S E Diff P6/ J6 User Defined Control Plane 2 Ultra-Thin pipes Control Plane 2 Thin pipes User Defined Control Plane 2 Thin pipes Key Backplane Profile Data Plane 19 Fat pipes Slot Profile 及 び Module Profile が 決 ま っ たら、Backplane Profile のソリューションを 選択する必要があります。通常は設計者は、 アプリケーションに必要なスロット数又は Key サイズ、重量、電源及び性能要求をベース ンサインタフェース・モジュールからプロ セッサ・モジュールへのデータ移動と同様 各 Pipe は差動ペアで Plane にアサイ にシャーシトポロジを選択します。図 10 は のオフロードエンジンの様な機能を実装 ンされています。ここでは記載しませ 6U OpenVPX で規定されている Slot Profile する為の標準メカニズムを提供します。 んが、OpenVPX 仕様書には全てのスロ 及び Backplane Profile を使って設計した 6U ットプロファイルコネクタのピンアサ OpenVPX のシャーシトポロジの一例です。 容易なインテグレーション OpenVPX でバックプレーンのピンアウト 図 10 16 スロット 6U マルチプレーン・バックプレーン・プロファイル （BKP6-CEN16-11.2.2-n）のトポロジ Payload Slots Switch/Manegment Payload Slots を標準化するまでは VPX システムを構築す Slot numbers are logical, physical slot nubers may be different る 事 は 膨 大 な 費 用 と 労 力 が 必 要 で し た。 VPX 1 VPX 2 VPX 3 VPX 4 VPX 5 VPX 6 VPX 7 VPX 8 VPX 9 VPX 10 VPX 11 VPX 12 VPX 13 VPX 14 VPX 15 VPX 16 Expansion Plane (DFP = 8 lanes) Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Expan Plane Data Plane (FP = 4 lanes) Data Plane Data Plane Data Plane Data Plane Data Plane Data Plane Data Plane Data Switch Data Switch Data Plane Data Plane Data Plane Data Plane Data Plane Data Plane Data Plane Control Plane Control Plane Control Plane Control Plane Control Plane Control Plane Control Plane Control Switch Control Switch Control Plane Control Plane Control Plane Control Plane Control Plane Control Plane Control Plane IPMC IPMC IPMC IPMC IPMC IPMC IPMC ChMC ChMC IPMC IPMC IPMC IPMC IPMC IPMC IPMC OpenVPX で定義するスロット、モジュール、 バックプレーンのプロファイルはシステムイ ンテグレーションを容易にします。OpenVPX はバックプレーンから見た場合の物理ロケー ション及びプレーンの論理定義として Slot Profile を 定 義 し て い ま す。 ま た、Module Profile はプロトコルの要件を定義します。 Control Plane (UTP = 1 lanes) Management Plane (IPMB) 更にシステムの柔軟性を適用する為に OpenVPX は Module Profile に い く つ か の ” User Defined I/O” を 定 義 し ま し た。Module Profile でコネクタ上の ”User Defined I/O” の 位置を設定している事で、モジュールベンダ 側でその I/O の配置を決めることができます。 しかしながら、システムで外部 I/O にアクセ スするには RTM(Rear Transition Module) を使 うか、モジュール自身のフロントパネル I/O を使います。よって、I/O ピンアウトを指定 できる事の利点はごく僅かです。 OpenVPX は Backplane Profile で基本設 表４ 6U Module Profile の例 Profile Name Data Plane 4 FP DP01 DP02 DP03 DP04 MOD6-PAY-4F1Q2U2T-12.2.1-1 MOD6-PAY-4F1Q2U2T-12.2.1-2 MOD6-PAY-4F1Q2U2T-12.2.1-3 MOD6-PAY-4F1Q2U2T-12.2.1-4 MOD6-PAY-4F1Q2U2T-5 MOD6-PAY-4F1Q2U2T-12.2.1-6 MOD6-PAY-4F1Q2U2T-12.2.1-7 MOD6-PAY-4F1Q2U2T-12.2.1-8 MOD6-PAY-4F1Q2U2T-12.2.1-9 MOD6-PAY-4F1Q2U2T-12.2.1-10 MOD6-PAY-4F1Q2U2T-12.2.1-11 MOD6-PAY-4F1Q2U2T-12.2.1-12 SRIO 1.3 at 3.125 Gband per Section 5.2 SRIO 1.3 at 3.125 Gband per Section 5.2 PCle Gen 1 per Section 5.3 PCle Gen 2 per Section 5.3 10GBASE-BX4 per Section 5.1.4 10GBASE-BX4 per Section 5.1.4 10GBASE-BX4 per Section 5.1.5 10GBASE-BX4 per Section 5.1.5 SRIO 2.0 at 5.0 Gband per Section 5.2 SRIO 2.0 at 6.25 Gband per Section 5.2 SRIO 2.0 at 5.0 Gband per Section 5.2 SRIO 2.0 at 6.25 Gband per Section 5.2 Expansion Plane Control Plane 2 UTPs Control Plane 2 TPs CPutp01 CPutp02 CPtp01 CPtp02 PCle Gen 1 per Section 5.3 PCle Gen 2 per Section 5.3 PCle Gen 1 per Section 5.3 PCle Gen 2 per Section 5.3 PCle Gen 1 per Section 5.3 PCle Gen 2 per Section 5.3 1000BASE-BX per 1000BASE-T per Section 5.1.1 Section 5.1.3 PCle Gen 1 per Section 5.3 PCle Gen 2 per Section 5.3 PCle Gen 2 per Section 5.3 PCle Gen 2 per Section 5.3 PCle Gen 2 per Section 5.3 PCle Gen 2 per Section 5.3 http://www.mish.co.jp 7 GPU 近年、グラフィック・アクセラレータ が進化した GPU が高性能な演算処理 プロセッサとして PC 市場に流通して います。エンベディッドマーケットも 同様に GPU を搭載した信号処理・画 像処理プロセッサボードがリリースさ れてきました。ここでは、その GPU に関して説明します。 GPU とは NVIDIA GeForce GTX 580 GPC（Graphics Processor Cluster）ブロッ GTX 580 は NVIDIA 社製のハイエンド クに分かれています。更にこの GPC 内に ブ ロ ッ ク 図 を 見 る と、 内 部 は 4 基 の 市場向け GPU です。CUDA プロセッサ は 4 基の SM（Streaming Multi-Processor） コアを 512 基搭載し、プロセッサクロ が 内 蔵 さ れ、 更 に 各 SM 内 に 32 基 の ッ ク は 1544MHz で 動 作 し ま す。 図 11 CUDA プロセッサコアが実装されている に GTX 580 の内部ブロック図を示します。 のがわかります。合計で 512 基の CUDA 表５ GTX 580 概略仕様 仕 様 GPU と は Graphics Processing Unit の略で、コンピュータの画像表示機能 を行うグラフィック・アクセラレータ から発展した画像処理や演算処理を行 うプロセッサの事です。 3 Ｄゲームやマルチメディア機能の CUDA プロセッサコア 512 コアクロック 1544MHz メモリ容量 1536MB GDDR5 メモリクロック 2004MHz メモリインターフェイス幅 384bit テクスチャユニット数 64 図 11 GTX 580 内部ブロックダイアグラム 普及に伴って、グラフィック・アクセ Host Interface GigaThread Engine ラレータメーカはレンダリングやシェ が担当していた座標変換とライティン グ（光源計算）をグラフィック・アク GPC Raster Engine Memory Controller っ て 開 発 し、2000 年 以 降 に 従 来 CPU GPC SM SM SM Raster Engine SM SM SM SM SM Memory Controller ーディングといった描画処理機能を競 セラレータに取り込んだ事から GPU と 呼ばれるようになりました。 きる事で CPU の 10 倍以上の浮動小数 点演算が可能です。GPU の処理性能の Polymorph Engine Polymorph Engine Polymorph Engine Memory Controller 載されており、それらを並列に処理で Polymorph Engine Polymorph Engine Polymorph Engine Polymorph Engine Polymorph Engine Polymorph Engine Polymorph Engine Polymorph Engine Memory Controller GPU には複数のプロセッサが多数搭 L2 Cache Polymorph Engine Polymorph Engine Polymorph Engine Polymorph Engine Polymorph Engine どで広く使われるようになりました。 GPU の 2 大 メ ー カ は NVIDIA 社 及 び AMD 社（旧 ATI Technologies 社）です。 ここでこの 2 社の製品をピックアップ して説明します。 8 MISH International Co., Ltd. SM SM SM SM SM Raster Engine GPC SM SM Raster Engine GPC SM Memory Controller の演算処理コンピュータが研究機関な Memory Controller 高さから、最近は GPU を使用した汎用 MISH Tech Journal 2011 SUMMER プロセッサコアを使う事ができます。 図 12 Streaming Multi-Processor の内部ブロック 表５は GTX 580 の概略仕様です。 SM NVIDIA 社 の GeForce シ リ ー ズ は GPU の開発環境として CUDA（Compute Unified Device Architecture）を提供し CUDA Core ており、GPU の性能を最大限に利用す Operand Collector ることができます。 FP Unit 現在、CUDA はイメージや画像処理、 Dispatch Port INT Unit Instruction Cache Warp Scheduler Warp Scheduler Warp Scheduler Warp Scheduler Dispatch Unit Dispatch Unit Dispatch Unit Dispatch Unit Register File(32,768 x 32bit) Core Core Core Core Register File(32,768 x 32bit) Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core Core SFU Core Core Core Core 計算処理を行う生物学や化学、流体シ Core Core Core Core ミュレーション、CT 画像処理、地質調 Core Core Core Core Core Core Core Core Result Queue SM Instruction Cache SFU SFU 査など、幅広い分野で使用されています。 SFU SFU Core Core Core Core Core Core Core Core SFU SFU Core Core Core Core SFU Interconnect Network Interconnect Network 64KB Shared Memory / L1 Cache 64KB Shared Memory / L1 Cache Uniform Cache tex tex Uniform Cache tex tex tex tex Texture Cache PolyMorph Engine Vertex Fetch Trssellator Attribute Setup tex tex Texture Cache PolyMorph Engine Viewport Transform Vertex Fetch Stream Output Trssellator Attribute Setup Viewport Transform Stream Output 図 13 AMD Radeon HD6800 内部ブロック AMD Radeon HD6870 Radeon HD6870 は AMD 社製の GPU です。 図の様に AMD のアーキテクチャは SIMD（Single Instruction Multiple Data） エンジンを実装しており、HD6870 では この中に 1120 基の Stream Processor を 内蔵しています。演算性能は 2.0TFLOPS で、メモリは NVIDIA 同様 GDDR5 を採 用しています。 以下に概略仕様を示します。 AMD 社は Radeon GPU の開発環境と して「ATI Stream」を提供しています。 ATI Stream は GPU ハ ー ド ウ ェ ア 上 に CAL（Compute Abstraction Layer）とい うレイヤを配置して C 言語ベースの高 級言語「Brook ＋」を用いて GPU 用の 表６ Radeon HD6870 仕様 プログラムを開発することができます。 こ の 様 に、HPC（High Performance Computing）の領域で GPU は CPU に代 わるマルチコア・プロセッサとしてなく てはならない存在となってきています。 仕 様 Stream プロセッサコア 1120 コアクロック 900MHz メモリ容量 1GB GDDR5 メモリクロック 4.2GHz メモリインターフェイス幅 256bit http://www.mish.co.jp 9 CPU ボード新製品 新 製品 今回は CPU ボードの新製品をピックアップしてご紹介します。 ■ Extreme Engineering Solutions 社製 XCalibur4440 ■ Mercury Computer Systems 社製 HCD6410 ■ Pentek 社製 Model53690 XCalibur4440 Extreme Engineering Solutions 社製 XCalibur4440 は最新の Intel Core i7 プロセッサを搭載した OpenVPX の高性能 CPU ボードです。 Intel の Sandy Bridge マイクロアーキテクチャを採用した Core i7 は 32nm の半導体プロセスにより低消費電力を実現 しています。このデュアルコアプロセッサに各 8GB（最大） の DDR3 SDRAM を搭載する事ができます。 ブ ロ ッ ク 図 の 通 り、 内 部 構 成 は CPU が Core i7(Sandy Bridge) に変更されたこと以外は前述の XCalibur4341 とほぼ 図 14 XCalibur4440 のブロックダイアグラム 同等です。ボード上には各種 I/O モジュールを拡張できる XMC/PMC サイトを 2ch 用意しています。オンボードのイン ターフェイスとしては標準的な Ethernet、USB2.0、DVI-D ポ ETH Serial Mag XCVR USB HDMI XMC / PMC 0 NAND Flash Controller NOR Flash ートが装備されています。OS は VxWorks、Linux をサポート しており、その他 Windows や QNX も対応可能です。 IntelⓇ QM57 Chipset フォームファクタは 6U OpenVPX（VITA 65）に対応していま DDR3 ECC SDRAM SATA DMI FDI DDR3 ECC SDRAM IntelⓇ Core™i7 Gig E Controller 防衛分野、産業機器や医療分野など幅広い分野の高速信号処理 SATA / USB Gig E Controller Four x4 (x16) PCI Express x8 PCI Express PCI-X Etherner ルとコンダクションクールタイプを用意しており、航空宇宙や NAND Flash DVI すのでバックプレーン上のシリアルファブリックで高速通信が 可能です。コマーシャル版の他に耐環境仕様としてエアークー XMC / PMC 1 x4 PCIe to PCI-X Bridge x8 48 Lane PCI-Express Switch J16 J15 J26 J25 J13 J11 J23 J21 J14 J12 J24 J22 システムのメインプロセッサとして使用する事ができます。 表７に XCalibur4440 の仕様を記載します。 P6 P5 P4 P3 P2 P1 P0 表７ XCalibur4440 仕様 仕 様 仕 様 プロセッサ Intel Core i7 Sandy Bridge SATA SATA 3.0（バックプレーン x4port） クロック（Max） 2.1GHz XMC PCI Express x8 Gen2 メモリ 16GB DDR3-1066 SDRAM PMC PCI-X (64/32bit, 100/66MHz) Flash 32MB NOR, 128GB NAND（最大） フォームファクタ 6U VPX 拡張メザニン 2 PMC/XMC ドライバ VxWorks, Linux, QNX, INTEGRITY, Windows Ethernet GbE（フロント x1port、バックプレーン x4port） 環境仕様 0 ～ +55℃、0 ～ 95% 結露無し、エアクール（300LFM） USB USB 2.0（フロント x1port、バックプレーン x2port） 耐環境仕様（Level 3） -40 ～ +70℃、0 ～ 95% 結露無し、エアクール（600LFM） シリアルポート RS-232/485 耐環境仕様（Level 5） -40 ～ +85℃、0 ～ 95% 結露無し、コンダクションクール グラフィックポート HDMI（フロント x1port、バックプレーン x1port） HDC6410 Mercury Computer Systems 社 製 HDC6410 は Freescale 社 製の PowerPC”MPC8640D” デュアルコアプロセッサを４個搭 載した OpenVPX の高性能マルチプロセッサ CPU ボードです。 Freescale の MPC8640D は AltiVec 128bit SIMD（Single Instruction Multiple Data）エンジンを搭載した e600 コアをデュア ルで実装しており、高性能の信号処理及び画像処理を可能にしま す。HCD6410 はこのプロセッサを４個搭載し、合計８個の e600 PowerPC コアを実装している事で高性能のマルチプロセッシング 処理を実現しています。図 15 に HCD6410 のプロック図を示します。 MPC8640D プロセッサは Serial Rapid IO クロスバースイッ チで接続され、高速にプロセッサ間のデータ転送を可能にし ます。また、XMC サイトが１基準備されていますので I/O モ 10 MISH International Co., Ltd. ジュールを搭載する事ができ、PCIe 経由でプロセッサにデー タを受け渡すことができます。 表８は HCD6410 の概略仕様です。 2011 年夏の新製品 表８ HCD6410 概略仕様 図 15 HCD6410 のブロックダイアグラム Serial 1GB DDR2 1GB DDR2 128 MB Flash 1GB DDR2 I2C 864xD Dual-Core PPC 128 MB Flash GigE System Management Block GigE Ethernet Switch 128 MB Flash 1GB DDR2 GigE 1GB DDR2 864xD Dual-Core PPC 3x GigE プロセッサ 1GB DDR2 864xD Dual-Core PPC GigE GigE 864xD Dual-Core PPC 仕 様 RJ45 RTC 1GB DDR2 128 MB Flash 1GB DDR2 x8 PCIe x4 SRIO XMC Site x4 SRIO x4 PCIe x4 SRIO Serial RapidIO Crossbar x4 SRIO 4 - x4 SRIO x4 PCIe I2C x8 PCIe Freescale MPC8640D x4 クロック（Max） 1.06GHz メモリ 8GB DDR2 SDRAM（各プロセッサノードに対して 2GB 最大） Flash 512MB（各プロセッサノードに対して 128MB） 拡張メザニン 1 XMC Ethernet GbE（フロント x1port） シリアルポート RS-232/422/485（バックプレーン） XMC PCI Express x8（VITA 42.3） フォームファクタ 6U OpenVPX ソフトウェア VxWorks、Linux サポート 環境仕様 0 ～ +55℃、0 ～ 95% 結露無し、エアクール（300LFM） Model 53690 Pentek 社製 Model53690 は L-Band RF チューナと 200MHz AD&FPGA を搭載した 3U VPX モジュールです。 フロントエンドに 925MHz ～ 2175MHz の L-Band 信号を 受 信 可 能 な RF チ ュ ー ナ が 実 装 さ れ て お り、I/Q 分 離 の 後 16bit@200MHz の A/D コンバータで 16bit のデジタル信号に 変換します。その後段には Xilinx Virtex-6 FPGA が搭載されて おり、高速の信号処理を実行する事が可能です。 VPX バックプレーンには 4X の Fat Pipe で P1 の Data Plane に ア サ イ ン さ れ て い ま す。 ま た、P2 Expantion Plane に は 表に概略仕様 FPGA から LVDS 差動でユーザ I/O がアサインされています。 を示します。 弊社ではこれらＣＰＵボードを組み 合わせた受託開発も承っておりま す。ソフトウェア開発及びハードウ ェアの設計開発も可能ですのでお 気軽にご相談ください。 図 16 Model 53690 ブロックダイアグラム Ref In RF In Ref Out GC MAX2112 Samole CIk / Reference CIk In Trigger 1 TTL Gate / Trig TTL Sync / PPS Sample CIk Ref In Gate A Gate B Sync / PPS A Sync / PPS B Timing Bus Ref TIMING GENERATOR I Option 100 A/D Clock/Sync Q 200 MHz 16-BIT A/D Clock / Sync / Gate / PPS 12-BIT D/A Control 200 MHz 16-BIT A/D 16 16 ◤ 展示会情報 ◥ 2 I2C VIRTEX-6 FPGA VCXO LX130T, LX240T, LX365T, SX315T or SX475T LVDS 16 QDRII+ SRAM 8 MB 16 16 16 QDRII+ SRAM 8 MB 16 QDRII+ SRAM 8 MB 16 16 QDRII+ option 150 QDRII+ option 160 DDR3 option 155 DDR3 option 165 DDR3 SDRAM 512 MB DDR3 SDRAM 512 MB Memory Banks 1 & 2 DDR3 SDRAM 512 MB 16 16 QDRII+ SRAM 8 MB 40 Config FLASH 64 MB Option -104 FPGA I/O 8X 4X 4X 4X 4X 4X Gbit Gbit Gbit Serial Serial Serial VPX-P2 VPX BACKPLANE VPX-P1 2011 年５月 ESEC 組込みシステム開発技術展 （東京ビッグサイト） http://www.esec.jp x8 PCIe CROSSBAR SWITCH DDR3 SDRAM 512 MB Memory Banks 3 & 4 Gigabit Serial I/O GTX GTX GTX 4X Gbit Serial 2011 年７月 WTP ワイヤレス・テクノロジー・ パーク（パシフィコ横浜） http://www.wt-park.com 表９ Model53690 仕様 仕 様 RF チューナ L-Band 625MHz ～ 2175MHz（MAX2112） ADC 16bit, 200MHz（ADS5485） FPGA Xilinx Virtex-6 XC6VLX130T（Default） メモリオプション 8MB QDRII+SRAM 又は 512MB DDR3 SDRAM Flash 64MB PCI Express x8（Gen1）又は x4（Gen2） フォームファクタ 3U VPX ソフトウェア VxWorks、Linux サポート 環境仕様 0 ～ +55℃、0 ～ 95% 結露無し、エアクール 耐環境仕様（オプション） -40 ～ +70℃、コンダクションクール 2011 年 11 月 Embeded Technology （パシフィコ横浜） http://www.jasa.or.jp/et/ET2011 おわりに テックジャーナルでは、これからも出 来る限りお客様に有意義な情報を提供 していきたいと思います。今後ともど うぞよろしくお願いいたします。 http://www.mish.co.jp 11 ☞ 『ミッシュ・テックジャーナル』次回発行をお楽しみに！ Trigger 2 XTAL OSC 受託開発 Fast, Flexible, and Customer-Focused Embedded Solutions! MISH TECH JOURNAL （ミッシュ ・テックジャーナル）は、最新の情報をいち早くお届けする技術情報誌です。 2011 Summer Vol. Powered by 5 http://www.mish.co.jp CONTENTS CPUの歴史 P.2 CPUとWindows マルチコアプロセッサ PowerPC CPUボードのアーキテクチャ P.4 Intel Core i7 CPUボード Quad Core CPU ボード OpenVPX P.6 OpenVPXとは 容易なインテグレーション エンベデッド・コンピューティング・ソリューション OpenVPX エンベデッド・コンピューティング・ソリューション GPU by Extreme Engineering Solutions P.8 GPUとは NVIDIA GeForce GTX 580 AMD Radeon HD6870 CPUボード新製品 P.10 Extreme Engineering Solutions社製 Xcalibur4440 Mercury Computer Systems社製 HCD6410 Pentek社製 Model53690 ANSI/VITA 65でOpenVPXが規格化されたことによって、VPXシステムのインテグレーションは劇的に改善されます。今まで、VPXシステムは複数ベ ンダ間での相互運用性（互換性） を確立するのが困難でしたが、 これからはスムーズなインテグレーションが可能になります。 Extreme Engineering Solutions（X-ES）社は2002年にアメリカのWisconsin州Middletonにて設立されたシングルボードコンピュータ・周辺装置 及びソフトウェアのエンジニアリング・カンパニーです。元々はエンベデッド・コンピュータ業界で長年の経験を持った人材が集まって設立したプ ライベートカンパニーですが、現在はエンベディッド業界のマーケットリーダーとして急成長しています。X-ESはOpenVPXのソリューションを提供 するEmbedded Computingのエキスパートとして、航空宇宙や防衛、産業機器や医療などの幅広い分野に最適なソリューションをご提案します。 ’ 11夏号特集 マルチコアプロセッサ マルチコアプロセッサとOpenVPX 企画・編集・発行／株式会社ミ ッシュインターナショナル 〒190−0004 東京都立川市柏町4−56−1 園部ビル TEL：042−538−7650 FAX：042−534−1610 Email：[email protected]
© Copyright 2024 ExpyDoc
