DesignWare IP シノプシスは、システムオンチップ（SoC）向けの高品質 かつシリコン実証済み IP のリーディング・プロバイダです。 シノプシスの多岐にわたるDesignWare IP 群は、コント ローラIP/PHY/次世代検証用 IPからなる完全なインター フェイスIP、アナログ IP、組込みメモリー、ロジック・ライ ブラリ、プロセッサ・コアとそのサブシステムで構成されて います。 プロトタイピング、 ソフトウェア開発、 IP統合の迅速化を支援 するため、 シノプシスはIP Prototyping Kit、IPソフトウェア 開発キット、IP サブシステムを柱とするIP Accelerated イニシャティブを通じ、IPを短期間でSoCに統合していた だけるよう支援しています。 シノプシスは高品質な IP 、包括的な技術サポート、確実な IP 開発メソドロジに大規模な投資を行っており、設計者は 統合リスクを最小化して最終製品の市場投入までにかかる 期間を短縮することができます。 www.synopsys.com/designware Broad IP Portfolio Interface IP Process Technologies USB 65nm USB 3.1 55nm 40/45nm 28nm 20nm Controllers/Features 14/16nm FinFET Contact Synopsys for availability Verification IP Device + test suites USB 3.0 DRD, Device, Host / OTG, SSIC, HSIC + test suites USB 2.0 Device, Host, HSIC, OTG + test suites SSIC Option for USB 3.0 Device and Host + test suites Process Technologies PCI Express 65nm 55nm 40/45nm 28nm 20nm Controllers 14/16nm FinFET Contact Synopsys for availability Configurations Verification IP Endpoint, Root Port, Dual Mode, Switch x1, x2, x4, x8, x16 PCIe 3.1 Endpoint, Root Port, Dual Mode, Switch x1, x2, x4, x8, x16 + test suites PCIe 2.1 Endpoint, Root Port, Dual Mode, Switch x1, x2, x4, x8, x16 + test suites PCIe 1.1 Endpoint, Root Port, Dual Mode, Switch x1, x2, x4, x8, x16 + test suites M-PCIe Endpoint, Root Port, Dual Mode, Switch x1, x2, x4, x8, x16 PCIe 4.0 Process Technologies DDR 65nm 55nm 65nm 55nm 40/45nm 28nm 20nm 14/16nm FinFET Controllers Verification IP 14/16nm FinFET Controllers Verification IP LPDDR4 LPDDR3 LPDDR2 DDR4 DDR3 DDR2 Process Technologies MIPI 40/45nm 28nm 20nm M-PHY DigRF v4 DigRF 3G D-PHY + test suites CSI-2 + test suites DSI UniPro UFS Process Technologies HDMI 65nm 55nm 40/45nm 28nm 20nm 14/16nm FinFET Controllers Verification IP 14/16nm FinFET Controllers Verification IP HDMI 2.0 HDMI 1.4 HDMI 1.3 MHL Process Technologies SATA 65nm 55nm 40/45nm 28nm 20nm SATA v3.2 Host, Device SATA v2.0 Host, Device 2 DesignWare IP Brochure Process Technologies Ethernet 65nm 55nm 40/45nm 28nm 20nm 14/16nm FinFET PCS Controllers Verification IP XAUI, RXAUI/Double XAUI (6.25G) + test suites 10GBASE-KR, 10GBASE-KX4, 1000BASE-KX, Energy Efficient Ethernet + test suites 40GBASE-KR4, 40GBASE-CR4, XLAUI + test suites CAUI + test suites SGMII + test suites QSGMII + test suites XFI, SFI + test suites GMII/MII, RGMII, RTBI, TBI, SMII, RMII, RevMII, XGMII, XLGMII + test suites IEEE 802.3, IEEE 1588-2008, IEEE 802.1Q (VLAN, AVB, DCB), MAC/RS functions + test suites Additional Enterprise Protocols OIF CEI-6G/11G CPRI, OBSI, JESD204 A/B SRIO AMBA Synthesizable IP Verification IP ARM® AMBA® 4 AXI™ + test suites AMBA 3 AXI AMBA 2 AMBA AXI3™ AHB™ AMBA APB™ SD/MMC Controllers Verification IP MMC/eMMC SD SDIO CE-ATA Logic Libraries and Embedded Memories Process Technologies Logic Libraries 65nm 55nm 65nm 55nm 40/45nm 28nm 20nm 14/16nm FinFET HD Library, HS Library HD Multi-channel, HS Multi-channel HD POK, HS POK UHD Library, UHD POK UHD Multi-channel HPC Design Kit Process Technologies Embedded Memories 40/45nm 28nm 20nm 14/16nm FinFET HD Single Port SRAM, HD Dual Port SRAM HD 1P RF, HD 2P RF HD ROM HS Single Port SRAM HS Dual Port SRAM HS 1P RF (Cache) HS Asynchronous 2-Port Register File UHD 16Mb Single Port SRAM UHD 2P RF Embedded Test and Repair STAR Memory System and STAR Hierarchical System DesignWare IP Brochure 3 Non-Volatile Memory Process Technologies 250nm 180nm 130nm 90nm 65nm 55nm Bits 40nm Endurance (Write cycles) Temp Range 16 to 512k Commercial, industrial, automotive 1,000 Multiple-Time Programmable (MTP) EEPROM 128 to 8k Commercial, industrial, automotive 100,000 to 1,000,000 MTP Ultra Low-PowerNVM 128 to 1k Commercial 100,000 64 to 2k Commercial, industrial, automotive 10,000 Medium Density NVM Few-Time Programmable Trim NVM Analog IP Data Converters Process Technologies 180nm 130nm 90nm 65nm 40nm Bits 28nm Channel Configuration MSPS >100 MHz ADCs 10, 12 110 to 320 Single, Dual 40-100 MHz ADCs 10, 12 40 to 100 Single, Dual 4-40 MHz ADCs 8, 10, 12 5 to 25 Single, Dual <4 MHz ADCs 10, 12, 16 1 to 2 Single Communications DACs 10, 12 80 to 600 Single, Dual Auxiliary DACs 8, 11, 12 20 Single 10 170 to 300 1 to 6 Video DACs Audio Analog Codecs Process Technologies 180nm 130nm 90nm 65nm 55nm 40nm Bits 28nm Baseline Audio Analog Codecs Advanced Audio Analog Codecs Premium Audio Analog Codecs Dynamic Range Sampling Rate 16, 24 73 to 96dB 8 to 192kHz 24 96dB 8 to 192kHz 24 96dB 8 to 192kHz Processor IP ARC 32-bit Processors Max CCM* Size (I&D Each) Cache Size (I&D Each) HS34 16MB HS36 16MB 64K HS38 16MB 64K 710D 512KB 725D 512KB 64K 770D 512KB 64K 610D 512KB 625D 512KB EM4 2MB EM6 2MB EM5D 2MB EM7D 2MB EM SEP AS211SFX AS221BD (dual-core) MMU DSP Floating Point Trace MPU Dual MAC 32K 32K 32K 2MB 512KB 32K 512KB ea core 32K ea core IP Subsystems IP Subsystems Supported Processors Sensor & Control IP Subsystem EM4, EM5D, EM6, EM7D SPI, I2C, UART, ADC I/F, APB I/F, GPIO DSP library, peripheral I/O drivers (bare metal) AS211SFX, AS221BD I2S, S/PDIF, Analog Codec I/F, Reset, Clock Management Multi-core Media Framework, MM MQX Audio Post-processing S/W SoundWave Audio Subsystem Interface IP Subsystems IP Protocol-Specific Subsystems Supported Protocols USB, PCIe, DDR, Ethernet, HDMI, MIPI Hardware Accelerators Multiprotocol Support Integrated Peripherals Integrated Logic AMBA or Native Bus, Clock Management, Reset, DMA, Interrupts, Memory, Power Management, Debug & Test Logic Included Software Included Scripts Configuration Scripts, Test Environment, Test Scripts, Implementation Scripts * CCM = クローズリー・カップルド・メモリー シノプシスは、Dongbu、富士通、GlobalFoundries、Huali、IBM、MagnaChip、Samsung、SMIC（Semiconductor Manufacturing International Corporation）、SilTera、TSMC（Taiwan Semiconductor Manufacturing Company）、TowerJazz、UMC（United Microelectronics Corporation）など大手ファウンドリ各社と幅広く協業を展開するとともに、Common Platformもサポートしています 4 DesignWare IP Brochure IP Accelerated イニシャティブ IP Accelerated イニシャティブは、シノプシスの多岐に わたるシリコン実証済みDesignWare IPを補完するもの ハードウェア設 計 者の方は、IP Prototyping Kit が 提 供 する変更の容易なバリデーション済み IP コンフィギュレー ションを使用して、開発対象のシステムに最適なデザイン・ として IP Prototyping Kit、IP ソフトウェア開発キット、 トレードオフを実施できます。 IPサブシステムを提供することにより、プロトタイピング、 現在、DesignWare IP Prototyping Kit は下記のプロト ソフトウェア開発、 SoC への IP 統合の迅 速化を支援 します。 DesignWare IP Prototyping Kit に は、HAPS-DX プロトタイピング・システムに事前実装した実証済み IP リファレンス・デザインと、リファレンス・ドライバを含む Linux® OS ベース・ソフトウェア開発プラットフォーム が用意されています。 コル向けに提供されています。 ▶ USB 3.0 ホスト / デバイス ▶ PCIe 2.0 デュアルモード・コントローラ（エンドポイント・ モード）、PCIe 3.0デュアルモード・コントローラ（エンド ポイント・モードまたはルート・コンプレックス・モード） ▶ HDMI 2.0 RX/TX ▶ DDR uMCTL2（LPDDR3/2 および DDR3 をサポート） ▶ MIPI CSI-2 ホスト ▶ JEDEC UFS ▶ Ethernet QoS ソフトウェア開発者の方は、IP Virtual Development Kit と IP Prototyping Kit をどちらも実証済みターゲットとして 利用して、 ソフトウェアの早期ブリングアップ、 デバッグ、 テスト を実施できます。 図1：必要なものが一式揃ったシノプシスの DesignWare IP Prototyping Kit フィジカル・ターゲット 組込みPC DesignWare IP Virtual Development Kit は、プロセッサ・ ソフトウェア開発キット HAPS-DX + サブシステムのリファレンス・デザイン、DesignWare IP の リファレンス・デザイン コンフィギュラブル・モデル、Linux ソフトウェア・スタック 32ビットLinux + バーチャル・ターゲット ARM Cortex-A57 Versatile Express コンフィギュラブルIP IP Prototyping Kit IP Virtual Development Kit ドライバ 64ビットLinux + ドライバ およびリファレンス・ドライバからなるソフトウェア開発 図3：実証済みSDKによるソフトウェアの 早期ブリングアップ、デバッグ、テスト キット（SDK）です。 ドキュメント ソフトウェア ツール サードパーティ製 デバッガ VP Explorer オープンソース・ ドライバ シノプシスのリファレンス・ ドライバ バーチャル・ターゲット マルチコア Cortex-A57 メモリー タイマー IRQ RTC GPIOs I2C ARM Versatile Express™ VP USB 3.0または USB 2.0または Ethernet GMACなど 仮想I/Oと実際のI/O リス ク を 抑 えて 短 期 間 で 製 品 を 市 場 に 投 入して い た だ ける よ う、 シノ プ シ ス は 事 前 検 証 済 み の Audio IP Subsystem 、 Sensor & Control IP Subsystem 、 Interface IP Subsystems を提 供しています。これらの I P サ ブシステムは 複 雑 な 機 能 を 完 全 に網 羅して おり、 SoC に簡単に統合していただけます。 図2：DesignWare IP Virtual Development Kitによる ソフトウェア開発の短期化 DesignWare IP Brochure 5 日本シノプシス合同会社 〒158-0094 東京都世田谷区玉川2-21-1 二子玉川ライズ オフィス 〒531-0072 大阪府大阪市北区豊崎3-19-3 ピアスタワー13F TEL.03-6746-3500 (代) FAX.03-6746-3535 TEL.06-6359-8139(代) FAX.06-6359-8149 © Synopsys, Inc. All rights reserved.Synopsysは、米国およびその他の国におけるSynopsys, Inc.の商標です。 シノプシスの商標一覧は、http://www.synopsys.com/Company/Pages/Trademarks.aspx をご参照ください。その他の名称は、各社の商標または登録商標です。 02/15.AP.CS5343.
© Copyright 2024 ExpyDoc
