社団法人電子情報通信学会 THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS 信学技報 TECHNICAL REPORT OF IEICE 【フェロー記念講演】回路シミュレーションの立上げと物理設計 CAD の実用化秋濃俊郎† †近畿大学生物理工学部電子システム情報工学科〒649-6493 和歌山県那賀郡打田町西三谷 930 E-mail: †[email protected] あらまし松下電子工業で，設計現場のニーズに基づいて，主に次の三つの CAD 開発に携わった．第一として， MOSFET 集積回路専用の回路シミュレータを 1973 年に自社開発した．このシミュレータは，設計部門による MOSFET 集積回路全品種の新規回路の検証に必ず使われるという状況までに成長した．第二として，セル・ベース設計における海外顧客との開発プロジェクトにおいて，顧客が論理シミュレータで検証したネットリストと，設計部門がカスタム設計したセル間の配線レイアウトとの間で，それらの接続の一致を確認する配線レイアウト設計検証プログラムを 1980 年に開発した．同時に，ポリシリコンを含む配線レイアウトからその抵抗と容量を計算し，一つのフリップフロップ（f-f）から次の f-f までの信号伝播パスにおける遅延計算プログラムを開発した．第三として，スタンダードセル自動配置配線プログラムを 1986 年に開発し，実用化した．そのフロアプランとグローバル配線及びセル配置ではシミュレーテッド・アニーリング法を使った．その後松下電器産業に転勤し，第四として主に携わった SASIMI ワークショップでは，1989 年の大阪における第 1 回から企画に加わり，1997 年に近畿大学へ移動した後も，各面で深く係わるチャンスに恵まれた．2003 年の広島における第 11 回ではジェネラル・チェアを務めた．キーワード回路シミュレータ，物理設計検証，シミュレーテッド・アニーリング法，SASIMI ワークショップ【Fellow Invited Talk】Establishing Circuit Simulation and Practicing CAD on Physical Design Toshiro AKINO† †Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University 930 Nishi-mitani, Uchita-cho, Naga-gun, Wakayama, 649-6493 Japan E-mail: †[email protected] Abstract Being based on designer’s needs, I had been mainly involved by the following three CAD developments at Matsushita Electronics Corporation. Firstly, a circuit simulator special for MOSFET integrated circuits was developed in 1973. This simulator accomplished a final practice to regularly verify the characteristics of new circuits in all MOSFET integrated circuits. Secondly, the verification program of layout design was developed to verify a connectivity correspondence between customer’s net-lists based on logic simulation and interconnect layout data by our designers with a certain oversea customer in 1980. Also, the program of delay calculation along a signal propagation path from one flip-flop (f-f) to other f-f was developed to count the values of resistances and capacitances of the interconnection layout data. Thirdly, the automatic standard-cell layout program of placement and routing was developed in 1986. The method of Simulated Annealing was adopted for floor-planning, global wiring and placement. After transferring to Matsushita Electric Industrial, I was fourthly involved in SASIMI workshop since 1st SASIMI’89 in Osaka as planning. After moving to Kinki University in 1997, I fortunately had a chance to play a part of SASIMI workshop. I was in charge of General Chair for 11th SASIMI2003 in Hiroshima. Keyword Circuit Simulator，Physical Design Verification，Simulated Annealing Method，SASIMI Workshop 1. はじめにで来た結果，最小寸法が 90nm で 1 億 2500 万の MOSFET 「チップに集積されたトランジスタ数は 18 ヶ月で 2 を集積した第 3 世代のペンティアムⅣが開発された．倍になる」というムーアの法則に沿って微細化が進んだが，その消費電力が 80W 以上となり，チップ設計における大きな障害として立ちはだかっている．即ち，ムーアの法則の限界が見え始め，更に高集積化を図るによる回路シミュレーションの技術解説を読んで，非ためには，根本的な方針転換が不可欠となって来たよ線形連立方程式の解き方を学んだこと．うだ．こういう時期に，今までを振り返って，次の方 ④ MOSFET モデルに限定した回路シミュレータであ向を見極めるのは，意味のあることと思われる．っため，実用化初期段階では，pn 接合の順方向電流モ筆者が松下電器産業とフィリップスの子会社であるデルを取り入れる必要性がそれ程緊急な課題ではなか松下電子工業に配属されたのは 1971 年である．その 1 った．そのため当初は，順方向 pn 接合領域やサブスレ年前に新しい MOSFET 集積回路の事業部が作られ，フッショルド領域の電流モデルは扱っていなかったこと．ィリップスの技術指導で開発がスタートしていた．こ MOSTRAN の最初のシミュレーション回路は， p チの頃は，まず電卓，少し遅れて CMOS 時計などの応用ャネル MOSFET プロセスによる電卓用のクロック・ジで，ちょうど市場が急激に立ち上がろうとしていた時ェネレータ内蔵テストチップであった．幾つかの回路期に当る．当時の MOSFET 集積回路の設計現場で，設ブロックに分割してチップ全体の過渡解析を行った．計者達のニーズを基礎にして，主に次の三つの CAD クロック・ジェネレータ回路には，ブート・ストラッソフトウエアの開発に携わることが出来た．プ回路が含まれており，負の電源電圧値より更に負で１． MOSFET 集積回路専用で，大信号の DC 解析と過低いシミュレーション結果の波形が，試作の測定結果渡解析を行う回路シミュレータ MOSTRAN の開発と良く一致し，成功裏に過渡解析を終えた．２．セル・ベース設計の配線接続検証とクリティカル・カリフォルニア大学バークレイ校では，後に世界のパス遅延計算の設計検証システムの開発標準となった汎用回路解析シミュレータ SPICE2 の開３．スタンダードセル自動レイアウト STELLA システ発を 1975 年に終え，その内容を博士論文に纏めた [2]．ムの開発我々の MOSTRAN は，MOSFET 集積回路に限定された 20 年弱経過した現在では，配線の微細化により配線とは言え，その頃は実用の時期にあり，ほぼ同時期の間容量と共に配線抵抗が増加し，配線遅延の比率が更開発と考えられる．図 2 のように，1976 年 4 月末までに増えている．そのタイミング収束と，クロストークに，31 品種の LSI チップ及び 3 品種のテストチップで誤動作を検出する設計検証が重要課題となっている．実績があり，全体で 600 件以上の回路シミュレーショ筆者は 1988 年に松下電器産業に転勤し，翌年に大阪ンを実行していた．この数字は，松下グループ内でで開催された第 1 回の SASIMI ワークショップの企画 MOSFET 集積回路の設計検証で不可欠なツールになっに参加した。以降事務局を担当し，1997 年に近畿大学たという社内的な状況を表している．更にそれを具体に移籍した後も， SASIMI ワークショップに深く係わ的に示す事実として，設計部門の責任者が，「新規回路って来た．今年の 10 月 18 日（月）∼ 19 日（火）に金は MOSTRAN で回路動作を検証しなければ，その新規沢で開催される第 12 回の SASIMI ワークショップでは，回路を含んだチップのマスク発注を許可しない」とい豪華な講演者による 1 件の基調講演と 6 件の招待講演，う方針を取った．結果として MOSTRAN は，回路設計及びパネル討論などのプログラムが用意されている．の動作を確認する上で大きな貢献をなした．前述した 2. MOSFET 集積回路専用の過渡解析シミュレープ内の「 ’76 技術分野におけるコンピュータ応用事ように，実用化してから 3 年後の 1976 年に，松下グルータ MOSTRAN の開発松下電子工業では，製造プロセスの実測データに良例発表会」で，「 MOS/LSI 過渡解析プログラム MOSTRAN」（図 1）としてその技術成果を発表した [1]．く合う精密な MOSFET モデルを確立し，それを内蔵し MOSTRAN では MOSFET 集積回路用に限定したことた DC 解析と過渡解析の回路シミュレータ MOSTRAN により，ゲート端子の入力インピーダンスが高いため，を開発し，早くも 1973 年に実用化することが出来た．次のゲート端子だけに入力している出力部分で回路をこの技術成果を，松下グループ内の「コンピュータ応分割してもそれ程悪い近似にならない． MOSTRAN で用事例発表会」で発表し，その論文の最初の部分を図は，信号伝播の流れに沿って順次分割回路を解析する 1 に示した．そこに実用化時期が明記されている [1]．カスケード解析機能を開発した．特に DRAM などのメこれが可能となった背景として次のことが考えられる．モリ回路の過渡解析で大きな威力を発揮した [3, 4]． ① 非線形素子に対して線形折れ線近似した， IBM の更に，スタンダードセル単位でマスクデータを解析回路シミュレータ ECAP のソース・プログラムを解読して抽出した回路情報を MOSTRAN の入力データとしするチャンスを得たこと．てライブラル化し，信号伝播順にそれらセルの回路シ ② 設計部門から非線形特性を持った正確な MOSFET ミュレーションやタイミング検証を実行する機能を開モデルによる回路動作計算の強い要望があったこと．発した． 1979 年 6 月に，その技術成果を DAC(Design ③ 当時の日本電気，現在は早稲田大学の大附辰夫教授 Automation Conference)で発表した [4]．図 1．松下電器の「 ’76 技術分野におけるコンピュータ応用事例発表会」の中の該当論文の冒頭部分 [1] ウトの設計スケジュールに間に合うようにこれらの CAD ソフトウエアを開発し，成功裏にそれらの効果を発揮させた． α に関して， PLA 自動フォルディングのアカデミックな研究が始まった頃に相当する．β に関しては，ECAD の LVS より少し早い時期の実用化であったと推察される．γ に関しては，アルミニウムとポリシリコンの２層配線を使ってチップ設計が行なわれ図 2． 1976 年 4 月末迄の MOSTRAN 使用実績 [1] たため，ポリシリコン配線の抵抗による遅延が設計上の大きな課題となっていた．プロジェクトでは，一つ 3. 配線接続検証とクリティカル・パス遅延計算のフリップフロップ（ f-f）から次の f-f までの信号伝 1979 年に，海外の顧客が同期方式で論理設計したカ播パスに関して，チップ上の全てのそれらパスに対しスタム・チップに対して、松下電子工業がチップの回路とレイアウトの設計及び製造を行うプロジェクトに属し，その中で CAD ソフトウエアを開発する責任者て，ポリシリコン配線の RC 遅延時間を計算し，タイミング上問題となるクリティカル・パスを全て見出す CAD ソフトウエアを開発した．そのクリティカル・パス情報が設計側にフィードバックされ，配線設計が修となった．PLA セルを含むセル・ベース設計を支援す正され，これを何度か繰り返すことによりタイミングるために，そのプロジェクトで開発された CAD ソフ問題が解決された．トウエアは次の 3 種類である．海外大手コンピュータ・メーカーである当顧客は， α． PLA対話型フォルディング CADソフトウエア当時この種の CAD ソフトウエアを持っていなく，こ β．セル間配線接続の設計検証 CADソフトウエアの時期としては先駆的な開発成果であったと考えられ γ．チップ上の全てのパスに対する RC配線遅延によるる．ICCAD (International Conference on Computer- Aided クリティカル・パス設計検証 CADソフトウエア Design)がスタートした前年に当たる 1982 年に，我々プロジェクトでは，カスタム・チップの回路やレイアはこの β と γ の技術成果を，その年の 9 月末から 10 月の初めにかけてニューヨークで開催された ICCC た．その結果，日経エレクトロニクス 400号記念特集に (International Conference on Circuits and Computers)で寄稿を依頼され，その成果を発表した [11]．発表した [5]．また，このカスタム・チップの量産が順調に立ち上がり，当プロジェクトは，「特殊コンピュータ用 LSI MN7000 シリーズ量産体制確立」として，1984 年に松下電器団体社長賞を受賞した． 5. SASIMI ワークショップに対する貢献スタンフォード大学のロバート・ダットン教授が，”VLSI/CAD”の分野で国際交流を図るワークショップの日本開催を提起された．松下電器産業が後援して 4. スタンダードセル自動レイアウト STELLA システムの開発第１回が 1989年 5月に大阪で開催された．その時の論文集の表紙を図 3に示す．筆者は， 1982 年から ASIC ビジネスをサポートする CADソフトウエア開発の責任者となった．まず手始めに，ゲートアレイ自動レイアウト ATLASシステムを開発した．ここで採用したアルゴリズムは，ミンカット法による配置と，迷路法による配線であり，それらをシステムとして纏め上げた．この ATLASシステムと，論理図のスケマテック・キャプチャ及び論理シミュレータと統合した CAD システムを確立し， ASIC デザイン・センターのサポートを強化した．引き続いて 1985年から，松下電子工業は，新たにスタンダードセル自動レイアウト STELLAシステムの開発をスタートした．開発責任者として、次のような新しい特徴を持たせた仕様を提示し，その CADソフトウエアを短期間に開発するように推進した． ⅰ．シミュレーテッド・アニーリング法を改良して、その解の質を保って十倍以上に高速化し、フロアプランとグローバル配線及び配置に適用する． ⅱ．チャネル配線法を基本に、迷路法を取り入れて、二層半（半は短いポリシリコン配線）の高密度配線を実現する． ⅲ ．ASICデザイン・センターにおける運用に耐える設図 3．第 1回 SASIMIの論文集の表紙計データベースの管理体制を確立する．筆者らは，この仕様通りに STELLAシステムの開発次に，図 4に第 1回 SASIMIの実行委員会の体制を示す．を完了し，高密度なレイアウトが得られることを確認した． 1986年１月の国内学会を手始めに，その成果を順次発表した [6, 7, 8]．一方，カリフォルニア大学バークレイ校はシミュレーテッド・アニーリング法を配置問題に適用した TimberWolfを開発しており [9]，その国際会議発表時期は，筆者らの STELLAの発表時期に先んずること約１年半であった．同様に， IBMは大きさがまちまちなカスタムセルを対象としたフロアプランにシミュレーテッド・アニーリング法を適用したが，その国際会議成果発表 [10]に遅れること約１年強であった．カスタムセルを含むセル・ベース設計のフロアプランや配置の問題に対して，シミュレーテッド・アニーリング法の（しかも十分の一以下に処理時間を短縮した）適用は，筆者らが知る限り日本で最初のことである．この STELLAシステムは ASICデザイン・センターで使用され，ASICビシネスの展開に大きく貢献し図 4．第 1回 SASIMIの実行委員会の体制この SASIMI の意味するところは , 当初の “Synthesis ワークショップが金沢で開かれる．図 5 にこのアドバ And SImulation Meeting and International Interchange” ンス・プログラムの最初の部分を載せているが，図 3 から，今は “Synthesis And System Integration of Mixed で示した第 1 回から使っている「大漁」のシンボル・ Information Technologies” に変化している．ここでのマークが使われている．また，第 12 回の SASIMI2004 発表論文は、 IEICE Trans. Fundamentals の “Special において，図 6 に示したように．豪華な招待講演者に Section on VLSI Design and CAD Algorithms” 特集号へよる 1 件の基調講演と 6 件の招待講演，及びパネル討の投稿に結びつくように強く推進されている．SASIMI 論などのプログラムが用意されている．発足時から，筆者はその立ち上げに強く関わり，今までに以下のような役割を担って来た．・第 1回［ 1989年 5月，大阪，非公開で招待者のみ］：松下電器産業からの TPC委員として企画に参画・第 2回［ 1990年 10月，京都，以降論文を公募］：事務局担当・第 3回［ 1992年 4月，神戸］：事務局担当・第 4回［ 1993年 10月，奈良］：事務局担当＜以上までは松下電器産業が後援＞図 5． SASIMI2004 アドバンス・プログラムの冒頭部これ以降の運営体制は，松下電器産業より，大阪大学名誉教授で兵庫県立大学大学院応用情報科学研究科長の白川功教授を中心とした，”VLSI/CAD”に関係する日本の大学の研究者の手に移った．即ち，実行委員会は日本の大学の先生方によるボランティア活動で運営されようになった．＜以降は日本の大学研究者によるボランティア活動＞・第 5回［ 1995年 8月，奈良］：松下電器産業からの TPC 委員・第 6回［ 1996年 11月，福岡］：松下電器産業からの一般参加・第 7回［ 1997年 12月，大阪］：近畿大学へ移り，実行委員会委員（会計）と運営委員会委員・第８回［ 1998年 10月，仙台］：実行委員会委員（会計）と運営委員会委員・第 9回［ 2000年 4月，京都］：実行委員会委員（会計）と運営委員会委員・第 10回［ 2001年 10月，奈良］：TPC委員長と運営委員会委員・第 11回［ 2003年 4月，広島］：ジェネラル・チェアと運営委員会委員現在まで 11 回にも及ぶ SASIMI ワークショップの開催を通じて、日本の ”VLSI/CAD”の研究者，特に大学の図 6．第 12 回 SASIMI2004 の招待講演とパネル討論若手研究者が，国際的に大きく育つ舞台作りを行って、彼らの国際技術交流を促進することに寄与したと考え 6. 今後の開発方向る．この活動は継続されて，来月の 2004 年 10 月 18 米国を凌いで 1988 年にピークを迎えた日本半導体日（月）と 19 日（火）には，第 12 回の SASIMI2004 産業は，1992 年には再度米国に逆転され，また，韓国・台湾・中国など東南アジア勢に追い上げられ，徐々にシェアを下げる状況にあった．しかし最近では，ディジタル家電向けのシステム LSI の開発と生産で，日本の半導体メーカーは米国や東南アジア勢を上回り，有利な情勢で反撃しつつある．そうは言っても，各種ロードマップで言われているように，ムーアの法則に基づいた延長上で集積度向上が期待出来るのであろうか．筆者の考えは否定的で，このままでは集積度向上が減速すると見ている．従って，半導体産業の成長も頭打ちになると思われる．では，どのようにしてその成長の鈍化を回避し，新しい成長を促進するように図るか．一つの方向として， MEMS 技術を使った各種センサとアクチュエータをシリコン上に集積し，ネットワークで結んだシステムを構築する道である．即ち，それらセンサからアナログ信号を入力してディジタル信号に変換し，高速に信号の演算処理を行い，ネットワークを介した通信でどこかのアクチュエータに出力することを可能にして，総合システムとしての付加価値を高める応用展開である．このような「センサ＋ IT＋アクチュエータ」によるシステムを社会基盤へ応用するものとして，既に幾つかの先駆的な研究例が推進されつつある [12, 13, 14]．このような社会ニーズに沿った総合 IT システム構築にあたって，次のような新しい回路と物理設計 CAD の技術を確立する必要があると考えている． ① BiCMOS と同等な高速デバイスで， CMOS と同等な低エネルギーの回路で，アクチュエータのような高負荷を高速に駆動する新回路方式の開発 ② MEMS に対するプロセス／デバイス・シミュレータの開発 ③ MEMS を含むシステム全体のシステム・シミュレータの開発以上のように，半導体集積回路以外の物理設計 CAD も，まだまだ研究すべきことが多く，若い研究者の活躍に期待したい．謝辞長年に渡ってご指導頂いた，大阪大学名誉教授で兵庫県立大学大学院応用情報科学研究科長の白川功教授と，九州大学システム LSI 研究センター長の安浦寛人教授に深く感謝申し上げます．松下電子工業と松下電器産業でお世話になった，秋山健二，水野博之，根岸敏夫，堀内司朗，河崎達夫，野依正晴の諸先輩に厚く御礼申し上げます．文献 [1] 秋濃俊郎，秋山健二， “MOS/LSI 過渡解析プログラム MOSTRAN，” ’76 技術分野におけるコンピュータ応用事例発表会論文集，松下電器産業， pp.21-24, 1976． [2] L. W. Nagel, “SPICE2: A Computer Program to Simulate Semiconductor Circuits,” ERL Memo ERL-M520, University of California, Berkeley, May 1975. [3] 秋濃俊郎，根岸敏夫，倉茂幸永，下出正文， “LSI マスク設計・解析システム，” ‘79 技術分野におけるコンピュータ応用事例発表会論文集、松下電器産業、 pp.57-60, 1979 [4] T. Akino, M. Shimode, Y. Kurashige, T. Negishi, “Circuit Simulation and Timing Verification Based on MOS/LSI Mask Information,” Proceedings of 16 t h Design Automation Conference, San Diego, pp.88-94, June 1979. [5] T. Akino, T. Kajita, A. Tanaka, H. Miyamoto, Y. Mitsuyasu, “Electronic Rule Checking for Structured VLSI Physical Design,” Proceedings of IEEE International Conference on Circuits and Computers, New York, pp.447-450, September 28 to October 1, 1982 [6] 豊永昌彦，光安裕子，渡守武和記，梶田隆則，秋濃俊郎，“スタンダードセル CAD システム：チップフロアプラン，”電子通信学会，CAS85-143，1986 年 1 月． [7] 豊永昌彦，光安裕子，渡守武和記，梶田隆則，秋濃俊郎，“スタンダードセル CAD システム：高速アニーリングシミュレーション法を用いた自動配置，” 電子通信学会，CAS85-142，1986 年 1 月． [8] 光安裕子，渡守武和記，豊永昌彦，田口浩文，梶田隆則，秋濃俊郎， “スタンダードセル自動レイアウトシステム：STELLA 自動配線システム，” 電子通信学会， CAS86-80， 1986 年 9 月． [9] C. Sechen, A. Sangiovanni-Vincentelli, “The TimberWolf Placement and Routing Package,” Proc. Custom Integrated Circuits Conference, May 1984. [10] R. Otten, L. van Ginneken, “Floorplan Design using Simulated Annealing,” Proc. Int. Conference on Computer-Aided Design, pp.96-98, Nov. 1984. [11] 秋濃俊郎，梶田隆則，豊永昌彦，光安裕子，渡守武和記， “スタンダードセル LSI のレイアウトを全自動化した CAD システム，”日経エレクトロニクス， 1986.7.28 (no.400)． [12] 安浦寛人， “システム LSI の社会情報基盤への利用 ‐ Digital Naming 社会を目指して ‐ ， ”第 16 回回路とシステム（軽井沢）ワークショップ論文集， pp.447-452, 2003 年 4 月． [13] A. P. Pisano, “The CITRIS Project: Merging Information Technology and BSAC MEMS Microsensors for Societal Grand Challenge,” STARC シンポジウム 2003 講演予稿集（別冊）， 2003 年 9 月． [14] B. Gyselinckx, “Human Technologies will Improve Quality of Life,” Human++ Program, IMEC, from http://www.elecdesign.com/Articles/AticleID/7872/7 872.html