1 CIRCUITO AD AGGANCIO DI FASE (PLL) 2 1 CL f =

CIRCUITO AD AGGANCIO DI FASE (PLL)
Per la realizzazione del controllo automatico di frequenza AFG (Automatic Frequency Gain) nei radiotrasmettitori FM
a modulazione diretta, trova largo impiego un circuito designato con la sigla PLL (Phase Locked Loop), ovvero
anello ad aggancio di fase.
Il PLL è un sistema a controreazione costituito da tre blocchi fondamentali: (v. figura seguente):
Vi
Vu
COMPARATORE
DI FASE
FILTRO PASSA
BASSO
Ve
V OLTAGE
C ONTROLLED
O SCILLATOR
Vu
a)
Comparatore di fase: fa il confronto fra due segnali in ingresso dando in uscita un segnale il cui valore medio
è proporzionale alla differenza di fase o di frequenza fra i due segnali considerati.
b)
Filtro passa-basso: provvede a ricavare il valor medio del segnale in uscita dal comparatore, e ad inviano
all’ingresso del VCO,
c)
VCO: altro non è che un convertitore tensione - frequenza in grado di generare tensioni sinusoidali o quadre
con una frequenza di uscita funzione della tensione presente al suo ingresso secondo la relazione f0 = K0Ve ;
il coefficiente K0 rappresenta la sensibilità del VCO. Nel caso che il segnale in ingresso al VCO sia nullo, il
segnale di uscita oscillerà ad una frequenza detta di "free runnig" che dipende solo dai componenti costituenti
il VCO.
La figura seguente mostra lo schema di principio di un VCO.
Circuito oscillante
R
DV
C0
G1
L0
La variazione di frequenza f0 avviene tramite la variazione di uno dei parametri del circuito oscillante che nel disegno
è rappresentato da C0. La frequenza di risonanza
f0 =
1
2π L0 C 0
quindi varierà al variare di C0. Ciò è ottenuto
inserendo in parallelo al circuito un diodo varicap in polarizzazione inversa che, come noto, varia la sua capacità al
variare della tensione presente ai suoi capi che nel nostro caso è la tensione di errore Ve.
Per spiegare il funzionamento del circuito PLL, si supponga inizialmente che non venga applicato segnale al suo
ingresso (Vi = 0): in tal caso la tensione di controllo del VCO è nulla ed il VCO oscilla ad una frequenza propria fO,
detta frequenza di oscillazione libera (o frequenza di free-running).
Se all’ingresso si applica un segnale Vi a frequenza diversa da fO, il comparatore di fase fornisce all’uscita un
segnale che, attraversando il filtro passa-basso, dà luogo ad una tensione di errore Ve proporzionale alla differenza
fra le frequenze dei segnali Vi e VO.
Questa tensione, applicata al VCO, ne modifica la frequenza di oscillazione in modo tale da ridurre la differenza fra
le due frequenze; in queste condizioni si dice che si è nello stato di cattura del PLL.
Il processo continua fino a che non si verifica l’uguaglianza fra le frequenze dei segnali Vi. e VO, ovvero, come si
dice, fino a che l’anello non risulta nello stato di aggancio di fase (phase Iocked).
Quando le due frequenze diventano uguali, il VCO rimane «agganciato» e segue le eventuali variazioni della
frequenza d’ingresso.
1
Il campo di frequenze entro cui il VCO può agganciare il segnale d’ingresso è detto campo di cattura (capture
range), mentre si definisce campo di aggancio (Iock-in range) il campo di frequenze entro cui, dopo l’aggancio, il
VCO può rimanere sincronizzato sul segnale d’ingresso.
Con opportuna scelta della frequenza di taglio del filtro passa-basso e dell’intervallo di frequenza entro cui può
operare il VCO, il campo di aggancio risulta maggiore del campo di cattura, vale a dire che, una volta agganciato il
segnale d’ingresso, il VCO riesce a seguire le variazioni per una banda più ampia di quella entro cui deve avvenire
l’aggancio stesso.
Ciò è messo in evidenza nella figura a fianco, dove è
rappresentata la caratteristica tensione-frequenza del PLL
considerando due diverse condizioni a cui può essere
sottoposto il PLL, a seconda che la frequenza di ingresso sia
in aumento oppure in diminuzione.
Nella figura a), la frequenza di ingresso f viene aumentata
gradualmente e l’anello non risponde fino a che f non è uguale
a f1, che è la frequenza limite inferiore del campo di cattura.
L’anello si aggancia quindi sulla frequenza d’ingresso e la
tensione di errore in uscita dal rivelatore assume valori
negativi.
Quando, continuando ad aumentare, la frequenza d’ingresso
diventa uguale alla frequenza di oscillazione libera fO, la
tensione di errore si annulla.
L’anello continua ad inseguire la frequenza d’ingresso fino ad una frequanza f2 che è la frequenza limite superiore
del campo di aggancio.
Se la frequenza d’ingresso assume valori maggiori di f2, il PLL non è più agganciato, la tensione di errore è nulla ed
il VCO oscilla alla frequenza libera fO (free running).
Quando la frequenza d’ingresso diminuisce (v. figura b) ) il processo si ripete, ma ora la tensione di errore diventa
positiva in corrispondenza della frequenza f3, che è la frequenza limite superiore del campo di cattura.
Se la frequenza d’ingresso, nel diminuire, diventa minore di f4 (frequenza limite inferiore del campo di aggancio),
il PLL non è più agganciato.
Con questa doppia lettura, l’insieme delle due
caratteristiche tensione-frequenza può essere riassunto
nella caratteristica di trasferimento del PLL rappresentata
nella figura a fianco, dove sono indicati i campi di cattura
e di aggancio.
Oltre che come circuito di controllo automatico della
frequenza, il PLL trova numerosissime applicazioni, sia in
tecnica analogica che digitale.
Ve
+VeM
f4
f1
f3
f2
f
f0
CAPTURE RANGE
-VeM
Citiamo ad esempio l’impiego come modulatore o
LOOK-IN RANGE
demodulatore di frequenza o di fase, la realizzazione di
sintetizzatori di frequenza (cioè di sorgenti capaci di
generare un gran numero di frequenze, con la spaziatura voluta, ciascuna con la stabilità propria di un oscillatore a
quarzo, utilizzando però un solo oscillatore a quarzo), la realizzazione di filtri sintonizzabili ad alto fattore di merito, e
così via.
2
Esempio:
Illustrare lo schema a blocchi di un circuito ad aggancio di fase (PLL) per stabilizzare in frequenza e in fase il
generatore della portante E0 =100 MHz di un radiotrasmettitore FM a modulazione diretta. Per l’aggancio di fase
èimpiegata un’onda quadra di riferimento di frequenza fR =2 MHz, ricavata da un oscillatore a quarzo.
Soluzione:
Lo schema richiesto è del tipo riportato in figura seguente dove i vari dispositivi sono raggruppati in 3 blocchi
funzionali:
1) blocco di confronto, comprendente il comparatore di fase ed il filtro passa-basso;
2) blocco controllato, costituito dal VCO;
3) blocco di reazione, comprendente uno squadratore ed un divisore di frequenza.
Ai due ingressi del blocco di confronto sono applicati due segnali ad onda quadra, e precisamente: il segnale di
riferimento fR = 2 MHz, ed il segnale di uscita del blocco di confronto, ricavato dal segnale di uscita del VCO a
frequenza nominale f0 = 100 MHz, tramite uno squadratore ed un divisore di frequenza per n = f0 / fR = 50.
All’uscita del blocco di confronto si ha una tensione continua media di errore ve, proporzionale alla differenza di
frequenza e di fase tra i due ingressi.
Tale tensione, agendo sul VCO, ne modifica la frequenza di oscillazione in modo da ridurre la differenza fra fR e f0 / n
(stato di cattura del PLL).
Il processo continua fino a portare l’anello nello stato di aggancio di fase, in cui si verifica l’uguaglianza fra fR e f0 / n.
In tale condizione la frequenza di uscita del VCO, per fR =2 MHz ed n = 50, vale esattamente f0 = 100 MHz, mentre
fra i due segnali di ingresso del blocco di confronto permane una limitata differenza di fase, necessaria per generare
la tensione di errore che controlla la frequenza del VCO, mantenendo l’anello in aggancio di fase.
Il PLL presenta quindi tre possibili stati di funzionamento:
1. VCO in oscillazione libera (free running), cioè in assenza del segnale di riferimento fR e quindi con
tensione di errore sempre nulla;
2. stato di cattura: il VCO modifica la sua frequenza di oscillazione per renderla uguale alla frequenza di
riferimento;
3. stato di aggancio: quando le due frequenze sono uguali, resta una piccola differenza di fase necessaria
per mantenere il PLL agganciato in fase.
Nello schema considerato, essendo entrambi gli ingressi del blocco di confronto rappresentati da onde quadre, il
comparatore di fase è di tipo digitale, per es. ad OR ESCLUSIVO (EXOR, Esclusively OR).
La tabella di verità di questo circuito logico, riportata nella figura
seguente, mostra che l’uscita è a livello «1» o a livello «0», a
seconda che i due ingressi siano rispettivamente a livelli logici
diversi o a livelli uguali.
3
A
B
Y
A
0
0
1
1
B
0
1
0
1
Y
0
1
1
0
Dalla figura risulta evidente che il valore medio del segnale di uscita è tanto più
elevato quando maggiore è la differenza di fase fra i due segnali di ingresso
(fino ad un massimo di i 180°) e si riduce fino ad annullarsi quando i due segnali
hanno frequenze e fasi uguali.
4

Download Report