マイクロマシニング技術による圧 電応用新情報入出力デバイス 東北大学大学院 工学研究科 桑野 博喜 （仙台電波高専 羽賀教授との共同研究） 技術の概要 • 酸化亜鉛（ＺｎＯ）圧電薄膜作製技術 • 同上フリースタンディング構造作製技術 • 応用例 圧電素子のＭＥＭＳへの応用 従来型圧電薄膜（ＰＺＴ）の問題点 • • • • • • ４元系であるため組成コントロールが難しい 残留応力が大きい 低温作製が困難（パイロクロアに転移） 毒性（Ｐｂ） 不透明 周波数応答が遅い 本技術の特徴 -圧電膜としてのＺｎＯ膜の優位性‐ • • • • • 透明（禁制帯幅3.37eV) ⇔ ＰＺＴ 環境に優しい、毒性なし ⇔ ＰＺＴ 低温製膜可能 高い応答速度（100倍程度） 液晶ディスプレイ透明電極、透明トランジスタ、 近紫外発光素子などへの応用が可能 • 本技術により、圧電によるアクチュエータ機能 と透明電極、透明ドランジスタなどの機能を 同時に実現することが可能となった 想定される用途： ファブリペロー干渉を用いた光デバイス 分波器としての比較 ＺｎＯフリースタンディング作製技術 犠牲層 ex. ゲルマニウム 酸化シリコン シリコン基板 シリコン基板 成膜 ポリシリコン 酸化亜鉛 シリコン基板 シリコン基板 犠牲層エッチング アンカー部 フッ化水素酸ガス ex. 過酸化水素水ガス シリコン片持ち梁 アンカー部 シリコン基板 酸化亜鉛片持ち梁 シリコン基板 ＺｎＯ薄膜を用いた片持ち梁構造 ZnO片持ち梁 三層構造 透明電極用ZnO層 c軸配向圧電ZnO層 シリコン基板 透明電極用ZnO層 ＺｎＯフリースタンディング構造 Ge Si a) 犠牲層Ge堆積 ＺｎＯ c) 犠牲層Ge膜エッチング c) ＺｎＯ膜堆積 図 フリースタンディング作製プロセス Ｇｅのスパッタ蒸着 図 スパッタ蒸着Ｇｅ膜の顕微鏡写真 (a) 室温 (b) 240℃ ＺｎＯ膜のスパッタ蒸着（１） 図 ＺｎＯ２スパッタ膜のＸＲＤ分析 ＺｎＯ膜のスパッタ蒸着（２） ＺｎＯ膜のスパッタ蒸着（３） フリースタンディングＺｎＯ２構造 想定される業界 • 想定されるユーザ DWDM製造メーカ等 分波器メーカ等 光学デバイスアプリケーション • 想定される市場規模 DWDM： 266億ドル（全世界） 今後の課題 • フリースタンディング構造作製基本プロセスは 確認済みであるが再現性などを詰める必要 がある。 • 分波器およびスイッチング特性等は今後、 実験的に作製条件との関連などを明らかにし ていく。 • スイッチ以外の新規なデバイスの考案、検証 企業への期待 • 本技術の適用領域を拡大させる方向の共同 研究を希望する。 本技術に関する知的財産権 • 発明の名称：圧電素子による光学素子と その作成方法 • 出願番号：特願2006-329445 • 出願人： 独立行政法人国立高等専門学校機構、 国立大学法人東北大学、株式会社テクノファイン • 発明者： 羽賀浩一、桑野博喜、宮川久行、本間孝治 • 連絡先： 東北大学 桑野博喜 （tel: 022-795-6255, fax: 022-795-6255)
© Copyright 2024 ExpyDoc
