非同期・可変長パケットを扱う フォトニックパケットスイッチアーキテクチャの提案 大阪大学サイバーメディアセンター 先端ネットワーク環境研究部門 村田正幸 e-mail: [email protected] http://www-ana.ics.es.osaka-u.ac.jp/ Advanced Network Architecture Research Advanced Network Architecture Research フォトニックインターネットアーキテクチャ 1. Router WDM link network 隣接ルータ間を複数波長で接続 複数リンクが提供される 2. WDM path network Router 波長ルーティングに基き、論理トポ ロジーを形成 オプション：ネットワーク内部のルー ティング機能 3. X Optical Crossconnect フォトニックパケットスイッチング バースト到着時に波長（＋経路）を定め る光バーストスイッチング フォトニックラベル処理 burst/packet X フロー識別・処理 レイヤ４スイッチングの可能性 M. Murata X X X X 2 Osaka University Advanced Network Architecture Research フォトニックインターネットの実現に 向けた研究課題 IP over WDMの実現 機能分割 IPルーティングとWDMによる波長ルーティングのマッチング 論理パストポロジー設計問題 トラヒックエンジニアリング 必要波長数の問題 段階的波長パス設定 Packet over Photonicの実現 光バッファリング フォトニック IP ルータの実現 M. Murata 3 Osaka University Advanced Network Architecture Research ネットワークの高速・高品質化 パケット処理の 簡素化 MPLS IPｖ６ … 複雑なパケット処 理前提 ポリシー制御 QoS制御 輻輳制御 … 高速化 M. Murata 高品質化 4 Osaka University Advanced Network Architecture Research フォトニックネットワーク： ３つの選択肢 WDM技術に基く波長ル ーティング 粒度の問題 M. Murata パケットスイッチング（ 波長変換のない場合 光バッファリング パケットスケジューリ ング パケットスイッチング（ 波長変換のある場合） 光バッファリング 波長をまたいだパケッ トスケジューリング 5 Osaka University Advanced Network Architecture Research WDM技術を用いた 論理トポロジーの生成 IP Router N1 IP Router N4 Ingress LSR l1 l2 l1 N2 l-MPLS l2 l1 N1 l1 l2 l2 l1 N 5 Core LSR l1 N2 l-MPLS l2 N3 l2 N4 Ingress LSR l1 l2 N3 l1 N 5 Core LSR 最適化問題 例：トラヒックデマンドに基いて、各波長上のトラヒックを最大 化するのに必要な最小波長数を求める M. Murata 波長による直接パスをエンド間に設定することにより、ルー タボトルネックを解消 7 Osaka University Advanced Network Architecture Research 必要波長数の増大 すべてのノード間でAll-to-All Connectivityを保証 するには多くの波長が必要 IP Router N2 N1 l1 l2 l1 M. Murata l-MPLS l2 l1 N2 N4 Ingress LSR N3 N3 l2 Wavelength Demux l1 l2 N2 l2 l1 l1 l2 l1 N4 Wavelength Mux l1 Optical Switch l2 l1 l2 l1 N3 N4 l2 N 5 Core LSR Optical Cross-Connect 8 Osaka University Advanced Network Architecture Research l-MPLSの問題点 Labelの粒度が大きい；波長 Label Merging/Splittingは困難 ４層スイッチングが困難 論理トポロジーの形成手法 トラヒック量既知 全体のトポロジーを最適化問題として定める Ingress LSRにおけるボトルネック ただし、WDM Ringなどによる処理分散は可能 M. Murata 11 Osaka University Advanced Network Architecture Research 非同期・可変長パケットを扱う フォトニックパケットスイッチ バッファスケジューリング WDM／波長変換をスイッチ内部に導入することによる遅延線バッファの 効率的な利用 可変長パケットへの対応 バッファ状態保持カウンタbij: 出力線 j 向け波長i パケット（長さx）到着ごとに é ù êê ú ú b ¬ b + êêêx / D úúú ij ij 遅延線単位時間Dごとに b ¬ b - 1 ij ij 非同期到着パケットへの対応 パケットシーケンサーの導入 M. Murata 12 Osaka University Advanced Network Architecture Research 光パケットスイッチ ー波長変換なしの場合ー Optical Switching Unit Optical Scheduling Unit Optical Buffering Unit Scheduler S1W Scheduler S11 SC+Gate Optical SW Optical SW1 b1W l1 OC Decoder OC Decoder SC+Gate OC Decoder OC SC+Gate OC Decoder Encoder OC Decoder SC+Gate OC Decoder SC+Gate OC OC Decoder SC+Gate Encoder OC Decoder SC+Gate OC Decoder OC OC Decoder SC+Gate l1lW l Encoder Optical SW Optical SW1 l1 lW b11 t0 t1 t2 lW t0 t1 t2 l-MUX lOC Encoder 1 Header Header lW Photonic label label lPhotonic 1 processor processor Photonic Photoniclabel label processor processor OC Decoder Time Synchronizer I1 l-DEMUX l1- lW lW l1- lW l-MUX lW l1- lW O1 l1 OC Decoder 1 l1lW Scheduler S2W Scheduler S21 lW M. Murata lW l1 Optical SW Optical SW1 Optical SW Optical SW1 lOC Encoder 1 OC Decoder SC+Gate OC Decoder OC Decoder SC+Gate OC Decoder OC SC+Gate OC Decoder Encoder OC Decoder SC+Gate OC Decoder SC+Gate OC OC Decoder SC+Gate Encoder OC Decoder SC+Gate OC Decoder OC OC Decoder SC+Gate l1lW l Encoder Time Synchronizer I2 l-DEMUX l1- lW Photonic label label lPhotonic 1 processor processor Photonic Photoniclabel label processor processor Header Header lW b1W l1 b11 t0 t1 t2 t0 lW t1 t2 O2 l1 OC Decoder 1 l lW 1 lW 13 Osaka University Advanced Network Architecture Research 遅延線を用いたバッファリング Scheduler Optical code assignment Optical decoder1 Input packet from optical sw1 Optical encoder Optical decoder2 Input packet from optical sw2 b11 t0 t1 O1 t2 Optical decoder3 OC encoder/decoder M. Murata 14 Osaka University Advanced Network Architecture Research タイムシーケンサーによる スケジューリングの実現 Packet 1 Packet 2 Packet 1 Synchronized packets Packet 2 t 1slot =Processing time of scheduler for a packet 1/2 time slot M. Murata Optical fiber delay line 1/24 time slot 2x2 optical switch 15 Osaka University Advanced Network Architecture Research 光パケットスイッチ ー波長変換を行う場合ー Optical Switching Unit Optical Scheduling Unit Optical Buffering Unit Scheduler S1 Optical SW Optical SW1 l1 l1 SC+Gate l lW l b1W l1 SC+Gate OC Encoder/ OC Decoder Encoder/ Decoder 1 lW SC+Gate SC+Gate t1 t1 t2 SC+Gate SC+Gate t2 SC+Gate SC+Gate 1 l lW lW t0 SC+Gate SC+Gate b11 t0 l-MUX Optical SW Optical SW1 SC+Gate l1- lW l-MUX lW Time Synchronizer I1 l-DEMUX l1- lW lW Photonic label label lPhotonic 1 processor processor Photonic Photoniclabel label processor processor Header Header lW l1- lW O1 l 1 SC+Gate 1 Scheduler S2 M. Murata lW l1 Photonic label lPhotoniclabel processor processor 1 Photonic Photoniclabel label processor processor Optical SW Optical SW1 Optical SW Optical SW1 Time Synchronizer I2 l-DEMUX l1- lW lW Header Header lW SC+Gate l1 SC+Gate SC+Gate OC Encoder/ OC Decoder Encoder/ Decoder l lW l 1 SC+Gate SC+Gate SC+Gate SC+Gate SC+Gate l lW b2W l1 t0 t1 SC+Gate SC+Gate 1 1 SC+Gate lW SC+Gate t2 t0 b21 lW t1 t2 O2 l 1 16 Osaka University Advanced Network Architecture Research 波長変換による バッファの有効利用 SC+Gate SOA gate switch array Gate sw. l1 Input packet on li b1W Gate sw. EDFA l1 lN b11 t0 t1 Gate sw. SC fiber t2 AWG Gate sw. l W lW l1 t0 t1 t2 Gate sw. Gate sw. SC: Super-continuum AWG: Arrayed waveguide grating M. Murata 17 Osaka University Advanced Network Architecture Research WDMバッファのための パケットスケジューリング Multi-server and Multiqueue with “Join-theShortest-Queue” scheduling policy Buffer Depth B Delay Line Unit D W Wavelengths Optical Packets Wavelength l2 Packet joins the shortest queue M. Murata Wavelength l1 Wavelength lw 18 Osaka University Advanced Network Architecture Research 遅延線単位D の影響 小さくした場合：バッフ ァ容量小 大きい場合：ダミーバ イトを挿入することに よる利用効率の低下 1 W=2 W=3 1E-02 1E-03 1E-04 1E-05 W=4 1E-06 W=6 1E-07 1E-08 1E-09 M. Murata W=1 1E-01 Packet Loss Probability バッファの深さを一定と した場合（B = 64） Delay Line Unit Dを r = 0.8 W=8 0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45 0.5 Delay Line Unit D 19 Osaka University Advanced Network Architecture Research 波長数の効果 1 B = 64 Packet Loss Probability 1E-02 1E-04 r = 0.85 1E-06 1E-08 1E-10 r = 0.8 r = 0.75 1E-12 r = 0.7 r = 0.65 1E-14 1E-16 1E-18 M. Murata 5 10 15 20 The Number of Wavelengths W 20 Osaka University Advanced Network Architecture Research 波長数の影響 波長数W =１の場合（波長変換を 行わない場合に相当） 波長数W =８の場合 1 1 r = 0.85 Packet Loss Probability Packet Loss Probability 1E-02 1E-04 r = 0.8 1E-06 1E-08 1E-10 r = 0.75 1E-12 1E-14 r = 0.65 1E-16 1E-18 M. Murata 0 200 r = 0.7 400 600 800 Buffer Depth B 1E-02 r = 0.85 1E-04 1E-06 r = 0.8 1E-08 1E-10 1E-12 r = 0.7 1E-14 r = 0.65 r = 0.75 1E-16 1000 1E-18 0 20 40 60 80 Buffer Depth B 100 120 21 Osaka University Advanced Network Architecture Research IPパケット長分布の影響 IPパケット長分布 遅延線の影響 1 Packet Loss Probability Probability Density 1 1E-02 1E-04 1E-06 1E-08 0 200 400 600 800 100012001400 Packet Length W = 1W = W = 3 2 1E-01 1E-02 1E-03 W=4 1E-04 1E-05 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 Delay Line Unit D “WAN Packet Size Distribution,” http://www.nlanr.net/NA/Learn/packetsizes.html M. Murata 22 Osaka University Advanced Network Architecture Research 今後の課題 実現性？ パケット棄却率10-6 100Gb/s、W = 10、B = 100、 D = 0.3、平均パケット 長2,000 bits → ファイバ遅延線120m GMPLSへの対応 経路制御（経路設定）の実現方法？ ポリシーサービスの実現性の検討 MPLS over ATMにおけるトラヒックエンジニアリングの適用 M. Murata 23 Osaka University
© Copyright 2024 ExpyDoc
