TE8201PF Datasheet TE8201PF プログラマブル同期分離ＬＳＩ Ver.2 【概要】 高精細液晶、プラズマディスプレイ用の同期分離デバイスです。 NTSC/PAL/SECAM、HDTV等のVIDEO信号及びPCの入力信号から、 水平同期信号及び垂直同期信号を分離します。 以下の特長を持ちます。 1. VIDEO入力ポートは3値同期に対応。ゼロクロスを検出し同期分離。 2. PC入力ポート2系統、VIDEO入力ポート2系統。 3. 同期信号の周期計測機能。計測値より入力信号の解像度を識別可能。 4. 選択ポート以外から入力の同期信号の周期計測機能。（バックグラウンド周期計測） 5. スカートコネクタ対応（ロジック同期信号入力ポートを、アナログ対応） 6. 同期信号の自走回路内蔵（入力信号無しでも同期信号を発生） 7. 水平・垂直同期信号パルス幅の計測 8. スタンバイモード時に、同期信号入力の周期計測可能。 9. コピーガード信号も含めたノイズ耐性の強化 10. ノイズマスクによりノイズ耐性を向上。欠落補間により同期抜けに対応。 11. PC入力ポートは、UXGA解像度対応。SyncOnGreen対応。 12. PCロジック入力ポートは、5Vトレラント。 13. クランプパルス出力機能。位相及びパルス幅が調整可能。 14. CMOS 3.3V単一電源。 15. 内部レジスタのリードライトは、I2Cインターフェイス。 16. 垂直同期期間の水平同期パルス等をマスクするプログラマブルゲート信号を出力。 17. 48ピンQFP 鉛フリー対応パッケージ Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 1 TE8201PF 頁 【目次】 【概要】 ･･････････････････････････････････････････････････････････････････････････････････ 【目次】 ･･････････････････････････････････････････････････････････････････････････････････ 【内部ブロック図】 ･･･････････････････････････････････････････････････････････････････････ 【機能別目次】 ･･･････････････････････････････････････････････････････････････････････････ 【応用回路例】 ･･･････････････････････････････････････････････････････････････････････････ 【端子配列】 ････････････････････････････････････････････････････････････････････････････ 【端子説明】 ････････････････････････････････････････････････････････････････････････････ 【レジスタ一覧】 ･････････････････････････････････････････････････････････････････････････ 【レジスタ詳細】 ･････････････････････････････････････････････････････････････････････････ 【動作説明】 ････････････････････････････････････････････････････････････････････････････ 【絶対最大定格】 ･････････････････････････････････････････････････････････････････････････ 【推奨動作条件】 ･････････････････････････････････････････････････････････････････････････ 【直流特性】 ････････････････････････････････････････････････････････････････････････････ 【交流特性】 ････････････････････････････････････････････････････････････････････････････ 【クロック入力条件】 ･････････････････････････････････････････････････････････････････････ 【リセット入力条件】 ･････････････････････････････････････････････････････････････････････ 【外形寸法図】 ･･･････････････････････････････････････････････････････････････････････････ 1 2 2 3 4 5 6 12 13 47 84 84 85 90 100 101 102 【内部ブロック図】 R_IN C_CLPG1 クランプ GIN1 同期 H'1 分離 HINA1 H1 HIN1 VIN1 クランプ H2 V2 VIN2 クランプ VIDEOIN1 クランプ TVIDEOIN1 C_CLPV2 クランプ VIDEOIN2 クランプ TVIDEOIN2 極性 調整 同期 Ｇ3 分離 P3 3値 T3 分離 セレクタ V T P 極性 調整 同期 抽出 3値 T4 分離 AVDD1 AVDD2 HA2 モード 検出 G-B H-B V-B 極性 切替 HDOUT BGP HA3 MSK0 BGP 生成 極性 切替 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙ ｹﾞｰﾄﾊﾟﾙｽ 生成 MSK1 マスク 合成 極性 切替 V遅延 調整 極性 切替 VDOUT 極性 切替 OEOUT VA4 VA3 VA2 VA1 周期計測 HA5 パルス幅 制限 ノイズマスク 生成 補間 パルス インターレー ス検出 VA5 OE ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ 生成 極性 調整 極性 調整 H-B1 V-B1 モード V 検出 分離 Ｉ２ Ｃ ｲﾝﾀｰﾌｪｲｽ 極性 調整 基準電 圧出力 周期計測 SUB_ADRS C_BGPW MSKOUT VDD1 VDD2 VDD3 周期計測 #STBY #RSET X1 X0 Rev.1.03 C_BGPD HA4 3値 検出 G4 同期 分離 P4 HA1 3値同期 NC0 NC1 ノイズマスク 生成 V 分離 同期 分離 G2 HIN2 C_CLPV1 H V1 補間 パルス パルス幅計測 周期計測 極性 調整 L1 クランプ C_CLPG2 GIN2 基準電 流生成 同期 分離 G1 GND1 GND2 GND3 GND4 GND5 GND6 GND7 GND8 GND9 GND10 SDA SCL VCLP TOKYO ELECTRON DEVICE LIMITED 2 TE8201PF 【機能別目次】 頁 【同期分離調整】･･･閾値、ヒステリシス、バイアス電流調整 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【入力セレクタ】･･･出力用、ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ用 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【極性調整】･･･出力用、ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ用 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【モード検出】･･･出力用、ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ用 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【垂直分離】･･･出力用、ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ用 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【3値同期抽出/検出】 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【パルス幅計測/周期計測】･･･出力用、ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ用、垂直同期周期平均化計測 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【内部ノイズマスク】･･･水平同期内部マスク、垂直同期内部マスク、パルス幅制限 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【同期欠落補間/同期出力】 ・レジスタ詳細 ･････････････････････････････････････････････････････････ （同期出力制御） ････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【垂直同期信号遅延調整】 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【出力マスク信号】 BGP出力、MSKOUT出力、ブランキングパルス出力、同期信号有無 ・レジスタ詳細 ･････････････････････････････････････････････････････････ （MSKOUT出力） ･････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ （MSKOUT出力） ･････････････････････････････････････････････････････ 【フィールド判別信号】 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【基準電圧出力/基準抵抗端子】 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【I2Cインターフェース】 ・レジスタ詳細 ･･･････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【スタンバイモード】 ・レジスタ詳細 ･････････････････････････････････････････････････････････ ・動作説明 ･････････････････････････････････････････････････････････････ 【絶対最大定格、推奨動作条件】 ･･････････････････････････････････････････ 【直流特性】 ･････････････････････････････････････････････････････････ 【交流特性】 ･････････････････････････････････････････････････････････ 【外形寸法図】 ･････････････････････････････････････････････････････････ Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 17-18,41-42 47-52 13 53 14 54-59 15-16 54-59 24 54-59 15 60-61 24-32,45 62-64 19-21 65-68 35-36,38,40-41 31 69-71 23 72 33-35,37,39 22-23,44 73-74,78-79 75 32 76-77 なし 80 なし 81-82 24 83 84 85-89 90-101 102 3 TE8201PF NC1 #STBY Clamp Pulse V-Sync Output H-Sync Output HIN2 VDD2 VIN2 HDOUT BGP VDOUT GND5 MSKOUT 39 22 40 21 X1 41 20 42 19 VDD3 TE8201PF GND4 43 44 17 45 16 46 47 48 15 C_CLPV1 1 2 3 4 5 6 VIN1 HIN1 SCL VDD1 SUB_ADRS R_IN VCLP C_BGPD AVDD2 14 13 8 9 10 11 12 7 I2C I/F SDA 18 GND9 GND10 VIDEOIN1 TVIDEOIN1 A_3.3 3.3kx2 GND8 1M X0 15 47pF D_3.3 36 35 34 33 32 31 30 29 28 27 26 25 37 24 23 38 #RSET RESET STND BY OEOUT 3.3kx2 GND6 NC0 GND7 Odd/Even Output Mask PulseOutput 【応用回路例】 33pF C_BGPW 33pF GIN2 C_CLPG2 GND3 HINA1 C_CLPG1 GIN1 GND2 TVIDEOIN2 VIDEOIN2 C_CLPV2 AVDD1 GND1 11k 10x4 1uF E_5.0V 1uF 1k 470 470 1uF 680 1uF 100 0.01uF 1000pF 2.2k PC input CH1 220 4.7k 1uF H Sync V Sync Green PC input CH2 H Sync V Sync Green 1uF E_3.3V 1uF 1uF 22k 1k 22k 47 47pF 22k 1k 47 0.01uF 0.01uF 47pF 10k D_xxV=Digital電源 A_xxV=Analog電源 E_xxV=外部Analog電源 （E=Aでも可） 1kx2 100x2 0.01uFx2 1uF VIDEO Input CH1 10k 1000pFx2 22k VIDEO Input CH2 1uF 1kx2 100x2 0.01uFx2 1000pFx2 10k Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 4 TE8201PF NC1 #RSET #STBY GND8 HIN2 VDD2 VIN2 HDOUT BGP VDOUT MSKOUT GND5 OEOUT GND7 GND6 NC0 【端子配列】 36 35 34 33 32 31 30 29 28 27 26 25 37 24 23 38 39 GND4 VIN1 22 21 HIN1 SCL X0 40 41 20 SDA X1 42 19 VDD3 43 18 VDD1 SUB_ADRS GND9 44 17 R_IN GND10 45 16 VCLP VIDEOIN1 TVIDEOIN1 46 47 48 15 C_BGPD AVDD2 C_CLPV1 14 13 1 2 3 4 5 6 7 8 9 10 11 12 C_BGPW GIN2 C_CLPG2 GND3 HINA1 C_CLPG1 GIN1 GND2 TVIDEOIN2 VIDEOIN2 C_CLPV2 AVDD1 GND1 Analog信号 ・ Sync Signal Input ・ Voltage References Output ・ Clamp Voltage References input ・ Resistor Terminal ・ Capacitance Terminal VDD，AVDD，GND ・ 3.3V Power Supply for Analog ・ 3.3V Power Supply for Logic ・ Ground Logic信号 ・ Input Buffer ・ Input 3.3V CMOS schmitt ・ Input Buffer 5V Tolerant(schmitt) ・ I/O Buffer (IOL=12mA or Pseudo Open Drain schmitt) ・ OSC Buffer ・ Output Buffer (IOL=12mA ) ・ Output Buffer (IOL=8mA ) ・ No Connect Rev.1.03 : : : : : 4,5,7,9,12,46,47 16 3,8,11,48 17 13,15 : 2,14 : 19,27,43 : 1,6,10,24,31,34 35,40,44,45 : : : : : : : : 18 38,39 21,22,23,25,26 20 41,42 28 29,30,32,33 36,37 TOKYO ELECTRON DEVICE LIMITED 5 TE8201PF 【端子説明】 【同期信号入力】 シンボル VIDEOIN1 Pin. I/O レベル 内容 46 Ｉ Analog VIDEO同期信号入力端子１です。負極性同期信号対応です。 本端子入力より、水平同期信号及び垂直同期信号の分離が可能です。 VIDEO信号,Y信号を、容量を介して入力してください。 本端子を使用しない場合は開放もしくはAVDDにプルアップしてください。 閾値、バイアス電流およびヒステリシス電圧を調整可能です。 ３値同期信号を分離可能です(簡易３値同期分離)。 ２値／３値を判定するための、正極性同期検出端子を兼ねています。 正極性同期信号分離の閾値調整が可能です。 ＜等価回路＞ C_CLPV1 Comparator Comparator VIDEOIN1 Comparator VIDEOIN2 4 Ｉ Analog TVIDEOIN1 47 Ｉ Analog VIDEO同期信号入力端子２です。 機能及び内部回路はVIDEOIN1(46pin)と同一です。 VIDEO3値同期信号入力用端子１です。VDIDEOIN1端子とペアで使用します。 VIDEO信号,Y信号を、容量を介して入力してください。 本端子を使用することで、ペデスタルレベルを閾値とした高精度な同期 信号が分離可能です(ゼロクロス３値同期分離)。 本端子を使用しない場合は開放もしくはVCLPにプルアップしてください。 ＜等価回路＞ C_CLPV1 Comparator TVIDEOIN1 TVIDEOIN2 5 Ｉ Analog GIN1 7 Ｉ Analog VIDEO３値同期信号入力用端子２です。VIDEOIN2端子とペアで使用します。 機能及び内部回路はTVIDEOIN1(47pin)と同一です。 PCのGREEN信号入力端子１です。 GREEN信号を、容量を介して入力してください。 SyncOnGreenより、水平同期信号および垂直同期信号を分離します。 本端子を使用しない場合は開放もしくはAVDDにプルアップしてください。 閾値、バイアス電流およびヒステリシス電圧を調整可能です。 ＜等価回路＞ C_CLPG1 Comparator GIN1 Comparator GIN2 12 Rev.1.03 Ｉ Analog PCのGREEN信号入力端子2です。 機能及び内部回路はGN1(7pin)と同一です。 TOKYO ELECTRON DEVICE LIMITED 6 TE8201PF 【同期信号入力】 シンボル HINA1 Pin. I/O レベル 内容 9 I Analog PCのAnalogレベル入力対応Logic水平同期信号入力端子１です。 Logic専用のHIN1端子（22pin)と用途に応じて切り替えて使います。 必ず、容量を介して入力してください。 Logic水平同期信号を入力する場合は、外付け回路で振幅を制限してから 本端子に入力してください。 入力信号がLogicの場合正極性／負極性いずれも入力可能です。 入力信号が複合同期信号の場合、垂直同期信号を分離可能です。 本端子を使用しない場合は開放もしくはAVDDにプルアップしてください。 ＜等価回路＞ C_CLPV1 Comparator Comparator HINA1 Comparator HIN1 22 Ｉ Logic HIN2 25 Ｉ Logic VIN1 23 Ｉ Logic VIN2 26 Ｉ Logic 【同期信号出力】 シンボル HDOUT VDOUT Rev.1.03 PCのLogic水平同期信号入力端子１です。 ５VTolerant(schmitt)です。水平同期もしくは複合同期信号を入力します。 入力信号がコンポジット信号の場合、垂直同期信号を分離可能です。 正極性／負極性いずれも入力可能です。本端子を使用しない場合は、 GND電圧もしくはAVDD電圧に確定する様に処理してください。 PCのLogic水平同期信号入力端子２です。 機能及び内部回路はHIN1(22pin)と同一です。 PCのLogic垂直同期信号入力端子１です。 ５VTolerant(schmitt)です。HIN1端子(22pin)もしくはHINA1端子(9pin) とペアで使用します。 正極性／負極性いずれも入力可能です。本端子を使用しない場合は、 GND電圧もしくはAVDD電圧に確定する様に処理してください。 PCのLogic垂直同期信号入力端子２です。 ５V Tolerant(schmitt)です。HIN2端子(25pin)とペアで使用します。 機能及び内部回路はVIN1(23pin)と同一です。 Pin. I/O レベル 内容 28 O Logic 水平同期信号出力です。 出力の極性は、正極性／負極性切換可能です。 出力はディセーブルにすることが出来ます。ディセーブル時はHi-Zになり ますので、ディセーブル時にレベルを確定させる場合には、本端子をVDD 端子電圧もしくはGND端子電圧に抵抗を介して接続してください。 なお、スタンバイ及びリセット時にはHi-Zになります。 29 O Logic 垂直同期信号出力です。 出力の極性は、正極性／負極性切換可能です。 出力はディセーブルにすることが出来ます。ディセーブル時はHi-Zになり ますので、ディセーブル時にレベルを確定させる場合には、本端子をVDD 端子電圧もしくはGND端子電圧に抵抗を介して接続してください。 なお、スタンバイ及びリセット時にはHi-Zになります。 TOKYO ELECTRON DEVICE LIMITED 7 TE8201PF 【マスク信号出力】 シンボル Pin. I/O レベル 内容 MSKOUT 32 O Logic マスクパルス出力端子です。 マスクパルスは、垂直同期パルス及びプログラマブルゲートパルスを 合成して生成します。また、合成せずに垂直同期パルス，プログラマブル ゲートパルスの何れかのみを、マスクパルスとして出力することが 出来ます。プログラマブルゲートパルスは、パルス幅及びパルス発生位置 を調整可能です。出力の極性を、正極性／負極性で切換可能です。 本端子は、スタンバイ及びリセット時にはHi-Zになりますが、レジスタ からの設定によりスタンバイ時にも出力を有効にすることが出来ます。 また、非スタンバイ時にも出力をディセーブルにすることが出来ます。 ディセーブル時はHi-Zになりますのでディセーブル時にレベルを確定 させる場合には、本端子をVDD端子電圧もしくはGND端子電圧に抵抗を 介して接続してください。また、本端子機能をブランキングパルス出力 もしくは入力同期信号の有無情報出力に切替えることが出来ます。 【クランプパルス出力】 シンボル Pin. I/O レベル 内容 BGP 30 O Logic 入力水平同期信号のバックポｰチに発生するクランプパルス出力端子です。 パルスの発生位置は、水平同期パルスのフロントエッジ基準，リアエッジ 基準の何れかをを選択可能です。 パルス幅及びパルス発生位置は、それぞれ個別に調整が可能です。 垂直同期パルス期間、プログラマブルゲートパルス期間に出力をディセー ブルにすることができます。出力の極性を、正極性／負極性で切換可能 です。出力はディセーブルにすることが出来ます。ディセーブル時はHi-Z になりますのでディセーブル時にレベルを確定させる場合には、本端子を VDD端子電圧もしくはGND端子電圧に抵抗を介して接続してください。 また、本端子機能をブランキングパルス出力に切替えることが出来ます。 本端子は、スタンバイ及びリセット時にはHi-Zになります。 【インターレース検出出力】 シンボル Pin. I/O レベル 内容 OEOUT 33 O Logic 入力がインターレースの時のODD/EVEN情報出力端子です。 インターレース時は、垂直同期ﾊﾟﾙｽ期間終了後にOEOUT信号レベルが変化 します。ノンインタｰレース時にも自動的にトグルさせることが可能です。 出力の極性を、正極性／負極性で切換可能です。 出力はディセーブルにすることが出来ます。ディセーブル時はHi-Zになり ますので、ディセーブル時にレベルを確定させる場合には、本端子をVDD 端子電圧もしくはGND端子電圧に抵抗を介して接続してください。 してください。 また、本端子機能をブランキングパルス出力に切替えることが出来ます。 本端子は、スタンバイ及びリセット時にはHi-Zになります。 【I2Cインターフェイス信号】 シンボル Pin. I/O レベル 内容 2 SDA 20 I/O Logic I CのSDA信号です。 スタンバイ時にも通信可能です。リセット時はHi-Zとなります。 SCL 21 I Logic I2CのSCL信号です。 スタンバイ時にも通信可能です。 SUB_ADRS 18 I Logic I2Cのデバイスサブアドレス選択信号です。 本端子のレベルによりデバイスサブアドレスは以下の通り設定されます。 SUB_ADRS=0 : (1110110) SUB_ADRS=1 : (1110111) Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 8 TE8201PF 【OSCインターフェイス信号】 シンボル Pin. I/O レベル 内容 X0 41 I Logic 発振子及び外部クロック接続端子です。 X1 42 O Logic 発振子の外付け定数や基板パターンは、充分な評価をお願い致します。 X0端子(41pin)からクロックを入力する事も可能です。その場合、X1 端子(42pin)は必ずオープンにして下さい。 【基準電圧出力】 シンボル VCLP Pin. I/O レベル 内容 16 O Analog 基準電圧出力端子です。約1.2Vを発生いたします。 C_CLPG1端子(8pin)，C_CLPG2端子(11pin)，C_CLPV1端子(48pin)及び、 C_CLPV2端子(3pin)に、RCフィルタを介して入力してください。 スタンバイ時は、GND端子電圧になります。 ＜等価回路＞ Op-Amp VCLP 【基準電圧入力端子】 シンボル Pin. I/O レベル 内容 C_CLPG1 8 I Analog GIN1端子(7pin)用のクランプ電圧入力端子です。基準電圧出力端子VCLP (16pin)の出力をRCフィルタを介して入力してください。 ＜等価回路＞ C_CLPG1 Comparator GIN1 Comparator C_CLPG2 11 I Analog C_CLPV1 48 I Analog GIN2端子(12pin)用のクランプ電圧入力端子です。 機能及び内部回路はC_CLPG1(8pin)と同一です。 VIDEOIN1端子(46pin)用のクランプ電圧入力端子です。 基準電圧出力端子VCLP(16pin)の出力をRCフィルタを介して入力して ください。 ＜等価回路＞ C_CLPV1 Comparator Comparator VIDEOIN1 Comparator C_CLPV2 Rev.1.03 3 I Analog VIDEOIN2端子(4pin)用のクランプ電圧入力端子です。 機能及び内部回路はC_CLPV1(48pin)と同一です。 TOKYO ELECTRON DEVICE LIMITED 9 TE8201PF 【基準抵抗端子】 シンボル R_IN Pin. I/O レベル 内容 17 I Analog 内部回路の基準電流を決める抵抗端子です。端子電圧は約1.1Vです。 11kΩをGND端子との間に接続してください。 本端子は、スタンバイ時にGND端子電圧になります。 ＜等価回路＞ R_IN 1.2V 【BGP設定端子】 シンボル C_BGPW Pin. I/O レベル 内容 13 I Analog BGP端子(30pin)から出力するクランプパルスの、パルス幅設定端子です。 本端子とGNDとの間に容量を接続してください。 なお、パルス幅はレジスタ設定値を調整することで変更可能です。 ＜等価回路＞ Comparator C_BGPW C_BGPD 15 I Analog BGP端子(30pin)から出力するクランプパルスの発生位置の設定端子です。 本端子とGNDとの間に容量を接続してください。 尚、クランプパルスの発生位置はレジスタ設定値を調整することで変更 可能です。 ＜等価回路＞ Comparator C_BGPD Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 10 TE8201PF 【スタンバイ信号】 シンボル Pin. I/O レベル 内容 #STBY 39 I Logic スタンバイ入力端子です。Lowレベル：スタンバイです。 スタンバイ時に、Logic出力端子は全てHi-Zになりますが、I2C通信は 可能です。スタンバイ復帰後の各レジスタの設定は、スタンバイ設定前 の値が保持されます。 【リセット信号】 シンボル #RSET Pin. I/O レベル 内容 38 I Logic リセット入力端子です。Lowレベル：リセットです。 リセット時に、Logic端子は全てHi-Zになります。 リセット信号は非同期入力です。 リセット解除後の各レジスタの設定は、初期化されます。 【電源】 シンボル VDD1 VDD2 VDD3 AVDD1 AVDD2 Pin. I/O 19 27 43 2 14 - レベル - 【GND】 シンボル GND1 GND2 GND3 GND4 GND5 GND6 GND7 GND8 GND9 GND10 Pin. I/O 1 6 10 24 31 34 35 40 44 45 - レベル 内容 GND端子です。 必ず全10pinとも接続してください。 - 【Ｎ．Ｃ端子】 シンボル NC0 NC1 Pin. I/O 36 37 - レベル 内容 N.C端子です。 必ず、オープンにしてください。 Rev.1.03 内容 3.3V電源入力端子です。全pin同一電圧にしてください。 同期信号のジッタ低減のために、他の周辺Logic回路の電源ノイズの影響 を受けないようにしてください。 3.3Vアナログ回路用電源入力端子です。全pin同一電圧にしてください。 同期信号のジッタを低減するために、特に他の周辺Logic回路及び本LSIの VDD電源ノイズの影響を受けないようにしてください。 TOKYO ELECTRON DEVICE LIMITED 11 TE8201PF 【レジスタ一覧】 アドレス A7－A0 入力選択 00000000 00 00000001 01 PC入力極性 入力形式検出 00000010 02 00000011 03 00000100 04 同期分離 00000101 05 性能調整 00000110 06 水平同期 00000111 07 マスク 00001000 08 垂直同期 00001001 09 マスク 00001010 0A 00001011 0B プログラマ 00001100 0C ブル･ゲート スタンバイ他 00001101 0D 00001110 0E 周期計測 00001111 0F 00010000 10 00010001 11 00010010 12 00010011 13 00010100 14 00010101 15 00010110 16 00011011 1B 水平パルス幅 00011100 1C 00011101 1D 計測 00011110 1E 出力制御 00011111 1F ｲﾝﾀｰﾚｰｽ制御 00100000 20 BGP制御 00100001 21 ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ 00100010 22 垂直欠落補間 00100011 23 00101000 28 00101001 29 00101011 2B 書込禁止 ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ 00110000 30 00110001 31 00110010 32 同期制御 00110011 33 BGP制御 00110100 34 水平欠落 00110101 35 補間 00110110 36 00110111 37 00111000 38 同期分離 00111001 39 性能調整 00111010 3A 垂直欠落補間 00111011 3B 入力形式検出 00111100 3C 00111101 3D 出力制御 垂直パルス幅 00111110 3E 00111111 3F 計測 リヴィジョン 01000000 40 ビット 機能概要 Rev.1.03 D7 D6 D5 D4 D3 D2 D1 D0 参照 頁 - - BINSEL1 BINSEL0 - - INSEL1 INSEL0 13 BHPOLG BVPOLG BHPOL BVPOL HPOLG VPOLG HPOL VPOL 14 - - - INTSET WINTYPE INMODE INTYPE1 INTYPE0 15 - - - - BWINTYPE BINMODE BINTYPE1 BINTYPE0 16 - - VIGADJ1 VIGADJ0 VHGADJ1 VHGADJ0 VTGADJ1 VTGADJ0 17 VTTADJ1 VTTADJ0 VIVADJ1 VIVADJ0 VHVADJ1 VHVADJ0 VTVADJ1 VTVADJ0 18 HMSKMD1 HMSKMD0 HCMSKE HVMSKE HMSKW11 HMSKW10 HMSKW9 HMSKW8 19 HMSKW7 HMSKW6 HMSKW5 HMSKW4 HMSKW3 HMSKW2 HMSKW1 HMSKW0 20 VMSKMD1 VMSKMD0 - - - - - - 20 VMSKW15 VMSKW14 VMSKW13 VMSKW12 VMSKW11 VMSKW10 VMSKW9 VMSKW8 21 VMSKW7 VMSKW6 VMSKW5 VMSKW4 VMSKW3 VMSKW2 VMSKW1 VMSKW0 - HCMSKW2 HCMSKW1 HCMSKW0 - HCMSKST2 HCMSKST1 HCMSKST0 22 - - - - MSKOMD1 MSKOMD0 MSKOPOL MSKOE 23 書込禁止 書込禁止 STBY - VSEPSEL VPDLYWF VPDLYW1 VPDLYW0 23 - - - - - VMSKREF１ VMSKREF0 HCNTRNG 24 - - - - CUNTH11 CUNTH10 CUNTH8 25 CUNTH9 CUNTH7 CUNTH6 CUNTH5 CUNTH4 CUNTH3 CUNTH2 CUNTH1 CUNTH0 - - - - BCUNTH11 BCUNTH10 BCUNTH9 BCUNTH8 BCUNTH7 BCUNTH6 BCUNTH5 BCUNTH4 BCUNTH3 BCUNTH2 BCUNTH1 BCUNTH0 CUNTV15 CUNTV14 CUNTV13 CUNTV12 CUNTV11 CUNTV10 CUNTV9 CUNTV8 CUNTV7 CUNTV6 CUNTV5 CUNTV4 CUNTV3 CUNTV2 CUNTV1 CUNTV0 BCUNTV15 BCUNTV14 BCUNTV13 BCUNTV12 BCUNTV11 BCUNTV10 BCUNTV9 BCUNTV8 BCUNTV7 BCUNTV6 BCUNTV5 BCUNTV4 BCUNTV3 BCUNTV2 BCUNTV1 BCUNTV0 26 27 28 - - BNONH BNONV - - NONH NONV 29 - - - - - - COUNTW9 COUNTW8 30 COUNTW7 COUNTW6 COUNTW5 COUNTW4 COUNTW3 COUNTW2 COUNTW1 COUNTW0 - BGPSL MSKOUTSL OEOUTSL HDOE VDOE HDOPOL VDOPOL 31 - - - - INTDET OEOUTE OEOPOL OEOTGL 32 - BGPMD1 BGPMD0 BGPD2 BGPD1 BGPD0 BGPW1 BGPW0 33 - - - - - BGPOE BGPPOL BGPPOS 34 - BLKST1 BLKST0 BLKEND1 BLKEND0 HBLKEN VBLKEN BLKPOL 34 - - VINPW2 VINPW1 VINPW0 VINPE - HINPE - - - - - VINPLINE10 VINPLINE9 VINPLINE8 35 36 VINPLINE7 VINPLINE6 VINPLINE5 VINPLINE4 VINPLINE3 VINPLINE2 VINPLINE1 VINPLINE0 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 37 - - VBLKST5 VBLKST4 VBLKST3 VBLKST2 VBLKST1 VBLKST0 37 - - VBLKEND5 VBLKEND4 VBLKEND3 VBLKEND2 VBLKEND1 VBLKEND0 CBLSYNC HACCU - HIN1_E HINPSEL - - - 38 - - - BGPD3 - - - BGPW2 39 - - - - HINPH11 HINPH10 HINPH9 HINPH8 40 HINPH7 HINPH6 HINPH5 HINPH4 HINPH3 HINPH2 HINPH1 HINPH0 - - - - - - HINPW9 HINPW8 HINPW7 HINPW6 HINPW5 HINPW4 HINPW3 HINPW2 HINPW1 HINPW0 - - - VIGADJ2 - - - VIVADJ2 - VTGADJA2 VTGADJA1 VTGADJA0 - - VHGADJA1 VHGADJA0 42 - - - - - - VTLADJ1 VTLADJ0 42 - - - - - - - VINPLINEH 43 - - - - - - - HINA1LOGIC 43 - - - - - NONHIGHZ NONHOVNSEL 44 COUNTVW15 COUNTVW14 COUNTVW13 COUNTVW12 COUNTVW11 COUNTVW10 COUNTVW9 COUNTVW8 45 COUNTVW7 COUNTVW6 COUNTVW5 COUNTVW4 COUNTVW3 COUNTVW2 COUNTVW1 COUNTVW0 45 REVREG7 REVREG6 REVREG5 REVREG4 REVREG3 REVREG2 REVREG1 REVREG0 46 TOKYO ELECTRON DEVICE LIMITED 12 41 41 TE8201PF 【レジスタ詳細】 【入力選択レジスタ】 Address ： 00 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 - - BINSEL１ BINSEL0 - - INSEL1 INSEL0 - - - 0 R/W 0 - 0 R/W 0 0 0 R/W 0 R/W 0 ・ D0： INSEL0 ･････ 入力選択レジスタ０ D1： INSEL1 ･････ 入力選択レジスタ１ PC２系統，VIDEO２系統ある入力ポートから、HDOUT(28pin)，VDOUT(29pin)へ出力すべき 入力ポートを選択します。 初期値は、INSEL0=0，INSEL1=0であり、HIN1,VIN1,GIN1が選択されています。 D1 D0 選択される入力ポート HIN1(22pin)もしくはHINA1(9pin)，VIN1(23pin)，GIN1(7pin) 0 0 0 1 HIN2(25pin)，VIN2(26pin)，GIN2(12pin) 1 0 VIDEOIN1(46pin)，TVIDEOIN1(47pin) 1 1 VIDEOIN2(4pin)，TVIDEOIN2(5pin) ・ D4： BINSEL0 ･････ バックグラウンド周期計測用入力選択レジスタ０ D5： BINSEL1 ･････ バックグラウンド周期計測用入力選択レジスタ１ 本LSIは、レジスタINSEL0,INSEL1で選択された入力ポートとは独立に、BINSEL0,BINSEL1で 選択した同期信号の周期計測が可能です。 PC２系統，VIDEO２系統ある入力ポートから選択を行います。 初期値は、BINSEL0=0，BINSEL1=0であり、HIN1,VIN1,GIN1が選択されています。 D1 D0 選択される入力ポート HIN1(22pin)もしくはHINA1(9pin)，VIN1(23pin)，GIN1(7pin) 0 0 0 1 HIN2(25pin)，VIN2(26pin)，GIN2(12pin) 1 0 VIDEOIN1(46pin)，TVIDEOIN1(47pin) 1 1 VIDEOIN2(4pin)，TVIDEOIN2(5pin) Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 13 TE8201PF 【PC入力極性レジスタ】 Address ： 01 ビット名称 R/W 初期値 ・ D0： VPOL D1： HPOL D7 D6 D5 D4 D3 D2 D1 D0 BHPOLG BVPOLG BHPOL BVPOL HPOLG VPOLG HPOL R/W 0 R/W 0 R R R - R/W 0 R - R/W 0 - - VPOL ･････ 垂直同期信号極性 ･････ 水平同期信号極性 レジスタINSEL0,INSEL1で選択された入力ポートがPCの場合、Logic水平同期信号及び Logic垂直同期信号の極性を判定します。 VPOL 極性 正極性 0 1 負極性 HPOL 0 1 極性 正極性 負極性 ・ D2： VPOLG ･････ 垂直同期信号極性判定ゲイン D3： HPOLG ･････ 水平同期信号極性判定ゲイン 垂直同期信号極性及び水平同期信号極性の判定は、それぞれ検出感度を設定できます。 判定時間(TVPA,THPA)は同期パルス幅の影響で、以下の式より求めた数値から誤差を生じます。 VPOLG 感度 判定時間(TVPA) 備考 TCLK：ｸﾛｯｸ周期 TVPA ＝ TCLK X 218 0 低 1 高 TVPA ＝ TCLK X 214 HPOLG 0 1 感度 低 高 判定時間(THPA) THPA ＝ TCLK X 218 THPA ＝ TCLK X 214 備考 TCLK：ｸﾛｯｸ周期 ・ D4： BVPOL ･････ バックグラウンド垂直同期信号極性 D5： BHPOL ･････ バックグラウンド水平同期信号極性 レジスタBINSEL0,BINSEL1で選択された入力ポートがPCの場合、Logic水平同期信号及び Logic垂直同期信号の極性を判定します。 BVPOL 極性 正極性 0 1 負極性 BHPOL 0 1 極性 正極性 負極性 ・ D6： BVPOLG ･････ バックグラウンド垂直同期信号極性判定ゲイン D7： BHPOLG ･････ バックグラウンド水平同期信号極性判定ゲイン バックグラウンド垂直同期信号極性及びバックグラウンド水平同期信号極性の判定は、それぞれ 検出感度を設定できます。判定時間(TBVPA,TBHPA)は同期パルス幅の影響で、以下の式より求めた 数値から誤差を生じます。 BVPOLG 感度 判定時間(TVPA) 備考 TBVPA ＝ TCLK X 218 TCLK：ｸﾛｯｸ周期 0 低 1 高 TBVPA ＝ TCLK X 214 BHPOLG 0 1 Rev.1.03 感度 低 高 判定時間(THPA) TBHPA ＝ TCLK X 218 TBHPA ＝ TCLK X 214 備考 TCLK：ｸﾛｯｸ周期 TOKYO ELECTRON DEVICE LIMITED 14 TE8201PF 【入力形式検出レジスタ】 Address ： 02 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D1 D2 D0 - - - INTSET WINTYPE INMODE INTYPE1 - - - 0 R/W 1 R 0 R/W 1 R 0 R/W 1 INTYPE0 - - ・ D0： INTYPE0 ･････ 入力同期信号形式検出０ D1： INTYPE1 ･････ 入力同期信号形式検出１ レジスタINSEL0,INSEL1で選択された同期信号の形式を検出します。 INTYPE1 INTYPE0 同期信号の形式 0 PC SyncOnGreen同期信号入力、もしくは入力無し 0 0 1 PC Logic同期信号入力 1 0 VIDEO ２値同期信号入力 1 1 VIDEO ３値同期信号入力 ・ D2： INMODE ･････ PC入力形式自動切替イネーブル ・ D3： WINTYPE ･････ PC入力形式切替 レジスタINSEL0,INSEL1で選択した同期信号入力がPCの場合、その同期信号がSyncOnGreen 信号かLogic同期かを判定して自動的に切替えることが出来ます。 また、WINTYPEの設定により、SyncOnGreenを選択するかLogic同期信号を選択するかを 強制的に切替えることが可能です。 INMODE WINTYPE PC入力時の、同期信号の切替 SyncOnGreen信号を強制的に選択 0 0 0 1 Logic同期信号を強制的に選択 1 x 同期信号入力が、SyncOnGreen信号かLogic同期信号かを判定して 1 x 自動的に切替える ・ D4： INTSET ･････ ３値同期分離方式切替 レジスタINSEL0,INSEL1で選択した同期信号入力がVIDEOで且つ３値同期の場合、分離方法 を、簡易３値同期分離とゼロクロス３値同期分離とで選択できます。 INTSET ３値同期分離方式 簡易３値同期分離 0 1 ゼロクロス３値同期分離 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 15 TE8201PF 【ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ入力形式検出レジスタ】 Address ： 03 D7 D6 ビット名称 R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 - - BWINTYPE BINMODE BINTYPE1 - - R 0 R/W 1 R 0 R/W 1 BINTYPE0 - - ・ D0： BINTYPE0 ･････ バックグラウンド入力同期信号形式検出０ D1： BINTYPE1 ･････ バックグラウンド入力同期信号形式検出１ レジスタBINSEL0,BINSEL1で選択された同期信号の形式を検出します。 VIDEO同期信号入力が２値か３値かの判別は出来ません。 BINTYPE1 BINTYPE0 同期信号の形式 0 0 PC SyncOnGreen同期信号入力、もしくは入力無し 0 1 PC Logic同期信号入力 1 0 VIDEO 同期信号入力 1 1 － ・ D2： BINMODE ･････ バックグラウンドPC入力形式自動切替イネーブル ・ D3： BWINTYPE ･････ バックグラウンドPC入力形式切替 レジスタBINSEL0,BINSEL1で選択した同期信号入力がPCの場合、その同期信号がSyncOnGreen 信号かLogic同期かを判定して自動的に切替えることが出来ます。 また、BWINTYPEの設定により、SyncOnGreenを選択するかLogic同期信号を選択するかを 強制的に切替えることが可能です。 BINMODE BWINTYPE PC入力時の、同期信号の切替 0 0 SyncOnGreen信号を強制的に選択 0 1 Logic同期信号を強制的に選択 1 x 同期信号入力が、SyncOnGreen信号かLogic同期信号かを判定して 1 x 自動的に切替える Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 16 TE8201PF 【PC同期分離性能調整レジスタ】 Address ： 04 D7 ビット名称 R/W 初期値 0 0 D6 D5 D4 D3 D2 D1 D0 VIGADJ1 VIGADJ0 VHGADJ1 VHGADJ0 VTGADJ1 VTGADJ0 R/W 0 R/W 1 R/W 0 R/W 1 R/W 0 R/W 1 ・ D0： VTGADJ0 ･････ SyncOnGreen同期分離閾値調整０ D1： VTGADJ1 ･････ SyncOnGreen同期分離閾値調整１ GIN1(7pin)，GIN2(12pin)共通の、同期分離閾値調整です。 VTGADJ1 VTGADJ0 閾値電圧 備考 低 閾値電圧値は、【直流特性】の項 0 0 0 1 をご覧ください。 1 0 1 1 高 ・ D2： VHGADJ0 ･････ SyncOnGreen同期分離ヒステリシス値調整０ D3： VHGADJ1 ･････ SyncOnGreen同期分離ヒステリシス値調整１ GIN1(7pin)，GIN2(12pin)共通の、同期分離ヒステリシス値調整です。 VHGADJ1 VHGADJ0 ヒステリシス電圧 備考 低 ヒステリシス電圧値は、【直流特性】の項 0 0 0 1 をご覧ください。 1 0 1 1 高 ・ D4： VIGADJ0 ･････ 同期分離端子バイアス電流調整０ D5： VIGADJ1 ･････ 同期分離端子バイアス電流調整１ HINA1(9pin)，GIN1(7pin)，GIN2(12pin)共通の、バイアス電流値調整です。 バイアス電流値は、レジスタVIGADJ2の設定によっても変化します。 VIGADJ1 VIGADJ0 バイアス電流 備考 小 バイアス電流値は、【直流特性】の項 0 0 0 1 をご覧ください。 0 1 1 1 大 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 17 TE8201PF 【Video同期分離性能調整レジスタ】 Address ： 05 D7 D6 VTTADJ1 VTTADJ0 ビット名称 R/W R/W R/W 初期値 0 1 D5 D4 D3 D2 D1 D0 VIVADJ1 VIVADJ0 VHVADJ1 VHVADJ0 VTVADJ1 VTVADJ0 R/W 0 R/W 1 R/W 0 R/W 1 R/W 0 R/W 1 ・ D0： VTVADJ0 ･････ VIDEO同期分離閾値調整０ D1： VTVADJ1 ･････ VIDEO同期分離閾値調整１ VIDEOIN1(46pin)，VIDEOIN2(4pin)共通の、同期分離閾値調整です。 VTVADJ1 VTVADJ0 閾値電圧 備考 低 閾値電圧値は、【直流特性】の項 0 0 0 1 をご覧ください。 1 0 1 1 高 ・ D2： VHVADJ0 ･････ VIDEO同期分離ヒステリシス値調整０ D3： VHVADJ1 ･････ VIDEO同期分離ヒステリシス値調整１ VIDEOIN1(46pin)，VIDEOIN2(4pin)共通の、同期分離ヒステリシス値調整です。 VHVADJ1 VHVADJ0 ヒステリシス電圧 備考 低 ヒステリシス電圧値は、【直流特性】の項 0 0 0 1 をご覧ください。 1 0 1 1 高 ・ D4： VIVADJ0 ･････ 同期分離端子バイアス電流調整０ D5： VIVADJ1 ･････ 同期分離端子バイアス電流調整１ VIDEOIN1(46pin)，VIDEOIN2(4pin)共通のバイアス電流値調整です。 バイアス電流値は、レジスタVIVADJ2の設定によっても変化します。 VIVADJ1 VIVADJ0 バイアス電流 備考 小 バイアス電流値は、【直流特性】の項 0 0 0 1 をご覧ください。 1 0 1 1 大 ・ D6： VTTADJ0 ･････ VIDEO正極性同期分離閾値調整０ D7： VTTADJ1 ･････ VIDEO正極性同期分離閾値調整１ ３値同期信号の場合の、正極性同期信号分離の閾値調整です。 VIDEOIN1(46pin)，VIDEOIN2(4pin)共通の調整です。 VTTADJ1 VTTADJ0 閾値電圧 備考 低 閾値電圧値は、【直流特性】の項 0 0 0 1 をご覧ください。 1 0 1 1 高 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 18 TE8201PF 【水平同期マスクレジスタ０】 Address ： 06 D7 HMSKMD1 ビット名称 R/W R/W 初期値 1 D6 D5 D4 D3 HMSKMD0 HCMSKE HVMSKE HMSKW11 R/W 0 R/W 0 R/W 1 R/W 0 D2 D1 D0 HMSKW10 HMSKW9 HMSKW8 R/W 0 R/W 0 R/W 0 ・ D0： HMSKW8 ･････ 水平同期ノイズマスク幅設定８ D1： HMSKW9 ･････ 水平同期ノイズマスク幅設定９ D2： HMSKW10 ･････ 水平同期ノイズマスク幅設定１０ D3： HMSKW11 ･････ 水平同期ノイズマスク幅設定１１ 水平ノイズマスク期間を設定するレジスタ１２ビットの上位４ビットです。 レジスタHMSKMD0=1且つHMSKMD1=0の際に本設定は有効となります。 マスク幅は、〔設定値ｘｸﾛｯｸ周期〕 となります。 注意）HMSKW11-0有効時、本レジスタを10以下には設定しないで下さい。非マスク状態となります。 ・ D4 HVMSKE ･････ 垂直同期期間の水平同期パルス整形 本レジスタの設定により、垂直同期期間の水平同期パルス整形が可能です。 本レジスタを0に設定できるのは、レジスタHMSKMD0，HMSKMD1がともに0の場合のみです。 HVMSKE 設定内容 垂直同期期間の水平同期パルスを整形しない 0 1 垂直同期期間の水平同期パルスを整形する ・ D5 HCMSKE ･････ プログラマブルゲートパルス期間の水平同期パルスマスク 本レジスタの設定により、プログラマブルゲートパルス期間の水平同期パルスの発生を 停止することが出来ます。 プログラマブルゲートパルスのポジションは、アドレス“0B”で設定可能です。 HCMSKE 設定内容 プログラマブルゲートパルスで水平同期パルスをマスクしない 0 1 プログラマブルゲートパルスで水平同期パルスをマスクする ・ D6 D7 HMSKMD0 ･････ 水平同期ノイズマスクモード０ HMSKMD1 ･････ 水平同期ノイズマスクモード１ 本レジスタの設定により、ノイズマスクモードを切替ることが可能です。 HMSKMD1 HMSKMD0 設定内容 ノイズマスク無し 0 0 0 1 ノイズマスク幅は、HMSKW11～０の設定による値となる 1 0 ノイズマスク幅は、〔水平同期周期ｘ０．８７５〕 1 1 ノイズマスク幅は、〔水平同期周期－４ｘＴCLK〕 注）TCLK：ｸﾛｯｸ周期 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 19 TE8201PF 【水平同期マスクレジスタ１】 Address ： 07 D7 D6 HMSKW7 HMSKW6 ビット名称 R/W R/W R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 HMSKW5 HMSKW4 HMSKW3 HMSKW2 HMSKW1 HMSKW0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： HMSKW0 ･････ 水平同期ノイズマスク幅設定０ D1： HMSKW1 ･････ 水平同期ノイズマスク幅設定１ D2： HMSKW2 ･････ 水平同期ノイズマスク幅設定２ D3： HMSKW3 ･････ 水平同期ノイズマスク幅設定３ D4： HMSKW4 ･････ 水平同期ノイズマスク幅設定４ D5： HMSKW5 ･････ 水平同期ノイズマスク幅設定５ D6： HMSKW6 ･････ 水平同期ノイズマスク幅設定６ D7： HMSKW7 ･････ 水平同期ノイズマスク幅設定７ 水平ノイズマスク期間を設定するレジスタ１２ビットの下位８ビットです。 レジスタHMSKMD0=1且つHMSKMD1=0の際に本設定は有効となります。 マスク幅は、〔設定値ｘｸﾛｯｸ周期〕 となります。 注意）HMSKW11-0有効時、本レジスタを10以下には設定しないで下さい。非マスク状態となります。 【垂直同期マスクモードレジスタ】 Address ： 08 D7 D6 VMSKMD1 VMSKMD0 ビット名称 R/W R/W R/W 初期値 1 0 D4 D5 D3 D2 D1 D0 - - - - - - 0 0 0 0 0 0 ・ D6： VMSKMD0 ･････ 垂直同期ノイズマスクモード０ D7： VMSKMD1 ･････ 垂直同期ノイズマスクモード１ 本レジスタの設定により、ノイズマスクモードを切替えることが可能です。 VMSKMD1 VMSKMD0 設定内容 ノイズマスク無し 0 0 0 1 ノイズマスク幅は、VMSKW15～０の設定による値となる 1 0 ノイズマスク幅は、〔垂直同期周期 x 0.9375〕 1 1 ノイズマスク幅は、〔垂直同期周期 x 0.96875〕 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 20 TE8201PF 【垂直同期マスクレジスタ０／１】 Address ： 09 D7 D6 VMSKW15 VMSKW14 ビット名称 R/W R/W R/W 初期値 0 0 D4 D5 D3 D2 D1 D0 VMSKW13 VMSKW12 VMSKW11 VMSKW10 VMSKW9 VMSKW8 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： VMSKW8 ･････ 垂直同期ノイズマスク幅８ D1： VMSKW9 ･････ 垂直同期ノイズマスク幅９ D2： VMSKW10 ･････ 垂直同期ノイズマスク幅１０ D3： VMSKW11 ･････ 垂直同期ノイズマスク幅１１ D4： VMSKW12 ･････ 垂直同期ノイズマスク幅１２ D5： VMSKW13 ･････ 垂直同期ノイズマスク幅１３ D6： VMSKW14 ･････ 垂直同期ノイズマスク幅１４ D7： VMSKW15 ･････ 垂直同期ノイズマスク幅１５ 垂直ノイズマスク期間を設定するレジスタ１６ビットの上位８ビットです。 レジスタVMSKMD1-0=(0,1)の際に本設定は有効となります。 マスク幅は、〔設定値 x ｸﾛｯｸ周期 x 32〕 となります。 Address ： 0A ビット名称 R/W 初期値 D7 D6 D5 D4 D3 D2 D1 D0 VMSKW7 VMSKW6 VMSKW5 VMSKW4 VMSKW3 VMSKW2 VMSKW1 VMSKW0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： VMSKW0 ･････ 垂直同期ノイズマスク幅０ D1： VMSKW1 ･････ 垂直同期ノイズマスク幅１ D2： VMSKW2 ･････ 垂直同期ノイズマスク幅２ D3： VMSKW3 ･････ 垂直同期ノイズマスク幅３ D4： VMSKW4 ･････ 垂直同期ノイズマスク幅４ D5： VMSKW5 ･････ 垂直同期ノイズマスク幅５ D6： VMSKW6 ･････ 垂直同期ノイズマスク幅６ D7： VMSKW7 ･････ 垂直同期ノイズマスク幅７ 垂直ノイズマスク期間を設定するレジスタ１６ビットの下位８ビットです。 レジスタVMSKMD1-0=(0,1)の際に本設定は有効となります。 マスク幅は、〔設定値 x ｸﾛｯｸ周期 x 32〕 となります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 21 TE8201PF 【プログラマブル・ゲートレジスタ】 Address ： 0B D7 D6 HCMSKW2 ビット名称 R/W R/W 初期値 0 0 D5 D4 D2 D3 D1 D0 HCMSKW1 HCMSKW0 - HCMSKST2 HCMSKST1 HCMSKST0 R/W 0 R/W 0 0 R/W 0 R/W 0 R/W 0 ・ D0： HCMSKST0 ･････ プログラマブル・ゲートパルスのスタート位置０ D1： HCMSKST1 ･････ プログラマブル・ゲートパルスのスタート位置１ D2： HCMSKST2 ･････ プログラマブル・ゲートパルスのスタート位置２ プログラマブル・ゲートパルスのスタート位置設定レジスタです。 スタート位置は、垂直同期パルスのフロントエッジ基準です。垂直同期パルスのフロント エッジ後、N番目に発生する入力水平同期パルス以降をマスクできます。 HCMSKST2 HCMSKST1 HCMSKST0 Ｎ 0 Ｎ＝１ 0 0 0 1 0 Ｎ＝３ 0 0 1 Ｎ＝５ 0 1 1 Ｎ＝７ 1 0 0 Ｎ＝９ 1 0 1 Ｎ＝１１ 1 1 0 Ｎ＝１３ 1 1 1 Ｎ＝１５ ・ D4： HCMSKW0 ･････ プログラマブル・ゲートパルスのパルス幅０ D5： HCMSKW1 ･････ プログラマブル・ゲートパルスのパルス幅１ D6： HCMSKW2 ･････ プログラマブル・ゲートパルスのパルス幅２ プログラマブル・ゲートパルスのパルス幅設定レジスタです。 プログラマブル・ゲートパルスのパルス幅は、M個の入力水平同期パルスをマスクできる様 に発生します。 HCMSKW2 HCMSKW1 HCMSKW0 Ｍ 0 0 0 Ｍ＝１０ 0 0 1 Ｍ＝１１ 0 1 0 Ｍ＝１２ 0 1 1 Ｍ＝１３ 1 0 0 Ｍ＝１４ 1 1 0 Ｍ＝１５ 1 1 0 Ｍ＝１６ 1 1 1 Ｍ＝１７ Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 22 TE8201PF 【プログラマブル・ゲート調整レジスタ】 Address ： 0C D5 D7 D6 ビット名称 R/W 初期値 0 0 0 D4 D3 D2 D1 D0 - MSKOMD1 MSKOMD0 MSKOPOL MSKOE 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： MSKOE ･････ MSKOUT信号出力イネーブル MSKOEは、MSKOUT(32pin)出力イネーブルです。本レジスタは、レジスタNONHIGHZを “0”に設定している場合のみ有効で以下のようになります。NONHIGHZを“1”に設定 している場合端子をHi-Zにすることは出来ません。 MSKOE 設定内容 0 信号出力。 1 MSKOUT端子はHi-Zとなります。 ・ D1： MSKOPOL ･････ MSKOUT信号出力極性 MSKOUT(32pin)からプログラマブル・ゲートパルスもしくは入力同期信号の有無情報を 出力する際の極性切替です。 レジスタMSKOUTSL=1と設定し、MSKOUT端子(32pin)からブランキングパルスを出力する 際の極性はレジスタBLKPOLで決まり、MSKOPOLの設定には依存しません。 MSKOPOL 設定内容 正極性 0 1 負極性 ・ D2： MSKOMD0 ･････ MSKOUT信号出力モード０ D3： MSKOMD1 ･････ MSKOUT信号出力モード１ MSKOUT信号(32pin)から出力する信号のモード設定です。 但し以下の設定は、レジスタNONHORVNSELおよびMSKOUTSLを“0”と設定しマスクパルス を出力する場合のみ有効です。 MSKOMD1 MSKOMD0 設定内容 パルス発生せず。 0 0 1 0 垂直同期ﾊﾟﾙｽ期間を出力 0 1 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙ・ｹﾞｰﾄﾊﾟﾙｽ期間を出力 1 1 垂直同期ﾊﾟﾙｽ期間＋ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙ・ｹﾞｰﾄﾊﾟﾙｽ期間を出力 【スタンバイ他レジスタ】 Address ： 0D D7 D6 書込禁止 書込禁止 ビット名称 R/W R/W R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 STBY - VSEPSEL VPDLYWF VPDLYW1 VPDLYW0 R/W 1 - R/W 0 R R/W 0 R/W 0 0 - ・ D0： VPDLYW0 ･････ 垂直同期出力の遅延設定０ D1： VPDLYW1 ･････ 垂直同期出力の遅延設定１ VDOUT信号(29pin)出力から出力する垂直同期信号の、遅延量を調整します。 VPDLYW1 VPDLYW0 設定内容 備考 0 0 遅延量調整無し TCLK：ｸﾛｯｸ周期 0 1 遅延量調整量： 4ｘTCLK 遅延 1 0 遅延量調整量： 8ｘTCLK 遅延 1 1 遅延量調整量： 16ｘTCLK 遅延 ・ D2： VPDLYWF ･････ 同期パルスエッジ近接フラグ レジスタINSEL1,INSEL0により選択された水平同期信号出力と垂直同期信号出力との 同期パルスのフロントエッジの近接度を検出します。 VPDLYWF 近接度合い 備考 0 近接しておらず。 TCLK：ｸﾛｯｸ周期 1 近接。（±2ｘTCLK以内） Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 23 TE8201PF ・ D3： VSEPSEL ･････ 垂直同期分離感度 垂直同期信号を分離する際の感度調整です。バックグラウンドと共用です。 VSEPSEL 感度 0 感度低い。 THP＞THx0.25 のとき垂直同期ﾊﾟﾙｽを検出 1 感度高い。 THP＞THx0.1875 のとき垂直同期ﾊﾟﾙｽを検出 THP：水平同期パルス幅 TH：水平同期周期 ・ D5： STBY ･････ スタンバイ スタンバイ設定レジスタです。スタンバイ時に、Logic出力端子は全てHi-Zになりますが、 I2C通信は可能です。スタンバイ復帰後の各レジスタの設定は、スタンバイ設定前の値が 保持されています。 STBY 設定内容 0 スタンバイモード 1 通常動作モード ・ D6： 書込禁止 ･････ 書き込み禁止レジスタ D7： 書込禁止 ･････ 書き込み禁止レジスタ 常時、“0”レベルとしてください。初期値“0”が設定されています。 書込禁止 設定内容 0 通常動作モード 1 【設定禁止】 【周期計測モードレジスタ】 Address ： 0E D7 ビット名称 R/W 初期値 0 0 D6 D5 D3 D4 D1 D2 D0 - - - VMSKREF１ VMSKREF0 HCNTRNG 0 0 0 R/W 0 R/W 0 R/W 0 ・ D0： HCNTRNG ･････ 水平同期周期／水平同期パルス幅計測範囲 水平同期信号周期及び水平同期パルス幅を求める際に、64周期の平均値から求めるか、 256周期の平均値から求めるかを選択できます。 HCNTRNG 設定内容 0 64周期の平均値 1 256周期の平均値 ・ D1： VMSKREF0 ･････ 垂直ノイズマスク幅基準周期選択 D2： VMSKREF1 ･････ 垂直ノイズマスク幅基準周期選択 レジスタVMSKMD1=1の際に、垂直同期信号のノイズマスク幅を計算するための垂直同期周期 の値を、選定できます。 VMSKREF１ VMSKREF0 ノイズマスク幅を計算するための垂直同期信号の周期 0 0 垂直同期信号4周期の平均値からノイズマスク幅を計算 0 1 1 0 垂直同期信号周期計測値（非平均化値）からﾉｲｽﾞﾏｽｸ幅を計算 1 1 - Reserve Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 24 TE8201PF 【水平同期周期計測カウンタ０／１】 Address ： 0F D7 D6 ビット名称 R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 - - CUNTH11 CUNTH10 CUNTH9 CUNTH8 0 0 R - R - R - R - ・ D0： CUNTH8 ･････ 水平同期信号周期８ D1： CUNTH9 ･････ 水平同期信号周期９ D2： CUNTH10 ･････ 水平同期信号周期１０ D3： CUNTH11 ･････ 水平同期信号周期１１ レジスタINSEL1,INSEL0により選択された水平同期信号の、周期の計測値です。 12ビット中の、上位4ビットです。 〔水平同期信号周期＝CUNTH0～11の値ｘｸﾛｯｸ周期〕 となります。 Address ： 10 ビット名称 R/W 初期値 D7 D6 D5 D4 D3 D2 D1 D0 CUNTH7 CUNTH6 CUNTH5 CUNTH4 CUNTH3 CUNTH2 CUNTH1 CUNTH0 R - R - R - R - R - R - R - R - ・ D0： CUNTH0 ･････ 水平同期信号周期０ D1： CUNTH1 ･････ 水平同期信号周期１ D2： CUNTH2 ･････ 水平同期信号周期２ D3： CUNTH3 ･････ 水平同期信号周期３ D4： CUNTH4 ･････ 水平同期信号周期４ D5： CUNTH5 ･････ 水平同期信号周期５ D6： CUNTH6 ･････ 水平同期信号周期６ D7： CUNTH7 ･････ 水平同期信号周期７ レジスタINSEL1,INSEL0により選択された水平同期信号の、周期の計測値です。 12ビット中の、下位8ビットです。 〔水平同期信号周期＝CUNTH0～11の値ｘｸﾛｯｸ周期〕 となります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 25 TE8201PF 【ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ水平同期周期計測カウンタ０／１】 Address ： 11 D7 D6 D5 ビット名称 R/W 初期値 0 0 0 0 D4 D3 D2 D1 D0 BCUNTH11 BCUNTH10 BCUNTH9 BCUNTH8 R - R - R - R - ・ D0： BCUNTH8 ･････ バックグラウンド水平同期信号周期８ D1： BCUNTH9 ･････ バックグラウンド水平同期信号周期９ D2： BCUNTH10 ･････ バックグラウンド水平同期信号周期１０ D3： BCUNTH11 ･････ バックグラウンド水平同期信号周期１１ レジスタBINSEL1,BINSEL0により選択された水平同期信号の、周期の計測値です。 12ビット中の、上位4ビットです。 〔ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ水平同期信号周期＝BCUNTH0～11の値ｘｸﾛｯｸ周期〕 となります。 Address ： 12 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 BCUNTH7 BCUNTH6 BCUNTH5 BCUNTH4 BCUNTH3 BCUNTH2 BCUNTH1 BCUNTH0 R - R - R - R - R - R - R - R - ・ D0： BCUNTH0 ･････ バックグラウンド水平同期信号周期０ D1： BCUNTH1 ･････ バックグラウンド水平同期信号周期１ D2： BCUNTH2 ･････ バックグラウンド水平同期信号周期２ D3： BCUNTH3 ･････ バックグラウンド水平同期信号周期３ D4： BCUNTH4 ･････ バックグラウンド水平同期信号周期４ D5： BCUNTH5 ･････ バックグラウンド水平同期信号周期５ D6： BCUNTH6 ･････ バックグラウンド水平同期信号周期６ D7： BCUNTH7 ･････ バックグラウンド水平同期信号周期７ レジスタBINSEL1,BINSEL0により選択された水平同期信号の、周期の計測値です。 12ビット中の、下位8ビットです。 〔ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ水平同期信号周期＝BCUNTH0～11の値ｘｸﾛｯｸ周期〕 となります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 26 TE8201PF 【垂直同期周期計測カウンタ０／１】 Address ： 13 D7 D6 CUNTV15 CUNTV14 ビット名称 R/W R R 初期値 - D5 D4 D3 D2 D1 CUNTV13 CUNTV12 CUNTV11 CUNTV10 CUNTV9 R - R - R - R - R - D0 CUNTV8 R - ・ D0： CUNTV8 ･････ 垂直同期信号周期８ D1： CUNTV9 ･････ 垂直同期信号周期９ D2： CUNTV10 ･････ 垂直同期信号周期１０ D3： CUNTV11 ･････ 垂直同期信号周期１１ D4： CUNTV12 ･････ 垂直同期信号周期１２ D5： CUNTV13 ･････ 垂直同期信号周期１３ D6： CUNTV14 ･････ 垂直同期信号周期１４ D7： CUNTV15 ･････ 垂直同期信号周期１５ レジスタINSEL1,INSEL0により選択された垂直同期信号の、周期の計測値です。 16ビット中の、上位8ビットです。 〔垂直同期信号周期＝CUNTV0～15の値ｘｸﾛｯｸ周期x32〕 となります。 Address ： 14 ビット名称 R/W 初期値 D7 D6 D5 D4 D3 D2 D1 D0 CUNTV7 CUNTV6 CUNTV5 CUNTV4 CUNTV3 CUNTV2 CUNTV1 CUNTV0 R - R - R - R - R - R - R - R - ・ D0： CUNTV0 ･････ 垂直同期信号周期０ D1： CUNTV1 ･････ 垂直同期信号周期１ D2： CUNTV2 ･････ 垂直同期信号周期２ D3： CUNTV3 ･････ 垂直同期信号周期３ D4： CUNTV4 ･････ 垂直同期信号周期４ D5： CUNTV5 ･････ 垂直同期信号周期５ D6： CUNTV6 ･････ 垂直同期信号周期６ D7： CUNTV7 ･････ 垂直同期信号周期７ レジスタINSEL1,INSEL0により選択された垂直同期信号の、周期の計測値です。 16ビット中の、下位8ビットです。 〔垂直同期信号周期＝CUNTV0～15の値ｘｸﾛｯｸ周期x32〕 となります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 27 TE8201PF 【ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ垂直同期周期計測カウンタ０／１】 Address ： 15 D7 D6 D5 D4 BCUNTV15 BCUNTV14 BCUNTV13 BCUNTV12 ビット名称 R/W R R R R 初期値 - D3 D2 D1 D0 BCUNTV11 BCUNTV10 BCUNTV9 BCUNTV8 R - R - R - R - ・ D0： BCUNTV8 ･････ バックグラウンド垂直同期信号周期８ D1： BCUNTV9 ･････ バックグラウンド垂直同期信号周期９ D2： BCUNTV10 ･････ バックグラウンド垂直同期信号周期１０ D3： BCUNTV11 ･････ バックグラウンド垂直同期信号周期１１ D4： BCUNTV12 ･････ バックグラウンド垂直同期信号周期１２ D5： BCUNTV13 ･････ バックグラウンド垂直同期信号周期１３ D6： BCUNTV14 ･････ バックグラウンド垂直同期信号周期１４ D7： BCUNTV15 ･････ バックグラウンド垂直同期信号周期１５ レジスタBINSEL1,BINSEL0により選択された垂直同期信号の、周期の計測値です。 16ビット中の、上位8ビットです。 〔ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ垂直同期信号周期＝BCUNTV0～15の値ｘｸﾛｯｸ周期x32〕 となります。 Address ： 16 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 BCUNTV7 BCUNTV6 BCUNTV5 BCUNTV4 BCUNTV3 BCUNTV2 BCUNTV1 BCUNTV0 R - R - R - R - R - R - R - R - ・ D0： BCUNTV0 ･････ バックグラウンド垂直同期信号周期０ D1： BCUNTV1 ･････ バックグラウンド垂直同期信号周期１ D2： BCUNTV2 ･････ バックグラウンド垂直同期信号周期２ D3： BCUNTV3 ･････ バックグラウンド垂直同期信号周期３ D4： BCUNTV4 ･････ バックグラウンド垂直同期信号周期４ D5： BCUNTV5 ･････ バックグラウンド垂直同期信号周期５ D6： BCUNTV6 ･････ バックグラウンド垂直同期信号周期６ D7： BCUNTV7 ･････ バックグラウンド垂直同期信号周期７ レジスタBINSEL1,BINSEL0により選択された垂直同期信号の、周期の計測値です。 16ビット中の、下位8ビットです。 〔ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ垂直同期信号周期＝BCUNTV0～15の値ｘｸﾛｯｸ周期x32〕 となります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 28 TE8201PF 【周期計測フラグレジスタ】 Address ： 1B D7 ビット名称 R/W 初期値 0 0 D6 D5 D4 D2 D3 D1 D0 BNONH BNONV - - NONH NONV R - R - 0 0 R - R - ・ D0： NONV ･････ 垂直同期信号入力無しフラグ レジスタINSEL1,INSEL0により選択された垂直同期信号の入力有無検出です。 NONV 内容 詳細 0 同期信号あり 〔同期信号周期 > 2１６ x32xｸﾛｯｸ周期〕 1 同期信号無し の場合、NONV＝“１” ・ D1： NONH ･････ 水平同期信号入力無しフラグ レジスタINSEL1,INSEL0により選択された水平同期信号の入力有無検出です。 NONH 内容 詳細 同期信号あり 0 〔同期信号周期 > 2１６ xｸﾛｯｸ周期〕 1 同期信号無し の場合、NONH＝“１” ・ D4： BNONV ･････ バックグラウンド垂直同期信号入力無しフラグ レジスタBINSEL1,BINSEL0により選択された垂直同期信号の入力有無検出です。 BNONV 内容 詳細 同期信号あり 0 〔同期信号周期 > 2１６ x32xｸﾛｯｸ周期〕 1 同期信号無し の場合、BNONV＝“１” ・ D5： BNONH ･････ バックグラウンド水平同期信号入力無しフラグ レジスタBINSEL1,BINSEL0により選択された水平同期信号の入力有無検出です。 BNONH 内容 詳細 同期信号あり 0 〔同期信号周期 > 2１６ xｸﾛｯｸ周期〕 1 同期信号無し の場合、BNONH＝“１” Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 29 TE8201PF 【水平パルス幅計測レジスタ０／１】 Address ： 1C D7 D6 ビット名称 R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 - - - - COUNTW9 COUNTW8 0 0 0 0 R - R - ・ D0： COUNTW8 ･････ 水平同期パルス幅８ D1： COUNTW9 ･････ 水平同期パルス幅９ レジスタINSEL1,INSEL0により選択された水平同期信号のパルス幅検出です。 １０ビット中の上位２ビットです。 〔水平同期パルス幅＝COUNTW0～9の値ｘｸﾛｯｸ周期〕 となります。 Address ： 1D D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 COUNTW7 COUNTW6 COUNTW5 COUNTW4 COUNTW3 COUNTW2 COUNTW1 COUNTW0 R - R - R - R - R - R - R - R - ・ D0： COUNTW0 ･････ 水平同期パルス幅０ D1： COUNTW1 ･････ 水平同期パルス幅１ D2： COUNTW2 ･････ 水平同期パルス幅２ D3： COUNTW3 ･････ 水平同期パルス幅３ D4： COUNTW4 ･････ 水平同期パルス幅４ D5： COUNTW5 ･････ 水平同期パルス幅５ D6： COUNTW6 ･････ 水平同期パルス幅６ D7： COUNTW7 ･････ 水平同期パルス幅７ レジスタINSEL1,INSEL0により選択された水平同期信号のパルス幅検出です。 １０ビット中の下位８ビットです。 〔水平同期パルス幅＝COUNTW0～9の値ｘｸﾛｯｸ周期〕 となります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 30 TE8201PF 【出力制御レジスタ】 Address ： 1E D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 - BGPSL MSKOUTSL OEOUTSL HDOE VDOE HDOPOL VDOPOL 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： VDOPOL ･････ VDOUT(29pin)の極性切替 D1： HDOPOL ･････ HDOUT(28pin)の極性切替 出力同期信号の極性切替です。HDOPOL／VDOPOL個別に設定できます。 HDOPOL VDOPOL 設定内容 0 正極性で出力 1 負極性で出力 ・ D2： VDOE D3： HDOE ･････ VDOUT(29pin)の出力イネーブル ･････ VHOUT(28pin)の出力イネーブル 出力同期信号端子の出力イネーブルです。HDOE／VDOE個別に設定できます。 VDOE HDOE 設定内容 0 同期信号を出力 1 端子はHi-Zになります ・ D4： OEOUTSL ･････ OEOUT(33pin)の出力切替 OEOUT(33pin)から、ODD/EVEN情報を出力するかブランキングパルスを出力するかを 切替えることが出来ます。 OEOUTSL 設定内容 0 OEOUT(33pin)から、ODD/EVEN情報を出力 1 OEOUT(33pin)から、ブランキングパルスを出力 ・ D5： MSKOUTSL ･････ MSKOUT(32pin)の出力切替 レジスタNONHORVNSELが“0”の場合、MSKOUT(32pin)から、マスクパルスを出力するか ブランキングパルスを出力するかを以下のように切替えることが出来ます。 MSKOUTSL 設定内容 MSKOUT(32pin)から、マスクパルスを出力 0 1 MSKOUT(32pin)から、ブランキングパルスを出力 ・ D6： BGPSL ･････ BGP(30pin)の出力切替 BGP(30pin)から、クランプパルスを出力するかブランキングパルスを出力するかを 切替えることが出来ます。 BGPSL 設定内容 BGP(30pin)から、クランプパルスを出力 0 1 BGP(30pin)から、ブランキングパルスを出力 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 31 TE8201PF 【インターレース制御レジスタ】 Address ： 1F D7 D6 ビット名称 R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 - - INTDET OEOUTE OEOPOL OEOTGL 0 0 R R/W 0 R/W 0 R/W 0 - ・ D0： OEOTGL ･････ OEOUT(33pin)出力トグルイネーブル レジスタINSEL0,INSEL1で選択した同期信号入力がノンインターレース時にも、ODD/EVEN 情報を示すOEOUT(33pin)端子の出力を自動的に垂直同期パルスの度にトグルさせることが 出来ます。尚、同期信号入力がインターレースモードの場合は、本ビットの設定にかかわ らずODD/EVEN情報が正しく出力できます。 OEOTGL 設定内容 0 ノンインターレース時の自動トグル無し 1 ノンインターレース時の自動トグル有り ・ D1： OEOPOL ･････ OEOUT(33pin)出力極性切替 OEOUT(33pin)出力の極性切替です。レジスタOEOUTSL=1に設定しOEOUT(33pin)から ブランキングパルスを出力する際の極性はレジスタBLKPOLで決まり、OEOPOLの設定には 依存しません。 OEOPOL 設定内容 ODDフレーム：H出力 ,EVENフレーム：L出力 0 1 ODDフレーム：L出力 ,EVENフレーム：H出力 ・ D2： OEOUTE ･････ OEOUT(33pin)出力イネーブル OEOUT(33pin)端子の出力イネーブルです。 OEOUTE 設定内容 信号を出力 0 1 端子はHi-Zになります ・ D3： INTDET ･････ インターレース検出 レジスタINSEL0,INSEL1で選択した同期信号入力がインターレースか否かを検出します。 INTDET 設定内容 0 ノンインターレース 1 インターレース Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 32 TE8201PF 【BGP制御レジスタ】 Address ： 20 D7 ビット名称 R/W 初期値 D4 D6 D5 D3 D2 D1 D0 - BGPMD1 BGPMD0 BGPD2 BGPD1 BGPD0 BGPW1 BGPW0 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： BGPW0 ･････ クランプパルス幅設定０ D1： BGPW1 ･････ クランプパルス幅設定１ BGP(30pin)から出力するクランプパルスの幅を調整します。クランプパルス幅は、 レジスタBGPW2の設定および、C_BGPW(13pin)端子とGND端子間に接続する容量に よっても変化します。 BGPW0 BGPW1 クランプパルス幅 備考 0 狭 パルス幅は【交流特性】の項を 0 0 1 ご覧ください。 1 0 1 1 広 ・ D2： BGPD0 ･････ クランプパルス発生遅延設定０ D3： BGPD1 ･････ クランプパルス発生遅延設定１ D4： BGPD2 ･････ クランプパルス発生遅延設定２ BGP(30pin)から出力するクランプパルスの発生遅延量を調整します。クランプパルスの 発生基準位置はレジスタBGPPOSの設定により、水平同期パルスのフロントエッジ／リア エッジで切替可能です。本レジスタにより発生基準位置からの遅延量を調整します。 遅延量は、レジスタBGPD3の設定および、C_BGPD(15pin)端子とGND端子間に接続する 容量によっても変化します。 BGPD2 BGPD1 BGPD0 クランプパルス遅延 備考 発生遅延量は【交流特性】 0 0 0 0 0 1 小 の項をご覧ください。 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 大 1 1 1 ・ D5： BGPMD0 ･････ BGPマスクモード０ D6： BGPMD1 ･････ BGPマスクモード１ BGP(30pin)から出力するクランプパルスの発生を部分的にマスクすることが出来ます。 但し、レジスタHVMSKE=1に設定すると、以下の設定に関係なく垂直同期パルス期間には クランプパルスが発生しません。尚、BGPMD0=1に設定する場合、プログラマブルゲート パルス幅は、アドレス“0B”“0C”で調整してください。 BGPMD1 BGPMD0 設定内容 常時発生 0 0 0 1 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽ期間、発生をマスク 1 0 垂直同期パルス期間、発生をマスク 1 1 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽ期間＋垂直同期ﾊﾟﾙｽ期間、発生をマスク Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 33 TE8201PF 【BGP出力制御レジスタ】 Address ： 21 D7 ビット名称 R/W 初期値 0 D6 D5 D4 D3 D2 D1 D0 - - - - BGPOE BGPPOL BGPPOS 0 0 0 0 R/W 0 R/W 0 R/W 1 ・ D0： BGPPOS ･････ クランプパルス発生位置切替 レジスタINSEL0,INSEL1で選択した水平同期信号入力の、フロントエッジ／リアエッジ のいずれを基準に、BGP(30pin)からクランプパルスを発生させるかを切替えます。 尚、レジスタBGPD0,BGPD1,BGPD2により調整したクランプパルス発生遅延は、BGPPOSで 設定した基準位置からの遅延となります。 BGPPOS 設定内容 0 フロントエッジ基準 1 リアエッジ基準 ・ D1： BGPPOL ･････ BGP(30pin)出力極性切替 BGP(30pin)からクランプパルスを出力する際の極性切替です。レジスタBGPSL=1と設定し、 BGP(30pin)からブランキングパルスを出力する際の極性はレジスタBLKPOLで決まり、 BGPPOLの設定には依存しません。 BGPPOL 設定内容 正極性 0 1 負極性 ・ D2： BGPOE ･････ BGP(30pin)出力イネーブル BGP(30pin)端子の出力イネーブルです。 BGPOE 設定内容 信号を出力 0 1 端子はHi-Zになります 【ブランキングパルス制御レジスタ】 Address ： 22 D7 D6 BLKST1 ビット名称 R/W R/W 初期値 0 0 D2 D1 D0 BLKST0 D5 BLKEND1 D4 BLKEND0 D3 HBLKEN VBLKEN BLKPOL R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： BLKPOL ･････ ブランキングパルス極性切替 ブランキングパルスの極性切替です。ブランキングパルスは、レジスタBGPSL,MSKOUTSL, OEOUTSLの設定により、それぞれBGP(30pin),MSKOUT(32pin),OEOUT(33pin)のいずれの端子 からも出力できますが、その際の出力信号極性はそれぞれレジスタBGPPOL,MSKOPOL,OEOPOL の設定とは無関係に、BLKPOLで決まります。 BLKPOL 設定内容 0 正極性 1 負極性 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 34 TE8201PF ・ D1： VBLKEN ･････ 垂直ブランキングパルス発生イネーブル D2： HBLKEN ･････ 水平ブランキングパルス発生イネーブル ブランキングパルスは、水平ブランキング,垂直ブランキングそれぞれ個別に発生イネーブル を制御可能です。水平ブランキングパルスは発生位置を、レジスタBLKST,BLKENDにより 調整可能です。垂直ブランキングパルスは発生位置が固定です。 HBLKEN VBLKEN 設定内容 ブランキングパルス発生せず 0 0 1 0 水平ブランキングパルス発生 0 1 垂直ブランキングパルス発生 1 1 垂直ブランキングパルス＋水平ブランキングパルス発生 ・ D3： BLKEND0 ･････ 水平ブランキングパルス終了位置０ D4： BLKEND1 ･････ 水平ブランキングパルス終了位置１ 水平ブランキングパルスの終了位置を調整可能です。終了位置は、HDOUT(28pin)から発生 する水平同期信号のフロントエッジ基準で、どれだけの時間経てから水平ブランキング パルスが終了するかを、以下のように設定できます。 水平同期信号出力ﾌﾛﾝﾄｴｯｼﾞのどれだけ後に終了するか BLKEND1 BLKEND0 2値/ｾﾞﾛｸﾛｽ3値同期分離の場合 簡易3値同期分離 （ﾚｼﾞｽﾀCOUNTW0～9値+2）xTCLK （ﾚｼﾞｽﾀCOUNTW0～9値x2+2）xTCLK 0 0 1 0 （ﾚｼﾞｽﾀCOUNTW0～9値+4）xTCLK （ﾚｼﾞｽﾀCOUNTW0～9値x2+4）xTCLK 0 1 （ﾚｼﾞｽﾀCOUNTW0～9値+8）xTCLK （ﾚｼﾞｽﾀCOUNTW0～9値x2+8）xTCLK 1 1 （ﾚｼﾞｽﾀCOUNTW0～9値+16）xTCLK （ﾚｼﾞｽﾀCOUNTW0～9値x2+16）xTCLK TCLK：ｸﾛｯｸ周期 ・ D5： BLKST0 ･････ 水平ブランキングパルス開始位置０ D6： BLKST1 ･････ 水平ブランキングパルス開始位置１ 水平ブランキングパルスの発生位置を調整可能です。発生位置は、HDOUT(28pin)から発生 する水平同期信号のフロントエッジ基準で、どれだけ手前から水平ブランキングパルスが 発生するかを以下のように設定できます。発生位置は、ゼロクロス３値同期分離の場合と、 簡易３値/VIDEO２値同期分離/PCの場合とで異なります。 水平同期信号出力ﾌﾛﾝﾄｴｯｼﾞのどれだけ前から発生するか BLKST1 BLKST0 ｾﾞﾛｸﾛｽ3値同期分離の場合 簡易3値/2値同期分離 （ﾚｼﾞｽﾀCOUNTW0～9値＋2）xTCLK 2xTCLK 0 0 1 0 （ﾚｼﾞｽﾀCOUNTW0～9値＋4）xTCLK 4xTCLK 0 1 （ﾚｼﾞｽﾀCOUNTW0～9値＋8）xTCLK 8xTCLK 1 1 （ﾚｼﾞｽﾀCOUNTW0～9値＋16）xTCLK 16xTCLK TCLK：ｸﾛｯｸ周期 【欠落補間レジスタ】 Address ： 23 D7 ビット名称 R/W 初期値 D5 D4 D3 - - D6 VINPW2 VINPW1 VINPW0 VINPE D2 - D1 HINPE D0 0 0 R/W 0 R/W 1 R/W 1 R/W 0 0 R/W 0 ・ D0： HINPE ･････ 水平同期信号欠落補間イネーブル 水平同期信号の欠落補間イネーブルです。 HINPE 設定内容 0 補間なし 1 補間実施 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 35 TE8201PF ・ D2： VINPE ･････ 垂直同期信号自動生成イネーブル 選択された垂直同期信号が無い場合（レジスタNONVが“1”の場合）にレジスタVINPLINE0～10 の設定に基づいて自動生成する垂直同期パルスの、発生イネーブルです。 VINPE 設定内容 0 垂直同期信号自動生成なし 1 垂直同期信号自動生成 ・ D3： VINPW0 ･････ 垂直同期信号欠落補間パルス幅０ D4： VINPW1 ･････ 垂直同期信号欠落補間パルス幅１ D5： VINPW2 ･････ 垂直同期信号欠落補間パルス幅２ 垂直同期信号の欠落補間の際の補間パルス幅を設定できます。 VINPW2 VINPW1 VINPW0 設定内容 0 0 0 設定禁止 0 0 1 パルス幅：１ライン分 0 1 0 パルス幅：２ライン分 0 1 1 パルス幅：３ライン分 1 0 0 パルス幅：４ライン分 1 0 1 パルス幅：５ライン分 1 1 0 パルス幅：６ライン分 1 1 1 パルス幅：７ライン分 【垂直同期信号生成出力レジスタ０／１】 Address ： 28 D7 D6 D5 ビット名称 R/W 初期値 0 0 0 D4 D2 D3 D1 D0 - - VINPLINE10 VINPLINE9 VINPLINE8 0 0 R/W 0 R/W 0 R/W 0 ・ D0： VINPLINE8 ･････ 垂直同期信号欠落補間パルス位置８ D1： VINPLINE9 ･････ 垂直同期信号欠落補間パルス位置９ D2： VINPLINE10 ･････ 垂直同期信号欠落補間パルス位置１０ レジスタINSEL1,INSEL0により選択された同期信号が無い場合（レジスタNONVもしくは NONHが“1”の場合）に、レジスタVINPEを“1”に設定することで、垂直同期パルスを 自動生成します。その自動生成する垂直同期パルスの発生周期を本レジスタから 設定できます。全1１ビット中の、上位３ビットです。垂直同期パルスの発生周期は、 〔水平同期周期 x （VINPLINE10-0値 + 0.5)〕になります。 Address ： 29 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 VINPLINE7 VINPLINE6 VINPLINE5 VINPLINE4 VINPLINE3 VINPLINE2 VINPLINE1 VINPLINE0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： VINPLINE0 ･････ 垂直同期信号欠落補間パルス位置０ D1： VINPLINE1 ･････ 垂直同期信号欠落補間パルス位置１ D2： VINPLINE2 ･････ 垂直同期信号欠落補間パルス位置２ D3： VINPLINE3 ･････ 垂直同期信号欠落補間パルス位置３ D4： VINPLINE4 ･････ 垂直同期信号欠落補間パルス位置４ D5： VINPLINE5 ･････ 垂直同期信号欠落補間パルス位置５ D6： VINPLINE6 ･････ 垂直同期信号欠落補間パルス位置６ D7： VINPLINE7 ･････ 垂直同期信号欠落補間パルス位置７ レジスタINSEL1,INSEL0により選択された同期信号が無い場合（レジスタNONVもしくは NONHが“1”の場合）に、レジスタVINPEを“1”に設定することで、垂直同期パルスを 自動生成します。その自動生成する垂直同期パルスの発生周期を本レジスタから 設定できます。全1１ビット中の、下位８ビットです。垂直同期パルスの発生周期は、 〔水平同期周期 x （VINPLINE10-0値 + 0.5)〕になります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 36 TE8201PF 【書込み禁止レジスタ】 Address ： 2B D7 D6 D5 D4 D3 D2 D1 D0 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 書込禁止 ビット名称 R/W R/W R/W R/W R/W R/W R/W R/W R/W 初期値 0 0 0 0 0 0 0 0 【垂直ブランキング発生位置設定レジスタ０／１】 Address ： 30 D7 D6 D5 D4 VBLKST5 VBLKST4 ビット名称 R/W R/W R/W 初期値 0 0 0 0 D3 D2 D1 D0 VBLKST3 VBLKST2 VBLKST1 VBLKST0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： VBLKST0 ･････ 垂直ブランキングパルス発生位置０ D1： VBLKST1 ･････ 垂直ブランキングパルス発生位置１ D2： VBLKST2 ･････ 垂直ブランキングパルス発生位置２ D3： VBLKST3 ･････ 垂直ブランキングパルス発生位置３ D4： VBLKST4 ･････ 垂直ブランキングパルス発生位置４ D5： VBLKST5 ･････ 垂直ブランキングパルス発生位置５ 垂直ブランキングパルスの発生位置を調整可能です。発生位置は、VDOUT(29pin)から発生 する垂直同期パルスのフロントエッジ基準で、どれだけ手前から垂直ブランキングパルスが 発生するかを以下のように設定できます。 VBLKST5 VBLKST0 垂直同期パルスのフロントエッジのどれだけ前から発生するか 1ライン前から発生 0 0 0 0 0 0 0 0 0 0 0 1 2ライン前から発生 ・ ・ ・ ・ 1 1 1 1 1 1 64ライン前から発生 Address ： 31 D7 ビット名称 R/W 初期値 D6 D4 D5 D3 D2 D1 D0 - - VBLKEND5 VBLKEND4 VBLKEND3 VBLKEND2 VBLKEND1 VBLKEND0 0 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： VBLKEND0 ･････ 垂直ブランキングパルス終了位置０ D1： VBLKEND1 ･････ 垂直ブランキングパルス終了位置１ D2： VBLKEND2 ･････ 垂直ブランキングパルス終了位置２ D3： VBLKEND3 ･････ 垂直ブランキングパルス終了位置３ D4： VBLKEND4 ･････ 垂直ブランキングパルス終了位置４ D5： VBLKEND5 ･････ 垂直ブランキングパルス終了位置５ 垂直ブランキングパルスの終了位置を調整可能です。VDOUT(29pin)から発生する垂直同期 パルスのリアエッジ基準で、どれだけ後まで垂直ブランキングパルスが発生し続けるか を以下のように設定できます。尚、VBLKEND0-5を全て0に設定するとブランキングパルス は終了せず、常時発生し続けます。 VBLKEND5 VBLKEND0 垂直同期パルスのフロントエッジのどれだけ前から発生するか VBLKST0-5の設定に関わらずブランキングパルスが常時発生 0 0 0 0 0 0 0 0 0 0 0 1 １ライン後まで発生 0 0 0 0 1 0 ２ライン後まで発生 ・ ・ ・ ・ 1 1 1 1 1 1 ６３ライン後まで発生 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 37 TE8201PF 【同期信号制御】 Address ： 32 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 CBLSYNC HACCU - HIN1_E HINPSEL - - - R/W 0 R/W 0 0 R/W 1 R/W 0 0 0 0 ・ D3： HINPSEL ･････ 水平同期パルス欠落補間モード 欠落補間実施（レジスタHINPEが“1”の場合）の際の、補間周期選択です。 ただし、本設定に関わらず、連続欠落（レジスタNONHもしくはNONVが“１”）の 時には、レジスタHINPH11-0,HINPW9-0の設定に基づく補間パルスが発生します。 HINPSEL 設定内容 0 周期計測値に基づく補間パルス発生 1 レジスタHINPH11-0,HINPW9-0の設定に基づく補間パルス発生 注意）本ビットHINPSEL=1とする場合は、HINPH11-0,HINPW9-0にはそれぞれ下限値上限値があり ますので、ご注意願います。それぞれのレジスタの説明をご覧下さい。 ・ D4： HIN1_E ･････ PC水平同期信号入力選択 PC水平同期入力端子１は、HINA1(9pin)とHIN1（22pin)を選択できます。 HINA1(9pin)端子は、Analogレベル入力対応Logic水平同期信号入力、 HIN1（22pin)は、Logic専用水平同期信号入力です。 HIN1_E 設定内容 0 PC水平同期入力端子１としてHINA1（9pin)を選択 1 PC水平同期入力端子１としてHIN1(22pin)を選択 ・ D6： HACCU ･････ 垂直同期パルスモード INSEL0,INSEL1で選択された複合同期信号入力からの垂直同期パルス分離は、水平同期 信号周期計測値に基づきますので、コピーガード信号などの余分な水平同期ノイズ などの影響で水平同期信号周期計測値が狂うと、垂直同期パルス発生位置が変動します。 本レジスタを“１”に設定することでコピーガード信号などの影響で発生位置が変動 しにくい垂直同期パルスを得ることが出来ます。 HACCU 設定内容 0 通常モード 1 コピーガード信号などの影響を受けにくいモード ・ D7： CBLSYNC ･････ 強制２値同期信号モード ３値同期信号を入力しない使用方法の場合、本レジスタを“１”に設定することで、 INSEL0,INSEL1で選択された同期信号入力に対して、強制的に２値同期信号入力モード で動作させることが可能です。 CBLSYNC 設定内容 0 通常モード 1 強制２値同期信号入力モード Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 38 TE8201PF 【BGP発生位置調整追加】 Address ： 33 D7 ビット名称 R/W 初期値 0 D6 D5 D4 D3 D2 D1 D0 - - BGPD3 - - - BGPW2 0 0 R/W 0 0 0 0 R/W 0 ・ D0： BGPW2 ･････ クランプパルス幅設定２ BGP(30pin)から出力するクランプパルスの幅を調整します。クランプパルス幅は、 C_BGPW(13pin)端子とGND端子間に接続する容量、およびレジスタBGPW0,BGPW1の 設定によっても変化します。 発生パルス幅の具体値は【交流特性】の項をご覧ください。 BGPW2 設定内容 0 クランプパルス幅通常モード 1 クランプパルス幅が通常モードの約２倍 ・ D4： BGPD3 ･････ クランプパルス発生遅延設定３ BGP(30pin)から出力するクランプパルスの発生遅延量を調整します。クランプパルスの発生 基準位置はレジスタBGPPOSの設定により、水平同期パルスのフロントエッジ／リアエッジ で切替可能です。本レジスタにより発生基準位置からの遅延量を調整します。 遅延量は、C_BGPD(15pin)端子とGND端子間に接続する容量、およびレジスタBGPD2-0の 設定によっても変化します。 発生遅延量の具体値は【交流特性】の項をご覧ください。 BGPD3 設定内容 0 クランプパルス発生遅延量通常モード 1 クランプパルス発生遅延量が通常モードの約２倍 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 39 TE8201PF 【水平欠落補間パルス発生周期】 Address ： 34 D7 D6 ビット名称 R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 - - HINPH11 HINPH10 HINPH9 HINPH8 0 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： HINPH8 ･････ 水平欠落補間パルス発生周期８ D1： HINPH9 ･････ 水平欠落補間パルス発生周期９ D2： HINPH10 ･････ 水平欠落補間パルス発生周期１０ D3： HINPH11 ･････ 水平欠落補間パルス発生周期１１ 水平欠落補間パルス発生周期を設定できます。 １２ビット中の上位４ビットです。 〔発生周期＝HINPH11-0の値ｘクロック周期〕 となります。 注意）HINPH11-0の最大値はffehです。fffhは設定しないで下さい。 Address ： 35 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 HINPH7 HINPH6 HINPH5 HINPH4 HINPH3 HINPH2 HINPH1 HINPH0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： HINPH0 ･････ 水平欠落補間パルス発生周期０ D1： HINPH1 ･････ 水平欠落補間パルス発生周期１ D2： HINPH2 ･････ 水平欠落補間パルス発生周期２ D3： HINPH3 ･････ 水平欠落補間パルス発生周期３ D4： HINPH4 ･････ 水平欠落補間パルス発生周期４ D5： HINPH5 ･････ 水平欠落補間パルス発生周期５ D6： HINPH6 ･････ 水平欠落補間パルス発生周期６ D7： HINPH7 ･････ 水平欠落補間パルス発生周期７ 水平欠落補間パルス発生周期を設定できます。 １２ビット中の下位８ビットです。 〔発生周期＝HINPH11-0の値ｘクロック周期〕 となります。 注意）HINPH11-0の最大値はffehです。fffhは設定しないで下さい。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 40 TE8201PF 【水平欠落補間パルス幅】 Address ： 36 D7 ビット名称 R/W 初期値 0 D6 D5 D4 D3 D2 D1 D0 - - - - - HINPW9 HINPW8 0 0 0 0 0 R/W 0 R/W 0 ・ D0： HINPW8 ･････ 水平欠落補間パルス幅８ D1： HINPW9 ･････ 水平欠落補間パルス幅９ 水平欠落補間パルスの発生パルス幅を設定できます。 １０ビット中の上位２ビットです。 〔発生パルス幅＝HINPW9-0の値ｘクロック周期〕 となります。 Address ： 37 D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 HINPW7 HINPW6 HINPW5 HINPW4 HINPW3 HINPW2 HINPW1 HINPW0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 ・ D0： HINPW0 ･････ 水平欠落補間パルス幅０ D1： HINPW1 ･････ 水平欠落補間パルス幅１ D2： HINPW2 ･････ 水平欠落補間パルス幅２ D3： HINPW3 ･････ 水平欠落補間パルス幅３ D4： HINPW4 ･････ 水平欠落補間パルス幅４ D5： HINPW5 ･････ 水平欠落補間パルス幅５ D6： HINPW6 ･････ 水平欠落補間パルス幅６ D7： HINPW7 ･････ 水平欠落補間パルス幅７ 水平欠落補間パルスの発生パルス幅を設定できます。 １０ビット中の下位８ビットです。 〔発生パルス幅＝HINPW9-0の値ｘクロック周期〕 となります。 注意）HINPWが有効の時、本レジスタHINPW9-0には、"0"は設定禁止です。 【同期信号入力端子の入力バイアス信号設定追加】 Address ： 38 D7 D6 D5 D4 VIGADJ2 ビット名称 R/W R/W 初期値 0 0 0 1 D3 D2 D1 D0 - - - VIVADJ2 - - - 0 0 0 R/W 1 ・ D0： VIVADJ2 ･････ 同期分離端子バイアス電流調整 VIDEOIN1(46pin)，VIDEOIN2(4pin)共通の入力バイアス電流調整です。 本レジスタの他に、レジスタVIVADJ0,1の設定によっても入力バイアス電流は 変化します。 VIVADJ2 設定内容 0 入力バイアス電流が通常モードの約１／４になります。 1 通常モード ・ D4： VIGADJ2 ･････ 同期分離端子バイアス電流調整 HINA1(9pin)，GIN1(7pin)，GIN2(12pin)共通の、バイアス電流値調整です。 本レジスタの他に、レジスタVIGADJ0,1の設定によっても入力バイアス電流は 変化します。 VIGADJ2 設定内容 0 入力バイアス電流が通常モードの約１／４になります。 1 通常モード Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 41 TE8201PF 【Analog対応Logic水平同期信号入力端子１ 同期分離性能調整レジスタ】 Address ： 39 D7 D6 D5 D4 D3 D2 VTGADJA2 VTGADJA1 VTGADJA0 ビット名称 R/W R/W R/W R/W 初期値 0 0 0 1 0 0 D1 D0 VHGADJA1 VHGADJA0 R/W 0 R/W 1 ・ D0： VHGADJA0 ･････ 同期分離ヒステリシス値調整０ D1： VHGADJA1 ･････ 同期分離ヒステリシス値調整１ HINA1（9pin)端子の同期分離ヒステリシス値設定です。GIN1（7pin），GIN2(12pin) とは独立に調整可能です。 VHGADJA1 VHGADJA0 ヒステリシス電圧 備考 低 ヒステリシス電圧値は、【直流特性】の項 0 0 0 1 をご覧ください。 1 0 1 1 高 ・ D4： VTGADJA0 ･････ 同期分離閾値調整０ D5： VTGADJA1 ･････ 同期分離閾値調整１ D6： VTGADJA2 ･････ 同期分離閾値調整２ HINA1（9pin)端子の同期分離閾値設定です。GIN1（7pin），GIN2(12pin) とは独立に調整可能です。 VTGADJA2 VTGADJA1 VTGADJA0 閾値電圧 備考 低 閾値電圧値は、【直流特性】の項 0 0 0 0 0 1 をご覧ください。 ・ ・ ・ ・ ・ ・ 1 1 0 1 1 1 高 【Analog対応Logic水平同期信号入力端子１ 入力レベル検出閾値調整レジスタ】 Address ： 3A D7 D6 D5 D4 D3 D2 D1 VTLADJ1 ビット名称 R/W R/W 初期値 0 0 0 0 0 0 1 D0 VTLADJ0 R/W 0 ・ D0： VTLADJ0 ･････ 入力レベル検出閾値調整０ D1： VTLADJ1 ･････ 入力レベル検出閾値調整１ HINA1（9pin)端子の入力同期信号レベルが閾値を越えているか否かをレジスタ HINA1LOGICから検出可能です。本レジスタはその検出閾値設定です。 VTLADJ0 VTLADJ1 閾値電圧 備考 0 低 閾値電圧は、【直流特性】の項 0 0 1 をご覧ください。 1 0 1 1 高 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 42 TE8201PF 【垂直同期信号自動生成】 Address ： 3B D7 ビット名称 R/W 初期値 0 D6 D5 D4 D3 D2 D1 D0 - - - - - - VINPLINEH 0 0 0 0 0 0 R/W 0 ・ D0： VINPLINEH ･････ 垂直同期信号欠落補間パルス位置０．５ レジスタINSEL1,INSEL0により選択された同期信号が無い場合（レジスタNONVもしくは NONHが“1”の場合）に、レジスタVINPEを“1”に設定することで、垂直同期パルスを 自動生成します。その自動生成する垂直同期パルスの発生周期をレジスタVINPLINE10-0 から設定できますが、本レジスタを“１”に設定することで、垂直同期パルスの発生 周期を〔０．５ｘ水平周期〕増やすことが可能です。 VINPLINEH 設定内容 0 垂直パルス発生周期：〔水平同期周期 x (VINPLINE10-0値+0.5)〕 1 垂直パルス発生周期：〔水平同期周期 x (VINPLINE10-0値+1)〕 【HINA1入力同期信号レベル検出】 Address ： 3C D7 D6 ビット名称 R/W 初期値 0 0 D5 D4 D3 D2 D1 D0 - - - - - HINA1LOGIC 0 0 0 0 0 R － ・ D0： HINA1LOGIC ･････ HINA1端子の入力信号レベル検出 HINA1（9pin)端子の入力信号レベル検出結果です。 レジスタINSEL1,INSEL0及びHIN1_Eにより、HINA1（9pin)入力が選択された場合にのみ 有効で、その他の入力を選択した場合の本レジスタの読み値は無効です。 HINA1端子入力の同期信号振幅が、レジスタVTLADJ1-0により調整された 閾値より大きい場合に“１”となります。 HINA1LOGIC 設定内容 0 HINA1端子入力の同期信号振幅：小 1 HINA1端子入力の同期信号振幅：大 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 43 TE8201PF 【MSKOUT端子出力設定】 Address ： 3D D7 ビット名称 R/W 初期値 0 D6 D5 D4 D3 D2 - - - - - - - - - 0 0 0 0 0 D1 D0 NONHIGHZ NONHOVNSEL R/W 0 R/W 0 ・ D0： NONHOVNSEL ･････ MSKOUT端子モード切替 MSKOUT(32pin)端子から出力する信号は、レジスタMSKOUTSLによってマスクパルス とブランキングとを選択できますが、MSKOUTSLが“0”のときに本レジスタを“1” に設定することで、レジスタINSEL1,INSEL0により選択された同期信号の有無を 示す信号を出力します。 NONHOVNSEL MSKOUTSL 設定内容 x 1 MSKOUT端子から、ブランキングパルス出力 0 0 MSKOUT端子から、マスクパルス出力 1 0 MSKOUT端子から、入力同期信号の有無情報出力. MSKOUT=L：水平同期信号もしくは垂直同期信号が入力なし MSKOUT=H：水平同期信号および垂直同期信号が入力有り 注）ただし、レジスタMSKOPOLが“0”の場合です。 ・ D1： NONHIGHZ ･････ MSKOUT端子出力イネーブル選択 本LSIは、スタンバイモードに設定することによって出力端子をHi-Zにすることが出来 ます。また、レジスタMSKOEを“1”に設定することによりスタンバイモードで無い場合 でもMSKOUT(32pin)端子のみをHi-Zにすることが可能です。それに対して、本レジスタを “1”に設定することで(ﾘｾｯﾄ中以外は)MSKOUT端子を強制的に有効にすることが出来ます。 尚、上記機能は、レジスタSTBYの設定によるスタンバイモードでも#STBY(39pin)端子から の設定によるスタンバイモードでも同様です。 STBY MSKOE NONHIGHZ 設定内容 1 x x MSKOUT端子有効 0 0 x MSKOUT端子Hi-Z （スタンバイモード） 0 1 0 MSKOUT端子有効 （非スタンバイモード） 0 1 1 MSKOUT端子Hi-Z （非スタンバイモード） Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 44 TE8201PF 【垂直同期パルス幅計測】 Address ： 3E D7 D6 D5 D4 D3 D2 D1 COUNTVW15 COUNTVW14 COUNTVW13 COUNTVW12 COUNTVW11 COUNTVW10 COUNTVW9 ビット名称 R/W R R R R R R R 初期値 - D0 COUNTVW8 R - ・ D0： COUNTVW8 ･････ 垂直同期パルス幅８ D1： COUNTVW9 ･････ 垂直同期パルス幅９ D2： COUNTVW10 ･････ 垂直同期パルス幅１０ D3： COUNTVW11 ･････ 垂直同期パルス幅１１ D4： COUNTVW12 ･････ 垂直同期パルス幅１２ D5： COUNTVW13 ･････ 垂直同期パルス幅１３ D6： COUNTVW14 ･････ 垂直同期パルス幅１４ D7： COUNTVW15 ･････ 垂直同期パルス幅１５ レジスタINSEL1,INSEL0により選択された垂直同期信号の、パルス幅の計測値です。 16ビット中の、上位8ビットです。 〔垂直同期信号パルス幅＝COUNTVW15-0値ｘｸﾛｯｸ周期〕 となります。 Address ： 3F D7 ビット名称 R/W 初期値 D6 D5 D4 D3 D2 D1 D0 COUNTVW7 COUNTVW6 COUNTVW5 COUNTVW4 COUNTVW3 COUNTVW2 COUNTVW1 COUNTVW0 R - R - R - R - R - R - R - R - ・ D0： COUNTVW0 ･････ 垂直同期パルス幅０ D1： COUNTVW1 ･････ 垂直同期パルス幅１ D2： COUNTVW2 ･････ 垂直同期パルス幅２ D3： COUNTVW3 ･････ 垂直同期パルス幅３ D4： COUNTVW4 ･････ 垂直同期パルス幅４ D5： COUNTVW5 ･････ 垂直同期パルス幅５ D6： COUNTVW6 ･････ 垂直同期パルス幅６ D7： COUNTVW7 ･････ 垂直同期パルス幅７ レジスタINSEL1,INSEL0により選択された垂直同期信号の、パルス幅の計測値です。 16ビット中の、下位8ビットです。 〔垂直同期信号パルス幅＝COUNTVW15-0値ｘｸﾛｯｸ周期〕 となります。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 45 TE8201PF 【リヴィジョンレジスタ】 Address ： 40 D7 REVREG7 ビット名称 R/W R 初期値 0 D6 D5 D4 D3 D2 D1 D0 REVREG6 REVREG5 REVREG4 REVREG3 REVREG2 REVREG1 REVREG0 R 0 R 0 R 1 R 0 R 0 R 0 R 0 ・ D0： REVREG0 ･････ リヴィジョンデータ０ D1： REVREG1 ･････ リヴィジョンデータ１ D2： REVREG2 ･････ リヴィジョンデータ２ D3： REVREG3 ･････ リヴィジョンデータ３ D4： REVREG4 ･････ リヴィジョンデータ４ D5： REVREG5 ･････ リヴィジョンデータ５ D6： REVREG6 ･････ リヴィジョンデータ６ D7： REVREG7 ･････ リヴィジョンデータ７ リヴィジョン値を示します。 品名 TE8201PF Rev.1.03 REVREG7 REVREG0 0 0 0 1 0 0 0 0 備考 TE8200PF: 00000000 TOKYO ELECTRON DEVICE LIMITED 46 TE8201PF 【動作説明】 【PC入力インターフェイス部】 < ブロック構成 > PCの同期信号入力インターフェイスです。2系統の入力が可能です。 HIN1(22pin)，HIN2（25pin）は、Ｌｏｇｉｃ水平同期信号及びＬｏｇｉｃ複合同期信号のフォーマットに対応しています。 VIN1(23pin)，VIN2（26pin）は、Ｌｏｇｉｃ垂直同期信号のフォーマットに対応しています。 GIN1(7pin)，GIN2(12pin)は、SyncOnGreenフォーマットに対応しています。GREEN信号から複合同期信号 を分離できます。 GIN1(7pin)，GIN2(12pin)端子は、閾値（4段階）、バイアス電流（8段階）およびヒステリシス電圧（4段階）を調整可能です。 HINA1(9pin)は、PCのアナログレベル入力に対応しています。Logic専用のHIN1(22pin)と用途によって切り替えて 使うことにより、低振幅（0.3V）～大振幅（3.3V～5V）のアナログ入力及びLogic信号に対応できます。 HINA1(9pin)は、閾値(8段階)、バイアス電流(8段階)及びヒステリシス電圧(4段階)を調整可能です。 HINA1(9pin)のバイアス電流調整は、GIN1/2の調整と共通です。 ・クランプ回路 負極性ピーククランプを実施します。クランプ電圧はC_CLPG1/C_CLPG2端子から入力 する、基準電圧(約1.2V)となります。 ・同期分離回路 GINに入力された信号は、ヒステリシスコンパレータによりLogicレベルの負極性同期信号 (G1/G2)を分離します。その際、閾値調整(レジスタVTGADJ1-0)、ヒステリシス調整(VHGADJ1-0)、 バイアス電流調整(レジスタVIGADJ2-0)が可能です。 また、HINA1入力された信号は、ヒステリシスコンパレータによりLogicレベルの負極性同期信号 （H'1)を分離します。その際、閾値調整（レジスタVTGADJA2-0）、ヒステリシス調整（VHGADJA1-0）、 バイアス電流調整(レジスタVIGADJ2-0)が可能です。L1はLSI後段で大振幅か小振幅かを判別する 為に、負極性同期信号とは別に分離します。負極性同期分離用の閾値とは独立して調整可能で （VTLADJ1-0）、HINA1端子に入力される信号レベル（振幅）を判別する為にあります。 ・バッファ HIN1,HIN2,VIN1,VIN2用の入力バッファは、5V-Tolerant(schmitt)を使用しています。 2 2 3 C_CLPG1 クランプ 回路 調整 VTGADJ1-0 閾値調整 VHGADJ1-0 ヒステリシス調整 VIGADJ1-0 バイアス電流調整1 VIGADJ2 バイアス電流調整2 G1 GIN1 同期分離 3 クランプ 回路 調整 2 Green信号から分離した 複合同期信号 VTGADJA2-0 閾値調整 VHGADJA1-0 ヒステリシス調整 HINA1 L1 調整 2 HINA1端子の入力ﾚﾍﾞﾙ検出 VTLADJ1-0 閾値調整 同期分離 バッファ HIN1 H'1 H1 水平同期信号(HINA1) 水平同期信号 V1 垂直同期信号 G2 Green信号から分離した 複合同期信号 H2 水平同期信号 V2 垂直同期信号 バッファ VIN1 C_CLPG2 クランプ 回路 調整 GIN2 同期分離 HIN2 VIN2 Rev.1.03 バッファ バッファ TOKYO ELECTRON DEVICE LIMITED 47 TE8201PF < 各種入力動作概要 > 注）2系統あるPC入力のうちHIN1,VIN1,GIN1の動作を示したものです。HIN2,VIN2,GIN2も同様です。 SyncOnGreenモード動作 入力信号なし HIN1 GIN1 VIN1 入力信号なし H1 G1 V1 Logic複合同期信号モード動作 HIN1 GIN1 VIN1 入力信号なし H1 G1 V1 Logic同期信号モード動作 HIN1 GIN1 VIN1 H1 G1 V1 ● HINA1にアナログ信号を入力した場合の動作としては、SyncOnGreenモードと同様 ● HINA1にロジック信号を入力した場合の動作としては、Logicモード動作と同様 < SyncOnGreen動作詳細 > GIN1(7pin)/GIN2(12pin)からのSyncOnGreen信号から、複合同期信号G1/G2を分離します。 負極性ピーククランプを実施しヒステリシスコンパレータで分離します。この際の負極性ピーククランプ 電圧は、C_CLPG1(8pin)/C_CLPG2(11pin)端子からの入力電圧となります。 尚、下図に於いて、VTSEPは閾値電圧(対クランプ電圧)、VHSEPはヒステリシス電圧を示しています。 注）2系統あるPC入力のうちHIN1,VIN1,GIN1の動作を示したものです。HIN2,VIN2,GIN2も同様です。 VHD GIN1 閾値（VTG） ｸﾗﾝﾌﾟ電圧 VTSEP VHSEP G1 ヒステリシスVHSEPは、レジスタVHGADJ1-0によって調整できます。 電圧VHDは、レジスタVIGADJ1-0によって調整できます。 閾値VTSEPは、レジスタVTGADJ1-0によって調整できます。 クランプ電圧は、C_CLPG1(8pin)入力電圧(約1.2V)です。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 48 TE8201PF 【VIDEO入力インターフェイス部】 < ブロック構成 > VIDEOの同期信号入力インターフェイスです。2系統の入力が可能です。 NTSC、PAL、SECAM、HDTVなどのフォーマットに対応しています。 2値同期信号/3値同期信号を分離できます。3値同期信号の場合、簡易3値同期分離とペデスタルレベルを 閾値とする高精度なゼロクロス3値同期分離とを選択できます。 VIDEOIN1(46pin)/VIDEOIN2(4pin)は2値同期分離用の映像入力端子、TVIDEOIN1(47pin)/TVIDEOIN2 (5pin)は3値同期分離用の映像入力端子です。 ・クランプ回路1 負極性ピーククランプを実施します。同期分離回路は、コンパレータにより負極性同期信号 を分離し、Logicレベルの同期信号G3/G4を発生します。 ・同期分離回路 G3/G4は、ヒステリシスコンパレータにより分離した、Logicレベルの負極性同期信号です。 負極性分離の閾値調整(レジスタVTVADJ1-0),負極性分離のヒステリシス調整(レジスタ VHVADJ1-0)が可能です。P3/P4は、ヒステリシスコンパレータにより分離したLogicレベルの 正極性同期信号(3値同期信号の場合のみ)です。P3/P4は、入力信号が3値同期信号か2値 同期信号かの判別に使用します。正極性分離は、閾値調整(レジスタVTTADJ1-0),入力ﾊﾞｲｱｽ 電流調整(レジスタVIVADJ1-0)が可能です。 ・クランプ回路2 ゼロクロス3値同期分離を使用する際のクランプ回路です。クランプパルス(TCLP3/TCLP4) により、水平同期信号のバックポーチにてペデスタルクランプします。 ・3値分離回路 ペデスタルクランプ後ヒステリシスコンパレータによりペデスタルレベルを閾値とした Logicレベルの分離信号(T3/T4)を出力します。ゼロクロス3値同期分離用の信号です。 2 2 3 調整 C_CLPV1 クランプ 回路1 2 VIDEOIN1 VTVADJ1-0 VHVADJ1-0 VIVADJ1-0 VIVADJ2 VTTADJ1-0 負極性分離閾値調整 負極性分離ヒステリシス調整 バイアス電流調整1 バイアス電流調整2 正極性分離閾値調整 G3 同期分離信号 P3 正極性同期分離信号 T3 3値同期分離信号 TCLP3 ペデスタルクランプパルス G4 同期分離信号 P4 正極性同期分離信号 T4 3値同期分離信号 TCLP4 ペデスタルクランプパルス 調整 同期分離 クランプ 回路2 3値分離 TVIDEOIN1 調整 C_CLPV2 クランプ 回路1 VIDEOIN2 調整 同期分離 クランプ 回路2 TVIDEOIN2 Rev.1.03 3値分離 TOKYO ELECTRON DEVICE LIMITED 49 TE8201PF < 各種入力動作概要 > 注）2系統あるVIDEO入力のうちVIDEOIN1/TVIDEOIN1を例に動作を示したものです。 VIDEOIN2/TVIDEOIN2も同様です。 2値同期信号動作－インターレース VIDEOIN1 G3 P3 2値同期信号動作－ノンインターレース VIDEOIN1 G3 P3 3値同期信号動作 VIDEOIN1 G3 P3 TVIDEOIN1 TCLP3 T3 TCLP3 T3 不定 ：3値同期分離用クランプパルス ：3値同期分離信号(本信号より3値同期信号を抽出します) < 2値同期分離動作詳細 > VIDEOIN1(46pin)/VIDEOIN2(4pin)からのVideo信号から、複合同期信号G3/G4を分離します。 負極性ピーククランプを実施し、ヒステリシスコンパレータで分離します。この際の負極性 ピーククランプ電圧は、C_CLPV1(48pin)/C_CLPV2(3pin)端子からの入力電圧となります。 P3/P4は、3値同期信号検出用信号で、2値同期分離には使用しません。 尚、下図に於いて、VTSEPは、閾値電圧(対クランプ電圧)、VHSEPはヒステリシス電圧を示しています。 注）2系統あるVIDEO入力のうちVIDEOIN1を例に動作を示したものです。VIDEOIN2も同様です。 VHD VIDEOIN1 閾値（VTV） ｸﾗﾝﾌﾟ電圧 VTSEP VHSEP G3 ヒステリシスVHSEPは、レジスタVHVADJ1-0によって調整できます。 電圧VHDは、レジスタVIVADJ1-0によって調整できます。 閾値VTSEPは、レジスタVTVADJ1-0によって調整できます。 クランプ電圧は、C_CLPV1(48pin)入力電圧(約1.2V)です。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 50 TE8201PF < 3値同期分離詳細1 -G3/G4分離 > VIDEOIN1(46pin)/VIDEOIN2(4pin)からの信号が3値同期信号の場合も、2値同期信号の場合と同様 に、複合同期信号G3/G4を分離します。 VHD VIDEOIN1 閾値（VTV） ｸﾗﾝﾌﾟ電圧 VTSEP VHSEP G3 注） ヒステリシスVHSEPは、レジスタVHVADJ1-0によって調整できます。電圧VHDは、入力バイアス電流に よって発生しレジスタVIVADJ1-0によって調整できます。閾値VTSEPは、レジスタVTVADJ1-0によって 調整できます。クランプ電圧は、C_CLPV1/C_CLPV2の入力電圧(約1.2V)です。 < 3値同期分離詳細2 -P3/P4分離 > VIDEOIN1(46pin)/VIDEOIN2(4pin)からのVIDEO信号から、正極性同期信号P3/P4を分離します。 P3/P4は3値同期信号か否かを判定するために使用されます。 2値同期分離のために負極性ピーククランプした信号を用いて、ヒステリシスコンパレータで正極性 同期分離します。 正極性同期信号分離の閾値は調整可能です。 正極性同期信号分離のヒステリシス値は調整できません。 ・非垂直同期パルス部 VHSEP 閾値（VTT） VIDEOIN1 ｸﾗﾝﾌﾟ電圧 VTSEP P3 ・垂直同期パルス部 正極性同期信号分離パルスが垂直同期パルス期間に発生した場合、3値同期信号と判断します。 垂直同期パルス期間 VIDEOIN1 VHSEP 閾値（VTT） VIDEOIN1 ｸﾗﾝﾌﾟ電圧 VTSEP P3 注） ヒステリシスVHSEPは調整できません。閾値VTSEPはレジスタVTTADJ1-0によって調整できます。 クランプ電圧は、C_CLPV1/C_CLPV2の入力電圧(約1.2V)です。 上図は2系統あるVIDEO入力のうちVIDEOIN1を例に動作を示したものです。VIDEOIN2も同様です。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 51 TE8201PF < 3値同期分離詳細3 -T3/T4分離 > TVIDEOIN1(47pin)/TVIDEOIN2(5pin)からのVIDEO信号から、ゼロクロス同期信号T3/T4を分離します。 クランプタイミングパルスはTCLP3/TCLP4です。水平同期のバックポーチに発生し、ペデスタルレベルを C_CLPV1(48pin)/C_CLPV2(3pin)から入力する基準電圧にクランプします。ヒステリシスコンパレータ により、C_CLPV1/C_CLPV2からの基準電圧と、クランプされたTVIDEOIN1/TVIDEOIN2とを比較しｾﾞﾛｸﾛｽ タイミングで同期分離します。 ヒステリシス値は調整できません。 ・非垂直同期パルス部 VHSEP ゼロクロス VHD TVIDEOIN1 TCLP3 T3 不定 不定 ・垂直同期パルス部 正極性同期信号分離パルスが垂直同期パルス期間に発生した場合、3値同期信号と判断します。 垂直同期パルス期間 VIDEOIN1 VHSEP ゼロクロス VHD TVIDEOIN1 TCLP3 T3 不定 不定 注） ヒステリシスVHSEPは調整できません。クランプ電圧は、C_CLPV1/C_CLPV2の入力電圧 (約1.2V)です。上図は2系統あるVIDEO入力のうちTVIDEOIN1を例に動作を示したものです。 TVIDEOIN2も同様です。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 52 TE8201PF 【セレクタ部】 < ブロック構成 > 2系統のPCポートおよび2系統のVIDEOポートの中から、HDOUT(28pin)、VDOUT(29pin)から出力する 信号を、レジスタINSEL1-0で選択します。 レジスタBINSEL1-0で選択した信号は、バックグラウンド周期計測(モード識別)用です。 バックグラウンド周期計測により、レジスタINSEL1-0にて選択していない入力ポートからの信号 の有無や解像度を検出できます。 ・レジスタINSEL1-0の設定 PC1，PC2,VIDEO1,VIDEO2から1系統を選択しG、H、V、P、Tとして出力します。 また、ゼロクロス3値同期分離用ペデスタルクランプパルスTCLPを選択してTCLP3/TCLP4 として、VIDEO入力ポートのクランプ回路2へ戻します。 ・レジスタBINSEL1-0の設定 PC1，PC2,VIDEO1,VIDEO2から1系統を選択し、G_B、H_B、V_Bとして出力します(バック グラウンド周期計測用)。尚、選択された同期信号が3値同期信号であっても、簡易3値 同期分離のみ対応します。ゼロクロス3値同期分離は実施できません。 ・レジスタHIN1_Eの設定 PC1のH1(HIN1:22pin)もしくはH'1(HINA1:9pin)を選択します。 INSEL1-0 セレクタ回路 PC1 G1 H1 H'1 V1 HIN1_E 選択信号 BINSEL1-0 バックグラウンド周期 計測用選択信号 G GREEN/VIDEO信号から分離 した複合同期信号 G_B PC2 G2 H2 V2 VIDEO1 G3 P3 T3 TCLP3 H H_B PC入力時・HINA1入力時 の水平同期信号 (VIDEO入力時は発生せず) VIDEO2 G4 P4 T4 TCLP4 Rev.1.03 V V_B PC入力時の垂直同期信号 (VIDEO入力時は発生せず) P 正極性同期分離信号 T 3値同期分離信号 TCLP ペデスタルクランプパルス TOKYO ELECTRON DEVICE LIMITED 53 TE8201PF 【極性調整／垂直分離部】 < ブロック構成 > レジスタINSEL0,INSEL1の設定により、セレクタ回路が選択した同期信号(G、H、V)の極性を自動的 に調整します。セレクタ回路が選択した同期信号(H、V)の極性は、レジスタ(HPOL,VPOL）から 読出すことができます。また、選択した同期信号が複合同期信号の場合、垂直同期信号を分離します。 ・正極性化回路 入力信号のレベルを一定期間サンプリングし、Hレベル／Lレベルの比率から信号のデューティ を検出し、検出したデューティより極性を判断し、正極性に切り替えて出力します。 極性判定のゲインは2段階に切替えることができます。水平同期信号極性判定のゲインは、 レジスタHPOLGで、垂直同期信号極性判定のゲインはVPOLGで切替できます。 極性情報は、Logic水平同期信号はレジスタHPOLから、Logic垂直同期信号はレジスタVPOLから 読み出すことが可能です。GIN1,GIN2,HINA1,VIDEOIN1,VIDEOIN2端子から入力するアナログ レベルのPC/VIDEO信号は、極性情報を読み出すことが出来ません(負極性入力が前提です)。 ・モード検出回路 モード検出回路は、HA0に一定期間同期信号がない場合SyncOnGreenモードもしくはVIDEOモード と判断し、HA0から同期信号が入力されている場合にLogic同期信号モードと判定します。この 判定結果は、レジスタINTYPE1-0から読み出すことが出来ます。VIDEO入力を選択した場合は、 同期信号は必ずGA0に発生するため、強制的にGA0を選択します。 ・スイッチ回路1 レジスタINMODE=1の際は、モード検出回路の判定結果に基づいてGA0もしくはHA0を選択してHA1 へ出力します。入力が存在しない場合スイッチ回路はGA0を選択した状態になります。 レジスタINMODE=0の際は、モード検出回路の判定結果とは無関係に、レジスタWINTYPEの設定に 基づいてGA0もしくはHA0を選択してHA1から出力します。 また、GA0/HA0双方に入力があった場合は、HA0を優先的に選択します。VA0及びVA1双方にパルスが 存在する場合は、HA0/GA0のスイッチと連動して切り替わります。 ・V分離回路及びスイッチ回路2 レジスタVSEPSELの設定に応じ、水平同期周期の0.25倍又は0.1875倍よりも水平同期パルス幅 が広い場合垂直同期パルス期間と認識します。 この際に使用する周期計測については、V分離をする以前に使用する周期計測（ラフ版）と、 後段の周期計測回路（精密版；CUNTH11-0）によって垂直同期パルス期間と認識します。 後段にどちらのVパルスを渡すかは、HACCU(Addr:32h)により選択できます。 G 正極製化 GA0 HPOL スイッチ回路1 HA1 HPOLG 極性検出 H 正極製化 HA0 モード 検出 2 INTYPE1-0 WINTYPE INMODE CUNTH11-0 正極製化 V 極性検出 ラフ版 周期 計測 ラフ版 Vパルス 生成 精密版 Vパルス 生成 VA1 スイッチ回路2 VAA1 VA2 V分離 VA0 VPOL HACCU VPOLG Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 54 TE8201PF < 水平同期信号の極性判別 > 入力同期信号の極性が切替わった場合に、その極性を調整します(内部では正極性です)。 判定時間(感度)は、入力クロック周波数に依存します。また、判定時間(感度)をレジスタ HPOLGで切替えることが出来ます。判定時間の計算方法は、レジスタ詳細をご覧ください。 入力信号の極性切替わり H HA0 極性調整期間 THPA 極性調整完了 < 垂直同期信号の極性判別 > 入力同期信号の極性が切替わった場合に、その極性を調整します(内部では正極性です)。 判定時間(感度)は、入力クロック周波数に依存します。また、判定時間(感度)をレジスタ VPOLGで切替えることが出来ます。判定時間の計算方法は、レジスタ詳細をご覧ください。 入力信号の極性切替わり V VA0 極性調整期間 TVPA 極性調整完了 < モード検出 > VIDEO入力を選択した場合は、同期信号は必ずGA0に発生するため、強制的にGA0を選択します。 また、レジスタINMODE=0にすると、モード検出結果に因らず、レジスタWINTYPEの設定により 強制的にスイッチ回路が切替わります。従って、以下はPC入力を選択し且つINMODE=1に設定 した場合を示しています。 SYNConGREENモード GA0 HA0 ｽｲｯﾁ回路 HA1 Logic同期信号モード 入力無しモード 不定 GA0選択 HA0選択 GA0選択 注） INSEL1-0でPC入力を選択 INMODE=1 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 55 TE8201PF < V分離 > PC入力の場合1 －SyncOnGreen信号，Logic複合同期信号の場合 TH (*1) VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH HA1 VA1 VA0 VA2 PC入力の場合2 －Logic同期信号（セパレート）の場合 HA1 VA1 VA0 VA2 PC入力の場合3 －Logic同期信号（セパレート）で水平同期信号がLogic複合同期信号の場合 VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH TH HA1 VA1 VA0 VA2 VIDEO入力の場合1 －2値同期信号の場合(インターレース） VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH TH HA1 VA1 VA0 VA2 VIDEO入力の場合2 －3値同期信号の場合(インターレース） TH VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH HA1 VA1 VA0 VA2 VIDEO入力の場合3 －3値同期信号の場合(ノンインターレース） TH VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH HA1 VA1 VA0 VA2 *1: THは、前述した「ラフ版周期計測」もしくは、「精密版周期計測」にて計算された「周期」です。 HACCU（Addr:32h）にて、「ラフ版」か「精密版」を切り替える事ができます。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 56 TE8201PF 【バックグラウンド極性調整／垂直分離部】 < ブロック構成 > レジスタBINSEL0,BINSEL1の設定により、セレクタ回路が選択したバックグラウンド周期計測用の 同期信号（G_B、H_B、V_B）の極性も自動的に調整が可能であり、また極性をレジスタ(BHPOL,BVPOL） から読出すことができます。 ・極性調整回路 入力信号のレベルを一定期間サンプリングし、Hレベル／Lレベルの比率から信号のデューティ を検出し、検出したデューティより極性を判断し、正極性に切り替えて出力します。 極性判定のゲインは2段階に切替えることができます。水平同期信号極性判定のゲインは、 レジスタBHPOLGで、垂直同期信号極性判定のゲインはBVPOLGで切替できます。 極性情報は、Logic水平同期信号はレジスタBHPOLから、Logic垂直同期信号はレジスタBVPOL から読み出すことが可能です。GIN1,GIN2,HINA1,VIDEOIN1,VIDEOIN2端子から入力するアナログ レベルのPC/VIDEO信号は、極性情報を読み出すことが出来ません(負極性入力が前提です)。 ・モード検出回路 モード検出回路は、H_B0に一定期間同期信号がない場合SyncOnGreenモードもしくはVIDEOモード と判断し、H_B0から同期信号が入力されている場合にLogic同期信号モードと判定します。この 判定結果は、レジスタBINTYPE1-0から読み出すことが出来ます。VIDEO入力を選択した場合は、 同期信号は必ずG_B0に発生するため、強制的にG_B0を選択します。 ・スイッチ回路 レジスタBINMODE=1の際は、モード検出回路の判定結果に基づいてG_B0もしくはH_B0を選択 してH_B1へ出力します。入力が存在しない場合、モード検出回路はG_B0を選択した状態に なります。 レジスタBINMODE=0の際は、モード検出回路の判定結果とは無関係に、レジスタBWINTYPEの設定 に基づいてG_B0もしくはH_B0を選択してH_B1から出力します。 ・V分離回路 レジスタVSEPSELの設定に応じ、水平同期周期の0.25倍又は0.1875倍よりも水平同期パルス幅 が広い場合垂直同期パルス期間と認識します。 G_B 正極製化 G_B0 BHPOL スイッチ回路1 H_B1 HPOLG 極性検出 H_B 正極製化 H_B0 モード 検出 BINTYPE1-0 BWINTYPE BINMODE 正極製化 V_B 極性検出 2 ラフ版 周期 計測 ラフ版 Vパルス 生成 V_B1 V_B2 V分離 V_B0 BVPOL VPOLG Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 57 TE8201PF < 水平同期信号の極性判別 > 入力同期信号の極性が切替わった場合に、その極性を調整します(内部では正極性です)。 判定時間(感度)は、入力クロック周波数に依存します。また、判定時間(感度)をレジスタ BHPOLGで切替えることが出来ます。判定時間の計算方法は、レジスタ詳細をご覧ください。 入力信号の極性切替わり H_B H_B0 極性調整期間 TBHPA 極性調整完了 < 垂直同期信号の極性判別 > 入力同期信号の極性が切替わった場合に、その極性を調整します(内部では正極性です)。 判定時間(感度)は、入力クロック周波数に依存します。また、判定時間(感度)をレジスタ BVPOLGで切替えることが出来ます。判定時間の計算方法は、レジスタ詳細をご覧ください。 入力信号の極性切替わり V_B V_B0 極性調整期間 TBVPA 極性調整完了 < モード検出 > VIDEO入力を選択した場合は、同期信号は必ずG_B0に発生するため、強制的にG_B0を選択します。 また、レジスタBINMODE=0にすると、モード検出結果に因らず、レジスタBWINTYPEの設定により 強制的にスイッチ回路が切替わります。従って、以下はPC入力を選択し且つBINMODE=1に設定 した場合を示しています。 SYNConGREENモード G_B0 H_B0 ｽｲｯﾁ回路 H_B1 Logic同期信号モード 入力無しモード 不定 G_B0選択 H_B0選択 G_B0選択 注） BINSEL1-0でPC入力を選択 BINMODE=1 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 58 TE8201PF < V分離 > 垂直同期分離の感度はレジスタVSEPSELの設定により調整できますが、調整はレジスタINSEL1-0 で選択した同期信号にも同時に反映されます。 PC入力の場合1 －SyncOnGreen信号，Logic複合同期信号の場合 TH (*1) VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH H_B1 V_B1 V_B0 V_B2 PC入力の場合2 －Logic同期信号(セパレート)の場合 H_B1 V_B1 V_B0 V_B2 PC入力の場合3 －Logic同期信号(セパレート)で水平同期信号がLogic複合同期信号の場合 VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH TH H_B1 V_B1 V_B0 V_B2 VIDEO入力の場合1 －2値同期信号の場合(インターレース) VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH TH H_B1 V_B1 V_B0 V_B2 VIDEO入力の場合2 －3値同期信号の場合(インターレース) TH VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH H_B1 V_B1 V_B0 V_B2 VIDEO入力の場合3 －3値同期信号の場合(ノンインターレース) TH VSEPSEL=0:0.25xTH VSEPSEL=1:0.1875xTH H_B1 V_B1 V_B0 V_B2 *1: THは、前述した「ラフ版周期計測」もしくは、「精密版周期計測」にて計算された「周期」です。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 59 TE8201PF 【3値同期抽出／3値検出部】 < ブロック構成 > セレクタ回路により選択されたVIDEO信号が、3値同期信号か2値同期信号を検出(TDET信号)します。 セレクタ回路により選択されたVIDEO信号が3値同期信号の場合、高精度3値同期分離用のペデスタル クランプパルス(TCLP)を発生します。本機能はバックグラウンドにはございません。 また本機能は、HINA端子では機能致しません。 ・マスク生成回路 3値同期信号か否かを、垂直同期信号VA2の垂直同期パルス期間内に正極性同期分離信号P が存在するか否かで判定します。入力が3値同期信号の場合、TDET信号により切替え回路 を切替えます。また、水平同期信号のバックポーチにペデスタルクランプパルスTCLP信号 を発生します。また、ゼロクロス検出された3値同期分離信号Tから余分なノイズ成分を 除去するためのマスク信号TMSKを発生します。 ・同期抽出 マスク信号TMSKと、ノイズ成分を含んだ高精度3値信号Tからゼロクロス3値同期信号T0を 抽出します。 ・切替回路 3値同期信号か否かの判定信号TDETにより切替回路を制御し、HA1もしくはTOを選択して、 HA2として出力します。ただし、レジスタINTSET=0の場合強制的にHA1を選択して簡易3値 同期分離動作になります。尚、2値同期信号の場合はレジスタINTSETの設定は無効となり、 強制的にHA1が選択されます。強制2値モードCBLSYNC（Addr:32ｈD7）の際はHA1が選択されます。 HA1 CBLSYNC HA2 3値検出 T 同期 抽出 切替回路 T0 TMSK L1 P VA2 マスク 生成 3値/2値を切替えた 水平同期信号 TDET TCLP 振幅レベル 反映 HINA1LOGIC HA1 VA2 INTSET < マスク生成回路動作詳細 > VIDEO 3値同期信号入力の場合 3値同期信号を検出した場合、TMSK信号を発生します。 HA1 P VA2 TMSK TCLP 注） 垂直同期パルス期間に、正極性同期分離信号Pのパルス有：3値同期信号 VIDEO 2値同期信号入力/PC SyncOnGreen入力の場合 非3値同期信号を検出した場合、また強制2値モードの時は3値検出回路は動作しません。 HA1 P VA2 注） 垂直同期パルス期間に、正極性同期分離信号Pのパルス無：非3値同期信号 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 60 TE8201PF < 同期抽出回路動作詳細 > VIDEO 3値同期信号入力の場合 T TMSK T0 不定 ゼロクロス T TMSK T0 不定 < 切替回路動作詳細 > VIDEO 3値同期信号入力の場合 レジスタINTSETの設定でHA1/TOを切替えることにより、簡易3値同期分離/ゼロクロス3値 同期分離を切替えることができます。 HA1 T0 HA2 INTSET=0の場合＊ (簡易3値同期分離) INTSET=1の場合 (ｾﾞﾛｸﾛｽ3値同期分離) ゼロクロス HA2 INTSET=0の場合＊ (簡易3値同期分離) INTSET=1の場合 (ｾﾞﾛｸﾛｽ3値同期分離) ＊3値同期信号入力時に、CBLSYNC=1の際はINTSET=0と同じ動作になります。 VIDEO 3値同期信号入力以外の場合 レジスタINTSETの設定によらず、HA1が選択されます。 HA1 HA2 INTSET=0,1の場合 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 61 TE8201PF 【パルス幅計測・周期計測】 < ブロック構成 > セレクタINSEL1-0で選択した、水平同期パルス周期、水平同期周期、垂直同期パルス周期、垂直同期 周期を入力クロックでカウント計測します。 また、セレクタBINSEL1-0で選択した、水平同期周期、垂直同期周期をバックグラウンド用に入力 クロックでカウント計測します。 ・128周期水平カウンタ 垂直同期パルスが入力してから、水平同期パルス128カウントのタイミングを検出します。 (水平同期周期計測は、水平同期パルスを128カウントした後から、水平同期周期のパルス 幅計測及び周期計測を行います。) ・64/256周期水平カウンタ 水平同期周期の値はレジスタCUNTH11-0で検出できます。計測は、垂直同期パルスが入力後 水平同期パルスが128カウントされた後に開始し、周期を入力クロックでカウント します。周期は64周期の平均から求めるか、256周期の平均から求めるかをレジスタHCNTRNG で選択できます。レジスタCUNTH11-0から読み出せる計測値は、垂直同期パルスの立上がり で更新されます。カウンタのオーバーフローはレジスタNONHで検出でき、水平同期信号の有無 の判定に使用できます。 ・64/256周期水平パルス幅カウンタ 水平同期パルス幅はレジスタCOUNTW9-0で検出できます。計測は、垂直同期パルスが入力 後、水平同期パルスが128カウントされた後に開始し、パルス幅を入力クロック でカウントします。パルス幅は64周期の平均から求めるか、256周期の平均から求めるかを レジスタHCNTRNGで選択できます(レジスタHCNTRNGの設定は水平同期周期計測と共通です)。 レジスタCOUNTW9-0から読み出せる計測値は、垂直同期パルスの立上がりで更新されます。 バックグラウンドにはありません。 ・垂直カウンタ 垂直同期周期はレジスタCUNTV15-0で検出できます。周期計測は、入力クロックを 32分周したクロックでカウントします。 レジスタCUNTV15-0から読み出せる計測値は、垂直同期パルスの立上がりで更新されます。 カウンタのオーバーフローはレジスタNONVで検出でき、垂直同期信号の有無の判定に使用 できます。 ・垂直パルス幅カウンタ 垂直同期パルス幅はレジスタCOUNTVW15-0で検出できます。TE8201PFのCLKにてカウントします。 バックグラウンドにはありません。 水平同期パルス幅計測 CLK 64/256周期 ﾊﾟﾙｽ幅ｶｳﾝﾀ CLK 64/256周期 水平カウンタ 計測値 COUNTW9-0 水平同期周期計測 水平同期信号 HA1 NONH 計測値 CUNTH11-0 HCNTRNG 128周期 水平カウンタ VA1 垂直同期信号 VA1 CLK/32 CLK 垂直周期 カウンタ NONV 垂直ﾊﾟﾙｽ幅 カウンタ 計測値 CUNTV15-0 COUNTVW15-0 計測値 垂直同期周期及びﾊﾟﾙｽ幅計測 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 62 TE8201PF < 水平同期信号周期計測 > 水平同期周期の計測値は、計測終了後に発生した垂直同期パルスのフロントエッジのタイミングで レジスタCUNTH11-0に反映されます。垂直同期パルスが存在しない場合レジスタCUNTH11-0の読み値 は更新されません。 バックグラウンドは、BCUNTH11-0に反映されます。 周期計測範囲１ HCNTRNG=0：64周期 HCNTRNG=1：256周期 HA1 VA1 水平同期パルス128カウント 64/256の水平同期周期を計測し平均化 平均化した水平同期周期をレジスタCUNTH11-0に反映 < 垂直同期信号周期計測 > 垂直同期周期の計測値は、計測終了時に(垂直同期パルスのフロントエッジのタイミングで) レジスタCUNTV15-0に反映されます。 バックグラウンドは、BCUNTV15-0に反映されます。 計測範囲1 計測範囲2 VA1 計測範囲1の垂直同期周期をレジスタCUNTV15-0に反映 計測範囲2の垂直同期周期をレジスタCUNTV15-0に反映 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 63 TE8201PF < 水平同期パルス幅計測 > 水平同期パルス幅の計測値は、計測終了後に発生した垂直同期パルスのフロントエッジのタイミング でレジスタCOUNTW9-0に反映されます。垂直同期パルスが存在しない場合レジスタCOUNTW9-0の読み値 は更新されません。尚、パルス幅計測範囲はレジスタHCNTRNG設定で64周期と256周期を選択可能です が、パルス周期計測範囲と共通の設定となります。 バックグラウンドには計測機能はありません。 パルス幅計測範囲1 HCNTRNG=0：64周期 HCNTRNG=1：256周期 HA1 VA1 水平同期パルス128カウント 64/256の水平同期ﾊﾟﾙｽ幅を計測し平均化 平均化した水平同期ﾊﾟﾙｽ幅をレジスタCOUNTW9-0に反映 パルス幅 パルス幅 HA1 < 垂直同期パルス幅計測 > 垂直同期パルス幅の計測値は、計測終了後に発生した垂直同期パルスのフロントエッジのタイミング でレジスタCOUNTVW15-0に反映されます。 バックグラウンドには計測機能はありません。 計測範囲1 計測範囲2 VA1 計測範囲1の垂直同期周期をレジスタCOUNTVW15-0に反映 計測範囲2の垂直同期周期をレジスタCOUNTVW15-0に反映 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 64 TE8201PF 【ノイズマスク生成／パルス幅制限】 < ブロック構成 > 水平同期信号及び垂直同期信号のノイズ成分,0.5Ｈ垂直同期パルス及びコピーガード信号の挿入 ノイズを除去することができます。それぞれのノイズマスク幅は各々設定可能で、レジスタの組合せで 様々なマスクが可能です。 ・パルス幅制限 レジスタHVMSKEの設定により、垂直同期部分の水平同期パルスを非垂直同期パルス部分と 同等まで波形整形します。出力パルス幅制限時のパルス幅は水平同期パルス幅計測値 (レジスタCOUNTW9-0)に基づいて自動的に設定します。 本制御のイネーブル/ディセーブル設定は、垂直同期分離機能に影響しません。 水平ノイズマスク設定レジスタをイネーブル(HMSKMD1-0=00以外の設定)にする場合は、 必ずHパルス幅制限をイネーブル(HVMSKE=1)に設定してください。 ・水平ノイズマスク生成 水平同期信号のノイズマスク機能によりノイズパルスを除去できます。ノイズマスクモードは、 レジスタHMSKMD0,HMSKMD1によって設定できます。 HMSKMD1-0=00： ノイズマスク無し HMSKMD1-0=01： ノイズマスク幅は、レジスタHMSKW11-0の設定によります。 HMSKMD1-0=10： ノイズマスク幅は、〔水平同期周期x0.875〕 HMSKMD1-0=11： ノイズマスク幅は、〔水平同期周期－4xｸﾛｯｸ周期〕 レジスタHMSKMD1-0=00に設定した場合、0.5H信号をマスクすることはできません。 レジスタHMSKMD1-0=00に設定した場合、インターレースモード時のODD/EVENの検出が できません。コピーガード信号の挿入同期ノイズはノイズマスク信号によって除去可能です。 (HMSKMD1-0=00以外） また、HINPSEL=1(32h)の時、HINPH11-0の設定もノイズマスク幅の調整に関係します。 詳細は、水平ノイズマスク詳細をご参照ください。 ・垂直ノイズマスク生成 垂直同期信号のノイズマスク機能によりノイズパルスを除去できます。ノイズマスクモードは、 レジスタVMSKMD0,VMSKMD1よって設定できます。 VMSKMD1-0=00： ノイズマスク無し VMSKMD1-0=01： ノイズマスク幅は、レジスタVMSKW15-0の設定によります。 VMSKMD1-0=10： ノイズマスク幅は、〔垂直同期周期x0.9375〕 VMSKMD1-0=11： ノイズマスク幅は、〔垂直同期周期x0.96875〕 VMSKMD1=1に設定した場合、マスク幅を決めるための基準となる垂直同期周期は1周期/4周期 の周期計測値の平均値を使用することが出来ます。1周期/4周期のいずれの平均値を使用するか は、レジスタVMSKREF0,VMSKREF1で設定できます。 VMSKREF1-0=00及び01： 4周期の測定値の平均値に基づいてマスク幅を計算 VMSKREF1-0=10： 1周期の測定値に基づいて、マスク幅を毎周期計算 VMSKREF1-0=11： 無効 HMSKMD1-0 HMSKW11-0 CUNTH11-0 HINPSEL HINPH11-0 水平同期信号 HA2 HVMSKE COUNTW9-0 ﾊﾟﾙｽ幅 制限 水平ﾉｲｽﾞﾏｽｸ 生成 HM HA4 HA3 WM 垂直同期信号 VA2 VA3 VMSKMD1-0 VMSKREF1-0 VMSKW15-0 CUNTV15-0 Rev.1.03 VM 垂直ﾉｲｽﾞﾏｽｸ 生成 TOKYO ELECTRON DEVICE LIMITED 65 TE8201PF < パルス幅制限 > レジスタHVMSKE=0の場合(制限しない) HA2 WM HA3 レジスタHVMSKE=1の場合(制限実施) 注）ﾉｲｽﾞ除去効果はありません HA2 WM HA3 ﾉｲｽﾞ HA2 WM HA3 計測したCOUNTW9-0の値に基づいて、ﾊﾟﾙｽ幅を制限 ※本来あるべきHの立ち下がりエッジがないことを確認し、＋7CLKカウントし後をマスク。 < 水平ノイズマスク生成概要 > HMSKMD1-0=00の場合(ノイズマスク無し) ﾉｲｽﾞ HA2 HA3 HM HA4 注）HVMSKE=1の場合です HMSKMD1-0=01，10，11の場合(ノイズマスク有り) ﾉｲｽﾞ HA2 HA3 HM HA4 注）HVMSKE=1の場合です ノイズマスク コピーガード信号の挿入ノイズは、ノイズマスク信号によって除去可能です。(HMSKMD1-0=00以外） HA3 HM HA4 ノイズマスク Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 66 TE8201PF < 水平ノイズマスク生成詳細 > 水平ノイズマスクの生成は、概念的には前頁の通りですが、実際は以下のようにHパルスの検知及びマスク を行っています。マスクは以下のように来るべきタイミングのHパルスの立ち上がりを基準にして、 前方ウィンドウ及び後方ウィンドウを設け、そのウィンドウ内のHパルスの立ち上がりエッジを検知して、 タイミングがずれたHパルス自体もマスクを掛けます。 ② ① あるべきH↑の基準 A. CUNTH11-0 B. HINPH11-0 A. HMSKW11-0 B. 水平周期計測値x0.875 C. 水平周期計測値-4CLK HA3 ③ Hパルス↑検出ウィンドウ A. CUNTH11-0 +4CLK B. HINPH11-0 +4CLK マスク期間 ① あるべきHの立ち上がりエッジは以下の2通りです。 A. CUNTH11-0は、TE8201PFの水平周期計測値が基準タイミング （HINPSEL=0） B. HINPH11-0は、レジスタに設定した値を元の周期値が基準タイミング（HINPSEL=1 or NONH/NONV時） ② 前方ウィンドウは、上記3種類から選択可能です。 A: HMSKW11-0は、レジスタにより任意の値を設定可能です。 B: TE8201PFが計測した結果であるCUNTH11-0を使用して、CUNTH11-0x0.875にてマスクします。 C: TE8201PFが計測した結果であるCUNTH11-0を使用して、CUNTH11-0 -4CLKにてマスクします。 HMSKW11-0を選択された場合、ノイズマスクの前方の調整のみ行うことは可能ですが、 VSYNC中の0.5Hマスクに本機能を使用するため、0.5H以上設定するようにご注意ください。 また、H周期が2倍以上の差がある信号を許容するため等、複数の同期信号をサポートする場合には、 随時HMSKW11-0を更新することで、ノイズマスクの前方調整が可能となります。 ③ 後方ウィンドウは、上記2種類から選択可能です。 いづれの場合も、後方は4CLK固定です。 A: CUNTH11-0 +4CLK B: HINPH11-0 +4CLK （①でBの場合） また、H↑及びHのハイレベルが上記ウィンドウ内に検出されなかった場合、上図のHパルス↑検出ウィンドウ が以下のような動作をします。 ①で、CUNTH11-0を基準として選択している場合、②③を以下のように広げます。 ②のAの場合: HMSKW11-0 -(2n)CLK （n とは連続で検出できなかったライン数） ②のBの場合: CUNTH11-0 x0.875 -(2n)CLK （n とは連続で検出できなかったライン数） ②のCの場合: CUNTH11-0 -4CLK -(2n)CLK （n とは連続で検出できなかったライン数） ③A: CUNTH11-0 -4CLK +(2n)CLK ①で、HINPH11-0を基準として選択している場合、②③を以下のように広げます。 ②は、HMSKW11-0 -(2n)CLK （n とは連続で検出できなかったライン数） ③は、HINPH11-0 -4CLK +(2n)CLK （n とは連続で検出できなかったライン数） ※ 連続で60水平周期検出できなかったら、ウィンドウを最大化し、マスクを行いません。 以後、Hが検出された時点で、そのエッジを基準にマスク動作を開始します。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 67 TE8201PF < 垂直ノイズマスク生成 > VMSKMD1-0=00の場合(ノイズマスク無し) ﾉｲｽﾞ VA2 VM VA3 ノイズマスク無し VMSKMD1-0=01，10，11の場合(ノイズマスク有り) ﾉｲｽﾞ VA2 VM VA3 ノイズマスク ・VMSKW15-0 x 32CLK ・CUNTV15-0 x 0.9375 x 32CLK ・CUNTV15-0 x 0.96875 x 32CLK Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 68 TE8201PF 【水平同期の欠落補間/水平同期信号出力】 < ブロック構成 > 水平同期信号の欠落を補間できます。水平同期信号の欠落補間は、レジスタHINPEによってイネーブル にすることができます。 欠落補間には、周期計測値によるモードと、レジスタHINPH11-0によりユーザーが設定した値で生成する モードがあります。モードの切替はレジスタHINPSELによって可能です。 但し、無信号状態（連続欠落：レジスタNONVもしくはNONHが"1"）を検知した場合は、レジスタHINPH11-0値 及びレジスタHINPW9-0値の設定に基づく補間パルスが発生します。 ・発生タイミング生成 水平同期信号の欠落補間パルスの発生タイミングを生成します。補間パルスの発生タイミングは、 以下のようにレジスタHINPSELの設定により切り替えることができます。 HINPSEL=0： レジスタCUNTH11-0の周期計測値に基づきます。 発生タイミング：[(CUNTH11-0 + 6) x ｸﾛｯｸ周期] HINPSEL=1： ユーザーが設定したレジスタHINPH11-0設定値に基づきます。 発生タイミング；[(HINPH11-0 + 6) x ｸﾛｯｸ周期] ・パルス生成 補間パルスを生成するときの補間パルス幅を、以下のようにレジスタの設定により切り替えること ができます。 HINPSEL=0： レジスタCOUNTW9-0のパルス幅計測値に基づきます。 発生タイミング：[COUNTW9-0 x ｸﾛｯｸ周期] HINPSEL=1： ユーザーが設定したレジスタHINPW9-0設定値に基づきます。 発生タイミング：[HINPW9-0 x ｸﾛｯｸ周期] ・極性切替 HDOUTは、レジスタHDOPOLの設定により出力極性を任意に調整可能です。また、レジスタHDOEの設定 により同期パルス出力をディセーブル(Hi-Z)にすることも可能です。 HINPE 補間パルス生成 COUNTW9-0 HINPW9-0 HINPH11-0 CUNTH11-0 発生ﾀｲﾐﾝｸﾞ HAP0 生成 ﾊﾟﾙｽ 生成 HAP1 水平同期信号 HA4 HA5 HINPSEL NONH/NONV < 補間パルス生成 > 補間パルス生成を実施する場合(レジスタHINPE=1)、必ずレジスタHMSKMD1-0を01，10 もしくは11に設定して、ノイズマスク機能をイネーブルにしてください。 欠落 HA4 HAP0 HAP1 HA5 補間パルス Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 69 TE8201PF 【水平同期の欠落補間の詳細】 HINPSEL=0の時： 周期計測値に基づく補間パルス発生 入力 NONH or NONV HDOUT 周期計測値(CUNTH11-0)に基づく補間パルス ユーザー設定値に基づく補間パルス ※最初の補間パルスが水平同期周波数（周期計測値に基 づく）＋6CLKのタイミングで出力されるのみで、後は水平同 期周波数タイミング(CUNTH11-0)と同じです。 レジスタNONHもしくはレジスタNONVが"1"になるまで、周期計測値に基づく補間パルスを生成します。 但し、レジスタNONHもしくはレジスタNONVが"1"になった時点から、ユーザー設定値に基づく補間パルス を生成します。 HINPSEL=1の時： ユーザー設定値に基づく補間パルス発生 入力 NONH or NONV HDOUT ユーザー設定値に基づく補間パルス Hパルスが欠落した場合、必ずユーザー設定値（HINPH11-0及びHINPW9-0）による補間を行います。 いづれの場合も、HINPE=1の場合のみ有効です。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 70 TE8201PF 【垂直同期信号生成出力】 < ブロック構成 > レジスタVINPEを“1”に設定する事により、レジスタVINPLINE10-0及びVINPW2-0の設定に従った 垂直同期信号を自動生成する事ができます。同期信号の発生周期及びパルス幅は、入力同期信号の 周期計測結果に依存せず、発生周期はレジスタVINPLINE10-0設定により、また、パルス幅はレジ スタVINPW2-0設定によります。但し、HINPE=0(H補間なし)の場合にはVINPE=1に設定しないで下さい。 TE8201PFとしては、Vの自動生成を行いません。 また、VINPLINEHを"1"に設定する事により、Vパルスの発生周期を[0.5x水平周期]分、遅延可能です。 ・発生周期設定 自動生成する垂直同期パルスの発生周期を設定します。 発生周期は、レジスタVINPLINE10-0設定により設定することができ、VINPLINEH=0の時は、 〔水平同期周期 x (VINPLINE10-0値+0.5)〕になります。また、VINPLINEH=1の時は、 〔水平同期周期 x (VINPLINE10-0値+1.0)〕になります。 VINPLINE10-0の設定値に基づき、補間した後のHパルスをカウントして生成しています。 ・パルス幅設定 自動生成する垂直同期パルスの幅を設定します。 パルスの幅はレジスタVINPW2-0の設定により調整できます。発生する補間垂直同期パルスは 水平同期パルスがVINPW2-0カウント発生するまで継続します。 ・極性切替 VDOUTは、レジスタVDOPOLの設定により出力極性を任意に調整可能です。また、レジスタVDOEの 設定により同期パルス出力をディセーブル（Hi-Z）にすることが可能です。 VINPE 補間パルス生成 VINPW2-0 HA5 VINPLINE10-0 発生ﾀｲﾐﾝｸﾞ 生成 ﾊﾟﾙｽ 生成 VAP 垂直同期信号 VA3 VA4 VINPLINEH Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 71 TE8201PF 【垂直同期信号遅延調整】 < ブロック構成 > 垂直同期信号パルスと水平同期信号パルスとのエッジが近接している場合、各々の出力同期 パルスの前後関係を確定させるために、垂直同期パルスを遅延させることができます。 これにより、VDOUT(29pin)とHDOUT(28pin)から出力される同期パルスのフロントエッジに 確実な前後関係を確保できます。 ・近接検出回路 垂直同期パルスと水平同期パルスのフロントエッジが近接していることをレジスタVPDLYFで 検出可能です。遅延調整処理した信号との近傍検出になります。 ・遅延生成回路 垂直同期パルスと水平同期パルスのフロントエッジの近接を回避するため、レジスタVPDLYW1-0 の設定によりVA1の遅延を調整することができます。遅延量は、入力クロック周波数に依存 します。 遅延調整 水平同期信号 HA3 垂直同期信号 VA4 近接 検出 VPDLYWF VA5 遅延 生成 極性 切替 VDOUT VPDLYW1-0 VDOPOL VDOE < 動作詳細 > HA3 VA4 VA5 HA3 VA4 VA5 遅延をレジスタVPDLYW1-0で調整可能 近接度をレジスタVPDLYFで検出可能 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 72 TE8201PF 【BGP生成/出力】 < ブロック構成 > ADCの入力回路などでバックポーチ延べで廃るレベルをクランプする為のﾊﾟﾙｽとしてご使用ください。 フロントエッジ基準（BGPPOS=0）でのご使用は、Hﾊﾟﾙｽ期間もペデスタルレベルと同じレベルになっている PCのセパレートシンクの場合などでご使用ください。 クランプパルスをBGP端子(30pin)から発生します。クランプパルスは、位相及びパルス幅を 調整可能です。クランプパルスは、レジスタBGPMD1-0の設定により発生位置を以下の様に制限できます。 BGPMD1-0＝00：マスク無 BGPMD1-0＝01：ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽ期間 発生をマスクする BGPMD1-0＝10：垂直同期パルス期間 発生をマスクする BGPMD1-0＝11：ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽ期間＋垂直同期パルス期間 発生をマスクする 尚、水平同期出力パルス幅制限をイネーブルに設定し(レジスタHVMSKE=1)、且つパルス発生位置 をリアエッジ基準(BGPPOS=1)に設定した場合、レジスタBGPMD1-0の設定に因らず、垂直パルス期間 にBGPパルスは発生しません。 BGP端子(30pin)はレジスタBGPSLの設定により、ブランキングパルス出力端子に切替えることが できます。また、レジスタBGPOEの設定により出力をディセーブル(Hi-Z)にすることが可能です。 ・発生タイミング生成 クランプパルスBGPは、BGPPOSの設定によって発生タイミングを垂直同期信号のフロントエッジ 基準とリアエッジ基準とで切替えることが可能です。また、基準からの遅延量はC_BGPD端子と GND間に接続する容量によって設定できます。また、レジスタBGPD3-0の設定によって遅延量を 変化させることができます。 ・パルス生成 クランプパルスBGPの幅は、C_BGPD端子とGND間に接続する容量によって設定できます。 また、レジスタBGPW1-0の設定によってパルス幅を変化させることができます。 ・極性切替 レジスタBGPSL=0に設定した場合、BGP端子はレジスタBGPPOLの設定により出力極性を任意に調整 が可能です。 BGP生成 C_BGPD 水平同期信号 HA3 BGPPOS BGPD3, BGPD2-0 BGPW2, BGPW1-0 MSK1 BGPMD0 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽ 発生ﾀｲﾐﾝｸﾞ 生成 P1 ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ C_BGPW P2 P3 P4 垂直同期信号 VA4 ﾊﾟﾙｽ 生成 GM 極性 切替 BGP BGPMD1 BGPPOL BGPOE BGPSL BLK < BGPPOS設定 > 水平同期パルスのフロントエッジ同期（BGPPOS=0）の場合：（セパレートのロジック信号のときなどにご使用ください。） HA3 BGPD3, BGPD2-0設定による P1 BGPW2, BGPW1-0設定による P2 P3 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 73 TE8201PF 水平同期パルスのリアエッジ同期（BGPPOS=1）の場合 HA3 BGPD3, BGPD2-0の設定による P1 BGPW2, BGPW1-0の設定による P2 P3 < BGPＭＤ0，1設定 > PC Logic同期信号入力 但し、HVMSKE=0,BGPPOS=1 HA3 VA4 MSK1 BGP BGPMD1-0=00 BGPMD1-0=01 BGPMD1-0=10 BGPMD1-0=11 PC SyncOnGreen入力 但し、HVMSKE=1,BGPPOS=1 HA3 VA4 MSK1 BGP BGPMD1-0=00 BGPMD1-0=01 BGPMD1-0=10 BGPMD1-0=11 注） レジスタHVMSKE=1且つBGPPOS=1に設定した場合、ﾚｼﾞｽﾀBGPMD1-0の設定に因らず、 垂直パルス期間にBGPパルスは発生しません。 VIDEO入力 但し、HVMSKE=1,BGPPOS=1 HA3 VA4 MSK1 BGP BGPMD1-0=00 BGPMD1-0=01 BGPMD1-0=10 BGPMD1-0=11 注） レジスタHVMSKE=1且つBGPPOS=1に設定した場合、ﾚｼﾞｽﾀBGPMD1-0の設定に因らず、 垂直パルス期間にBGPパルスは発生しません。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 74 TE8201PF 【MSKOUT出力】 < ブロック構成 > プログラマブルゲートパルスや垂直同期パルスをMSKOUT端子(32pin)より発生します。MSKOUT端子は レジスタMSKOUTSLの設定により、ブランキングパルス出力端子に切替えることができます。 レジスタNONHOVNSELの設定により、入力同期信号の有無情報を出力する事ができます。 TE8201PFは、スタンバイモードにする事により、出力端子をHi-Zにする事ができますし、 また、レジスタMSKOEの設定により、スタンバイモードでない時も、出力端子をHi-Zにすることが可能です。 但し、レジスタNONHIGHZを"1"にする事により、スタンバイモードでもMSKOUT端子を強制的に有効にする事 ができます。（リセット中は不可です。）本機能は、レジスタSTBYの設定でも#STBY(39pin)端子からの設定 によるスタンバイモードでも同様です。（設定はレジスタ詳細を参照） ・マスク合成 出力モードは、レジスタMSKOMD1-0の設定により、以下の様に切替えることができます。 MSKOMD1-0＝00： パルス発生せず MSKOMD1-0＝01： ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽを発生する MSKOMD1-0＝10： 垂直同期パルスを発生する MSKOMD1-0＝11： ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽ＋垂直同期パルスを発生する ・極性切替 レジスタMSKOUTSL=0に設定した場合、MSKOUT端子はレジスタMSKOPOLの設定により出力極性を任意に 調整可能です。 HDOPOL HA5 HDOE HCMSKST0～2 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙ HCMSKW0～2 ｹﾞｰﾄﾊﾟﾙｽ生成 MSK1 HCMSKE 極性 HDOUT 切替 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙｹﾞｰﾄﾊﾟﾙｽ マスク合成 同期有無信号 NONHOVN MSKOMD0 MSK2 極性 切替 垂直同期信号 VA4 MSKOUT MSKOMD1 MSKOPOL ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ MSKOUTSL 同期信号有無ﾊﾟﾙｽ NONHIGHZ MSKOE ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ BLK STBY #STBY < MSKOＭＤ0，1設定 > レジスタMSKOMD1-0の設定により、MSK2信号は下図の4モードが設定可能です。 尚、プログラマブルゲートパルス信号MSK1は、垂直同期パルスのフロントエッジを基準に毎フレーム同じ 位置に発生します。下図は、一例として以下のレジスタ設定の場合を示しています。 HCMSKST2-0=010： プログラマブルゲートパルスのスタート位置は、基準から5カウント目 の水平同期パルス以降がマスクされるように発生 HCMSKW2-0=000 ： プログラマブルゲートパルスは、発生してから水平同期パルスが10 カウントされるまで継続 基準 1 2 3 4 5 6 7 8 9 10 1１ 12 13 14 15 16 HA5 VA3 MSK1 MSK2 MSKOMD1-0=00 MSKOMD1-0=01 MSKOMD1-0=10 MSKOMD1-0=11 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 75 TE8201PF 【OEOUT出力】 < ブロック構成 > インターレース時のODDフレーム/EVENフレーム情報をOEOUT端子(33pin)から出力できます。 OEOUT端子はレジスタOEOUTSLの設定により、ブランキングパルス出力端子に切替えることが できます。また、レジスタOEOUTEの設定により出力をディセーブル(Hi-Z)にすることが可能です。 ・インターバル検出 垂直同期パルスのリアエッジの後に最初に発生する水平同期パルスまでの時間が、フレーム 毎に異なる場合(0.25x水平同期周期以上の場合)、インターレースと判断します。 インターレースか否かはレジスタINTDETから読み出すことができます。 ・OE検出 ODD/EVENフレーム情報を出力します。ODDフレーム=0,EVENフレーム=1となります。 インターレースモードの場合、垂直同期パルスのリアエッジの次に発生する水平パルス までの時間が短いフレームがODDフレームとなります。レジスタOEOTGL=1に設定すると、 ノンインターレースモードの場合にも、出力をフレーム毎にトグルさせることができます。 インターレースモードの場合にレジスタOEOTGL=1に設定すると、レジスタOEOTGL=0の場合と同様 にODD/EVENフレーム情報を出力します。 OEOTGL 入力がﾉﾝｲﾝﾀｰﾚｰｽの場合 入力がｲﾝﾀｰﾚｰｽの場合 0 出力は“0”レベル ODDﾌﾚｰﾑ“0”,EVENﾌﾚｰﾑ“1” 1 出力はﾌﾚｰﾑ毎に“0”“1”でﾄｸﾞﾙ ODDﾌﾚｰﾑ“0”,EVENﾌﾚｰﾑ“1” ・極性切替 レジスタOEOUTSL=0に設定した場合、OEOUT端子はレジスタOEOPOLの設定により出力極性を任意に 調整可能です。 ｲﾝﾀｰﾚｰｽ検出 INTDET 水平同期信号 HA4 VA3 ｲﾝﾀｰﾊﾞﾙ 検出 OE検出 OE 極性 切替 OEOUT 垂直同期信号 OEOTGL OEOPOL OEOUTE OEOUTSL ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ BLK < VIDEOインターレース入力時動作 > EVEN=>ODD HA4 VA3 OE EVENフレーム ODDフレーム T1 ODD=>EVEN HA4 VA3 OE EVENフレーム ODDフレーム T2 注） T1とT2の時間差によりODD/EVENフレームを判別 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 76 TE8201PF < PCインターレース入力時動作 > EVEN=>ODD HA4 VA3 OE EVENフレーム ODDフレーム T1 ODD=>EVEN HA4 VA3 OE EVENフレーム ODDフレーム 注）T1とT2の時間差によりODD/EVENフレームを判別 T2 < SyncOnGreen PCインターレース入力時動作 > HA4 VA3 OE EVENフレーム ODDフレーム 後T 前T SyncOnGreenでは、「後T」のタイミングが全く同じなため、「前T」及び「後T」が同じタイミング の時に、ノンインターレースモードと判断します。 また「後T」の時間差でODD/EVENフレームを判別します。 < VIDEOノンインターレース入力時動作 > レジスタOEOTGL=0 HA4 VA3 OE 常時“0”レベル レジスタOEOTGL=1 HA4 VA3 OE < PCノンインターレース入力時動作 > レジスタOEOTGL=0 HA4 VA3 OE 常時“0”レベル レジスタOEOTGL=1 HA4 VA3 OE Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 77 TE8201PF 【ブランキングパルス出力】 < ブロック構成 > 水平同期パルス及び垂直同期パルスをカバーするブランキングパルスを生成することができます。 水平・垂直ブランキングパルスは、それぞれの入力同期パルスのフロントエッジ基準に、パルス 開始位置及び終了位置をレジスタ設定することができます。 水平ブランキングパルス及び垂直ブランキングパルスは、それぞれレジスタHBLKEN,VBLKENに よって独立に発生するか否かを制御することができます。 ブランキングパルスは専用の出力端子は無く、レジスタBGPSL,MSKOUTSL,OEOUTSLの設定により、 それぞれBGP端子(30pin),MSKOUT端子(32pin),OEOUT端子(33pin)を、ブランキングパルス出力 端子に切替えることができます。 ・Hブランキング出力制御 水平ブランキングパルスは、パルス開始位置及び終了位置をレジスタ設定することができます。 発生位置は、レジスタBLKST1-0により4通りの調整が可能です。同様に終了位置も、 レジスタBLKEND1-0により4通りの調整が可能です。 ・Vブランキング出力制御 垂直ブランキングパルスは、パルス開始位置及び終了位置をレジスタ設定することができます。 発生位置は、レジスタVBLKST5-0により、64ラインの調整が可能です。同様に終了位置も、 レジスタVBLKEND5-0により、64ラインの調整が可能です。 ・極性切替 BLK信号は、レジスタBLKPOLの設定により出力極性を任意に調整可能です。 BLKST1-0 BLKEND1-0 ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ生成 水平同期信号 Hﾌﾞﾗﾝｷﾝｸﾞ 生成 HA4 BH B0 HBLKEN VBLKEN Vﾌﾞﾗﾝｷﾝｸﾞ 生成 VA4 垂直同期信号 VBLKST5-0 VBLKEND5-0 ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ 極性 切替 BLK BV BLKPOL < 水平ブランキングパルス > 水平ブランキングパルスの発生タイミングは、VIDEO 2値同期信号/PC入力,VIDEO簡易3値同期分離, VIDEOゼロクロス3値同期分離の場合で自動的に切替わります。 VIDEO 2値同期信号入力/PC入力の場合 HA4 ｸﾛｯｸ BH ﾚｼﾞｽﾀBLKST1-0=00 ﾚｼﾞｽﾀBLKST1-0=01 ﾚｼﾞｽﾀBLKST1-0=10 ﾚｼﾞｽﾀBLKST1-0=11 Rev.1.03 2ｸﾛｯｸ 4ｸﾛｯｸ 8ｸﾛｯｸ 16ｸﾛｯｸ ﾚｼﾞｽﾀBLKEND1-0=00 ﾚｼﾞｽﾀBLKEND1-0=01 ﾚｼﾞｽﾀBLKEND1-0=10 ﾚｼﾞｽﾀBLKEND1-0=11 〔COUNTW9-0値＋2〕ｸﾛｯｸ 〔COUNTW9-0値＋4〕ｸﾛｯｸ 〔COUNTW9-0値＋8〕ｸﾛｯｸ 〔COUNTW9-0値＋16〕ｸﾛｯｸ TOKYO ELECTRON DEVICE LIMITED 78 TE8201PF VIDEO 3値同期信号入力 -簡易3値同期(レジスタINTSET=0)の場合 HA4 ｸﾛｯｸ BH ﾚｼﾞｽﾀBLKST1-0=00 ﾚｼﾞｽﾀBLKST1-0=01 ﾚｼﾞｽﾀBLKST1-0=10 ﾚｼﾞｽﾀBLKST1-0=11 2ｸﾛｯｸ 4ｸﾛｯｸ 8ｸﾛｯｸ 16ｸﾛｯｸ ﾚｼﾞｽﾀBLKEND1-0=00 ﾚｼﾞｽﾀBLKEND1-0=01 ﾚｼﾞｽﾀBLKEND1-0=10 ﾚｼﾞｽﾀBLKEND1-0=11 〔2ｘCOUNTW9-0値＋2〕ｸﾛｯｸ 〔2ｘCOUNTW9-0値＋4〕ｸﾛｯｸ 〔2ｘCOUNTW9-0値＋8〕ｸﾛｯｸ 〔2ｘCOUNTW9-0値＋16〕ｸﾛｯｸ VIDEO 3値同期信号入力 -ゼロクロス3値同期(レジスタINTSET=1)の場合 HA4 ｸﾛｯｸ BH ﾚｼﾞｽﾀBLKST1-0=00 ﾚｼﾞｽﾀBLKST1-0=01 ﾚｼﾞｽﾀBLKST1-0=10 ﾚｼﾞｽﾀBLKST1-0=11 〔COUNTW9-0値＋2〕ｸﾛｯｸ 〔COUNTW9-0値＋4〕ｸﾛｯｸ 〔COUNTW9-0値＋8〕ｸﾛｯｸ 〔COUNTW9-0値＋16〕ｸﾛｯｸ ﾚｼﾞｽﾀBLKEND1-0=00 ﾚｼﾞｽﾀBLKEND1-0=01 ﾚｼﾞｽﾀBLKEND1-0=10 ﾚｼﾞｽﾀBLKEND1-0=11 〔COUNTW9-0値＋2〕ｸﾛｯｸ 〔COUNTW9-0値＋4〕ｸﾛｯｸ 〔COUNTW9-0値＋8〕ｸﾛｯｸ 〔COUNTW9-0値＋16〕ｸﾛｯｸ < 垂直ブランキングパルス > 垂直ブランキングパルスの発生タイミングは、レジスタVBLKST5-0により、Vパルスのフロントエッジ基準に１ ～64ライン調整可能で、レジスタVBLKEND5-0により、Vパルスのリアエッジ基準に1～63ライン調整可能です。 VA4 HA4 BV VBLKST5-0により1～64ﾗｲﾝ調整 VBLKEND5-0により1～63ﾗｲﾝ調整 ※ VBLKEND5-0を"0"に設定すると、VBLKST5-0の設定に関わらず、常にハイを出力します。 < HBLKEN,VBLKEN制御 > 水平ブランキングパルス及び垂直ブランキングパルスは、それぞれレジスタHBLKEN,VBLKENに よって独立に発生するか否かを制御することができます。 VA4 HA4 BV BH B0 Rev.1.03 HBLKEN,VBLKEN=00 HBLKEN,VBLKEN=01 HBLKEN,VBLKEN=10 HBLKEN,VBLKEN=11 TOKYO ELECTRON DEVICE LIMITED 79 TE8201PF 【基準電圧出力/基準抵抗端子】 < ブロック構成 > ・基準電圧出力 内部に約1.2Vの基準電圧回路を有しており、VCLP端子(16pin)から出力できます。 基準電圧端子C_CLPG1(8pin),C_CLPG2(11pin),C_CLPV1(48pin),C_CLPV2(3pin)端子に、 CRフィルタを介して接続してください。 ・基準電流回路 R_IN端子(17pin)とGND間に11kΩの抵抗を接続することにより、内部回路動作用の基準 電流を生成します。 基準電圧出力 バンド ギャップ 回路 VCLP 基準電流出力 基準電流 R_IN Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 80 TE8201PF 【I2Cインターフェイス】 < ブロック構成 > I2Cインターフェイス回路です。レジスタへのデータ書き込み,データの読み出しが出来ます。 SUB_ADRS端子(18pin)の設定によりスレーブアドレスを切替えることが可能です。 I2Cインターフェイスはスタンバイ時にも読み書き可能です。 I2C インターフェイス回路 I/O Buffer Pseudo Open Drain SDA Input Buffer 5V Tolerant SCL SUB_ADRS < スレーブアドレス > スレーブアドレスのLSBは、SUB_ADRS端子(18pin)の設定により以下の通りとなります。 SUB_ADRS スレーブアドレス 備考 D6 D5 D4 D3 D2 D1 D0 0 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 81 TE8201PF < I2C レジスタアクセスフォーマット > スレーブアドレスはSUB_ADRS端子(18pin)の設定に依存します。前頁をご覧ください。 尚、SDA端子の入出力関係は、以下のとおりです。 本LSIが入力する部分（マスタが駆動） 本LSIが出力する部分（本LSIが駆動） Register Write レジスタに1バイトのデータを書き込むことが出来ます START Condition ｽﾚｰﾌﾞｱﾄﾞﾚｽ Ack:0 Ack:0 Ack:0 ﾚｼﾞｽﾀｱﾄﾞﾚｽ 書込みﾃﾞｰﾀ STOP Condition R/W：0 SDA A0 A7 A0 A6 D0 D7 SCL Register Read(1Byte Access) レジスタから1バイトのデータを読み出すことが出来ます Ack:0 Repeated START Condition START Condition ﾚｼﾞｽﾀｱﾄﾞﾚｽ ｽﾚｰﾌﾞｱﾄﾞﾚｽ Ack:0 Nack:1 Ack:0 R/W：0 SDA STOP Condition ｽﾚｰﾌﾞｱﾄﾞﾚｽ 読出しﾃﾞｰﾀ R/W：1 A0 A6 A0 A7 A0 A6 D0 D7 SCL Register Read(Sequential Access) Ack:0 設定レジスタアドレス以降の複数バイトの データを読み出すことが出来ます Repeated START Condition START Condition ﾚｼﾞｽﾀｱﾄﾞﾚｽ ｽﾚｰﾌﾞｱﾄﾞﾚｽ ｽﾚｰﾌﾞｱﾄﾞﾚｽ Ack:0 R/W：0 SDA 読出しﾃﾞｰﾀ1 Ack:0 Ack:0 R/W：1 A0 A6 A0 A7 A6 A0 D7 D0 SCL STOP Condition 読出しﾃﾞｰﾀ2 読出しﾃﾞｰﾀ3 Ack:0 D7 Rev.1.03 Nack:1 Ack:0 D0 D7 D0 読出しﾗｽﾄﾃﾞｰﾀ D7 TOKYO ELECTRON DEVICE LIMITED D0 82 TE8201PF 【スタンバイモード】 TE8201PFは、システムスタンバイをサポートするために、スタンバイモードを設けています。 #STBY端子(39pin)をLowレベルに設定、又はSTBYレジスタに“0”を設定する事により、スタンバイモードに 移行します。スタンバイモード時、ロジック信号出力ピンは全てHi-Zとなります(MSKOUTはEnable状態 にすることも可能）。I2Cインターフェースは、書込み／読み出しが可能です。 スタンバイモード時にも動作が有効であるブロック、及び動作を停止するブロックは、下図の通りです。 スタンバイ時動作 スタンバイ時停止 スタンバイ時Hi-Z状態端子 ※但し、MSKOUTはEnable状態にすることも可能 R_IN C_CLPG1 クランプ GIN1 クランプ HINA1 クランプ V2 VIN2 クランプ VIDEOIN1 クランプ TVIDEOIN1 C_CLPV2 H クランプ VIDEOIN2 クランプ TVIDEOIN2 AVDD1 AVDD2 極性 調整 同期 Ｇ3 分離 P3 3値 T3 分離 セレクタ V T P 極性 調整 同期 抽出 3値 T4 分離 C_BGPD HA4 HA2 モード 検出 G-B H-B V-B 極性 切替 HDOUT BGP HA3 MSK0 BGP 生成 極性 切替 ﾌﾟﾛｸﾞﾗﾏﾌﾞﾙ ｹﾞｰﾄﾊﾟﾙｽ 生成 MSK1 マスク 合成 極性 切替 V遅延 調整 極性 切替 VDOUT 極性 切替 OEOUT VA4 VA3 VA2 VA1 周期計測 HA5 パルス幅 制限 ノイズマスク 生成 補間 パルス インターレー ス検出 VA5 OE ﾌﾞﾗﾝｷﾝｸﾞﾊﾟﾙｽ 生成 3値 検出 G4 同期 分離 P4 HA1 3値同期 NC0 NC1 ノイズマスク 生成 V 分離 同期 分離 G2 H2 HIN2 C_CLPV1 同期 H'1 分離 補間 パルス パルス幅計測 周期計測 極性 調整 L1 V1 VIN1 C_CLPG2 GIN2 同期 分離 G1 H1 HIN1 基準電 流生成 極性 調整 極性 調整 V-B1 モード V 検出 分離 Ｉ２ Ｃ ｲﾝﾀｰﾌｪｲｽ 極性 調整 基準電 圧出力 周期計測 #STBY #RSET X1 X0 SUB_ADRS MSKOUT VDD1 VDD2 VDD3 周期計測 H-B1 C_BGPW GND1 GND2 GND3 GND4 GND5 GND6 GND7 GND8 GND9 GND10 SDA SCL VCLP 同期信号入力端子及びビデオ信号入力端子から、出力用／バックグラウンド用周期計測回路までの各 ブロックは、動作しています。従って、表示用、バックグラウンド用のどちらの入力信号に対しても、 入力信号のモード判別結果、水平同期信号の周期･パルス幅及び垂直同期信号の周期を読み出す事がで きます。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 83 TE8201PF 【絶対最大定格】 絶対最大定格は、瞬時たりとも超過してはならない限界値です。すなわち、絶対最大定格で定められている範囲内 で使用する限り、デバイスにパーマネントダメージが与えられることはありません。但し、これらは正常な動作を 保証するものではありません。 Parameter Supply Voltage Input Voltage Pin Symbol Unit アナログ電源 2,14 V AVDD -0.3V - +4.6V V ロジック電源 19,27,43 V VDD -0.3V - +4.6V V V Ｉ -0.3V - VDD+0.3V V -0.3V - +5.8V V -0.3V - VDD+0.3V V Norm.Buffer, 3.3V schmitt (*1)下記参照 20,21,22,23,25 5V Tolerant schmitt ,26 Output Voltage Output Current Rating 20,28,29,30,32 ,33 V O Output Buffer IOL=12mA 20,28 I O IOL=8mA 29,30,32,33 アナログ端子 16,42 20 mA Ambient Operating Temperature - T OPR -40 - +85 ℃ Storage Temperature - T STR -55 - +125 ℃ *1) 3,4,5,7,8,9,11,12,13,15,17,18,34,35,38,39,41,44,45,46,47,48が対象端子です。 【推奨動作条件】 推奨動作条件は、デバイスの動作を保証する推奨値です。すなわちこれは、推奨動作条件の範囲内で使用する限り 電気的特性(直流特性,交流特性)が満たされることを保証するものです。 Parameter Supply Voltage Pin アナログ電源 ロジック電源 Ambient Operating Temperature Rev.1.03 2,14 Symbol Rating Unit V AVDD 19,27,43 V VDD 3.0 - 3.6 V - T OPR 0 - +70 ℃ TOKYO ELECTRON DEVICE LIMITED 84 TE8201PF 【直流特性】 【電源】 環境温度： Parameter アナログ電源電流 Symbol I AVDD 0 - +70 ℃ Condition 電源電圧： 3.0 - 3.6 V Rating Min. Operation PC,VIDEO入力無 スタンバイ モード ロジック電源電流 PC,VIDEO入力無 Unit Max. - 10.1 21.0 mA - 13.0 - mA - 10.1 21.0 mA - 13.0 - mA I AVDDS リセットモード - 0.1 - uA I VDD Operation - 12.4 22.0 mA - mA PC,VIDEO入力無 I 1- Typ. VDDS - 11.7 スタンバイモード - 11.7 リセットモード - 11.3 Notes 1 mA - mA 入力クロック：35MHz 【ロジック入出力】 環境温度： Parameter 入力"1"電圧 Symbol 0 - +70 ℃ Condition 電源電圧： 3.0 - 3.6 V Rating Min. V IH1 Norm.Buffer V IH2 3.3V schmitt, 5V Tolerant(schmitt) 0.7VDD Positive-going-threshold 入力"0"電圧 V IL1 Norm.Buffer V IL3 3.3V schmitt, 5V Tolerant(schmitt) Negative-going-threshold ヒステリシス電圧 V TH 出力"0"電圧 V OL 出力"1"電圧 V 入力端子容量 1 2 3 4 5 注意） - OH Typ. Max. Unit Notes 1 - - V 1.4 - 2.2 V - - 0.2VDD V 1.1 - 1.9 V 2 1 2 0.3 - 0.5 V 2 IOL=8mA - - 0.4 V 4 IOL=12mA - - 0.4 V 5 IOL=12mA（I/O Buffer） - - 0.4 V 3 IOL=8mA VDD-0.8 - - V 3 IOL=12mA VDD-0.8 - - V 3 (VT+ - VT-) C IN1 Norm.Buffer - - 10 pF 1 C IN3 5V Tolerant(schmitt) - - 10 pF 2 C IN4 I/O Buffer - - 10 pF 3 SUB_ADRS, 34pin,35pin,44pin,45pin SDA,SCL,HIN1,HIN2,VIN1,VIN2,RSET,STBY SDA VDOUT,BGP,MSKOUT,OEOUT HDOUT ・端子名のついていない物は、通常モードでは使用しない端子により、GNDに割り振られています ・I2C規格では、Lレベル入力電圧が0.3xVDDで規定されています ・I2C使用に於いては、充分な評価をお願い致します ・CR_BGPD,CR_BGPW,C_CLPG1,C_CLPG2,C_CLPV1,C_CLPV2,GIN1,GIN2,HINA１,R_IN,TVIDEOIN1,TVIDEOIN2 VIDEOIN1,VIDEOIN2,VCLP,X０,X1の端子については、直流特性には含まれていません。 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 85 TE8201PF 【PC同期信号入力】 環境温度： Parameter Symbol VIGADJ2=0 PC入力端子バイ アス電流 VIGADJ2=1 GIN1/2入力信号最大振幅 HINA1入力信号最大振幅 GIN1/GIN2入力 端子同期分離電 圧 ﾋｽﾃﾘｼｽ HINA1入力端子 同期分離電圧 閾値 Rating Min. Typ. Max. Unit Notes 1,2, 3 I GIN01 レジスタVIGADJ1-0=0,0 - 0.2 - uA GIN02 レジスタVIGADJ1-0=0,1 - 0.4 - uA I GIN03 レジスタVIGADJ1-0=1,0 - 0.6 - uA I GIN04 レジスタVIGADJ1-0=1,1 - 0.8 - uA I GIN1 レジスタVIGADJ1-0=0,0 - 0.7 - uA I GIN2 レジスタVIGADJ1-0=0,1 - 1.4 - uA I GIN3 レジスタVIGADJ1-0=1,0 - 2.3 - uA I GIN4 3.0 - uA GINMAX レジスタVIGADJ1-0=1,1 － - V - - 1.6 V GA1MAX － - - 1.8 V 2 mV 1,3 1 V VTHGA1 レジスタVTGADJ1-0=0,0,0 - 28 - V VTHGA2 レジスタVTGADJ1-0=0,0,1 - 49 - mV V VTHGA3 レジスタVTGADJ1-0=0,1,0 - 70 - mV V VTHGA4 レジスタVTGADJ1-0=0,1,1 - 90 - mV V VHSG01 レジスタVHGADJ1-0=0,0 - 18 - mV V VHSG02 レジスタVHGADJ1-0=0,1 - 25 - mV V VHSG03 レジスタVHGADJ1-0=1,0 - 32 - mV V VHSG04 レジスタVHGADJ1-0=1,1 - 47 - mV V VTHGA1 レジスタVTGADJA2-0=0,0,0 - 27 - mV V VTHGA2 レジスタVTGADJA2-0=0,0,1 - 48 - mV V VTHGA3 レジスタVTGADJA2-0=0,1,0 - 68 - mV V VTHGA4 レジスタVTGADJA2-0=0,1,1 - 97 - mV V VTHGA5 レジスタVTGADJA2-0=1,0,0 - 95 - mV V VTHGA6 レジスタVTGADJA2-0=1,0,1 - 159 - mV V VTHGA7 レジスタVTGADJA2-0=1,1,0 - 217 - mV V VTHGA8 レジスタVTGADJA2-0=1,1,1 - 281 - mV mV VTGADJA20 =000 VTGADJA20 =011 ﾋｽﾃﾘ ｼｽ VTGADJA20 =100 V VHSG01 レジスタVHGADJ1-0=0,0 - 19 - V VHSG02 レジスタVHGADJ1-0=0,1 - 24 - mV V VHSG03 レジスタVHGADJ1-0=1,0 - 33 - mV V VHSG04 レジスタVHGADJ1-0=1,1 - 46 - mV V VHSG01 レジスタVHGADJ1-0=0,0 - 10 - mV V VHSG02 レジスタVHGADJ1-0=0,1 - 16 - mV V VHSG03 レジスタVHGADJ1-0=1,0 - 24 - mV V VHSG04 レジスタVHGADJ1-0=1,1 - 37 - mV V VHSG01 レジスタVHGADJ1-0=0,0 - 63 - mV V VHSG02 レジスタVHGADJ1-0=0,1 - 78 - mV V VHSG03 レジスタVHGADJ1-0=1,0 - 102 - mV V VHSG04 レジスタVHGADJ1-0=1,1 - 138 - mV V VHSG11 レジスタVHGADJ1-0=0,0 - 56 - mV VTGADJA20 =111 V VHSG12 レジスタVHGADJ1-0=0,1 - 69 - mV V VHSG13 レジスタVHGADJ1-0=1,0 - 91 - mV V VHSG14 レジスタVHGADJ1-0=1,1 - 124 - mV V VTHLA1 レジスタVLTADJ1-0=0,0 - 607 - mV V VTHLA2 レジスタVLTADJ1-0=0,1 - 664 - mV V VTHLA3 レジスタVLTADJ1-0=1,0 - 722 - mV V VTHLA4 レジスタVLTADJ1-0=1,1 - 781 - mV - 30 - mV 閾値 HINA1入力端子 レベル検出 ﾋｽﾃﾘｼｽ Rev.1.03 Condition 電源電圧： 3.0 - 3.6 V I V 閾値 0 - +70 ℃ TOKYO ELECTRON DEVICE LIMITED 86 2,3 2,4 TE8201PF 123- 7pin, 12pin 9pin 各電圧は下図参照 G1/G2/H'1分離 HINA1/GIN1/GIN2 比較電圧 C_CLPG1/C_CLPG2 ﾋｽﾃﾘｼｽ 4- 閾値 各電圧は下図参照 L1分離 HINA1 比較電圧 C_CLPG1 閾値 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 87 TE8201PF 【VIDEO同期信号入力】 環境温度： Parameter Symbol VIVADJ2=0 VIDEO入力端子 ﾊﾞｲｱｽ電流1 VIVADJ2=1 VIDEO入力端子ﾊﾞｲｱｽ電流2 VIDEO入力信号最大振幅1 VIDEO入力端子 閾値 Condition 電源電圧： 3.0 - 3.6 V Rating Min. Typ. Max. Unit Notes 1 I VIDEOIN01 レジスタVIVADJ1-0=0,0 - 0.2 - uA I VIDEOIN02 レジスタVIVADJ1-0=0,1 - 0.4 - uA I VIDEOIN03 レジスタVIVADJ1-0=1,0 - 0.6 - uA I VIDEOIN04 レジスタVIVADJ1-0=1,1 - 0.7 - uA I VIDEOIN1 レジスタVIVADJ1-0=0,0 - 0.6 - uA I VIDEOIN2 レジスタVIVADJ1-0=0,1 - 1.3 - uA I VIDEOIN3 レジスタVIVADJ1-0=1,0 - 2.1 - uA I VIDEOIN4 2.7 - uA TVIDEOIN レジスタVIVADJ1-0=1,1 － - I - 0.6 - uA 2 VIN1MAX － - - 1.6 V 1 V VIN2MAX － - - 1.6 V 2 1,3 V VIDEO入力信号最大振幅2 0 - +70 ℃ V VTH1V1 レジスタVTVADJ1-0=0,0 - 30 - mV 負極性同期 V VTH1V2 レジスタVTVADJ1-0=0,1 - 51 - mV 分離電圧 V VTH1V3 レジスタVTVADJ1-0=1,0 - 73 - mV V VTH1V4 レジスタVTVADJ1-0=1,1 - 93 - mV V VHS1V1 レジスタVHVADJ1-0=0,0 - 20 - mV V VHS1V2 レジスタVHVADJ1-0=0,1 - 26 - mV V VHS1V3 レジスタVHVADJ1-0=1,0 - 38 - mV V VHS1V4 レジスタVHVADJ1-0=1,1 - 50 - mV V VTT1V1 レジスタVTTADJ1-0=0,0 310 mV 正極性同期 V VTT1V2 レジスタVTTADJ1-0=0,1 365 mV レベル検出 V VTT1V3 レジスタVTTADJ1-0=1,0 425 mV V VTT1V4 485 ﾋｽﾃﾘｼｽ V VHST1V レジスタVTTADJ1-0=1,1 － - 20 - mV 3値VIDEO入力 閾値誤差 V VTH2VE － - 2 - mV 同期分離電圧 ﾋｽﾃﾘｼｽ VHS2V － - 30 - mV ﾋｽﾃﾘｼｽ VIDEO入力端子 123- 閾値 V mV 46pin,4pin 47pin,5pin 各電圧は下図参照 G3/G4分離 VIDEOIN1/VIDEOIN2 比較電圧 C_CLPV1/C_CLPV2 ﾋｽﾃﾘｼｽ 4- 閾値 各電圧は下図参照 P3/P4分離 比較電圧 VIDEOIN1/VIDEOIN2 C_CLPV1/C_CLPV2 ﾋｽﾃﾘｼｽ 5- 閾値 各電圧は下図参照 T3/T4分離 VIDEOIN1/VIDEOIN2 比較電圧 C_CLPV1/C_CLPV2 閾値誤差 Rev.1.03 ﾋｽﾃﾘｼｽ TOKYO ELECTRON DEVICE LIMITED 1,4 88 2,5 TE8201PF 【基準電圧出力】 環境温度： Parameter 基準電圧出力端子電圧 Symbol V OREF 0 - +70 ℃ Condition 電源電圧： 3.0 - 3.6 V Rating Min. IO＝0mA Typ. Max. Unit Notes 1 - 1.2 - V IO＝-0.2mA - +5.0mA 1.1 1.2 1.3 V 基準電圧出力端子電流 I OREF VREF＝1.1V - 1.3V -0.1 - 2.0 mA 基準電圧出力端子ﾋﾟｰｸ電流 I OREFP VREF＝1.1V - 1.3V -0.2 - 5.0 mA 1- 16pin 【基準抵抗端子】 環境温度： Parameter 基準抵抗端子電圧 1- Symbol 0 - +70 ℃ Condition 電源電圧： 3.0 - 3.6 V Rating Min. Typ. Max. Unit Notes 1 V RREF RREF=11kΩ - 1.1 - V V RREFS RREF=11kΩ リセットモード - 0.0 - V 17pin Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 89 TE8201PF 【交流特性】 【PC同期信号入出力及びアナログ対応PC同期信号入出力】 TGPW < GIN1/GIN2/HINA1端子入力 > GIN1/GIN2/HINA1 比較電圧 TG1 VDD-0.8V HDOUT (正極性) HDOUT (負極性) 0.4V TG2 環境温度： Parameter 伝搬遅延 Symbol 0 - +70 ℃ 電源電圧： 3.0 - 3.6 V Rating Condition Min. Typ. RL=50pF Unit Max. TG1 レジスタHDOPOL=0 35 50 90 ns TG2 レジスタHDOPOL=1 35 50 90 ns 伝搬遅延の ΔTG1 レジスタHDOPOL=0 - 30 - ps/℃ 温度依存性 ΔTG2 レジスタHDOPOL=1 - 30 - ps/℃ 水平パルス幅 TGPW 200 - - ns Notes < HIN1/HIN2端子入力 > THPW1 THPW2 HIN1/HIN2 0.15xVDD 0.75xVDD 0.75xVDD 0.15xVDD TH1 TH2 VDD-0.8V VDD-0.8V 0.4V 0.4V HDOUT (正極性) HDOUT (負極性) TH3 TH4 環境温度： Parameter 伝搬遅延 Symbol Condition 0 - +70 ℃ 電源電圧： 3.0 - 3.6 V Rating Min. Typ. RL=50pF Unit Max. TH1 レジスタHDOPOL=0 6.5 10 25 ns TH2 レジスタHDOPOL=0 6.5 10 25 ns TH3 レジスタHDOPOL=1 6.5 10 25 ns TH4 レジスタHDOPOL=1 6.5 10 25 ns 伝搬遅延の ΔTH1 レジスタHDOPOL=0 - 10 - ps/℃ 温度依存性 ΔTH2 レジスタHDOPOL=0 - 10 - ps/℃ ΔTH3 レジスタHDOPOL=1 - 10 - ps/℃ ΔTH4 レジスタHDOPOL=1 - 10 - ps/℃ THPW1 100 - - ns THPW2 100 - - ns 水平パルス幅 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 90 Notes TE8201PF < VIN1/VIN2端子入力 > TVP1 TVP2 VIN1/VIN2 0.15xVDD 0.75xVDD 0.75xVDD 0.15xVDD TV1 TV2 VDD-0.8V VDD-0.8V VDOUT (正極性) VDOUT (負極性) 0.4V TV3 環境温度： Parameter 伝搬遅延 垂直パルス幅 Symbol 0 - +70 ℃ 0.4V TV4 電源電圧： 3.0 - 3.6 V Rating Condition Min. Typ. RL=50pF Unit Max. TV1 レジスタVPDLYW1-0=00 VDOPOL=0 - 15 - ns TV2 レジスタVPDLYW1-0=00 VDOPOL=0 - 15 - ns TV3 レジスタVPDLYW1-0=00 VDOPOL=1 - 15 - ns TV4 レジスタVPDLYW1-0=00 VDOPOL=1 - 15 - ns TVP1 500 - - ns TVP2 500 - - ns Notes 【2値VIDEO同期信号入出力】 < VIDEOIN1/VIDEOIN2端子入力 > T2VP1 VIDEOIN1/VIDEOIN2 比較電圧 T2V1 VDD-0.8V HDOUT (正極性) HDOUT (負極性) 0.4V T2V2 環境温度： Parameter 伝搬遅延 Symbol Condition 0 - +70 ℃ 電源電圧： 3.0 - 3.6 V Rating Min. Typ. RL=50pF Unit Max. T2V1 レジスタHDOPOL=0 35 50 90 T2V2 レジスタHDOPOL=1 35 50 90 ns △T2V1 レジスタHDOPOL=0 - 30 - ps/℃ 温度依存性 △T2V2 レジスタHDOPOL=1 - 30 - ps/℃ 水平パルス幅 T2VP1 200 - - ns 伝搬遅延の Rev.1.03 TOKYO ELECTRON DEVICE LIMITED ns 91 Notes TE8201PF 【3値VIDEO同期信号入出力】 < VIDEOIN1/VIDEOIN2/TVIDEOIN1/TVIDEOIN2端子入力 > T3HP2 比較電圧 VIDEOIN1/VIDEOIN2 比較電圧 T3HP1 TVIDEOIN1/TVIDEOIN2 比較電圧 T3V1 T3V2 VDD-0.8V 0.4V HDOUT (正極性) HDOUT (負極性) VDD-0.8V 0.4V T3V3 環境温度： Parameter 伝搬遅延 Symbol Condition T3V4 0 - +70 ℃ 電源電圧： 3.0 - 3.6 V Rating Min. Typ. RL=50pF Unit Max. T3V1 レジスタHDOPOL=0 15 30 50 ns T3V2 レジスタHDOPOL=0 - 60 - ns T3V3 レジスタHDOPOL=1 15 30 50 ns T3V4 レジスタHDOPOL=1 - 60 - ns 伝搬遅延の ΔT3V1 レジスタHDOPOL=0 - 30 - ps/℃ 温度依存性 ΔT3V3 レジスタHDOPOL=1 - 30 - ps/℃ 水平パルス幅 T3HP1 200 - - ns 200 - - ns T3HP2 Rev.1.03 注）正極性パルス幅 TOKYO ELECTRON DEVICE LIMITED 92 Notes TE8201PF 【BGP出力】 < BGP端子出力 > VDD-0.8V HDOUT (正極性) HDOUT (負極性) 0.4V VDD-0.8V 0.4V TBGPD1 TBGPW1 0.4V VDD-0.8V BGP (正極性) BGP (負極性) TBGPD3 VDD-0.8V 0.4V TBGPW3 TBGPD2 TBGPW2 VDD-0.8V 0.4V BGP (正極性) BGP (負極性) VDD-0.8V TBGPD4 0.4V TBGPW4 C_BGPD(15pin)-GND間：33pF 環境温度： 0 - +70 ℃ Parameter Symbol Condition BGPパルス発生 TBGPD1 レジスタBGPPOL=0,1 遅延 TBGPD3 レジスタBGPPOS=0 TBGPD2 レジスタBGPPOL=0,1 TBGPD4 レジスタBGPPOS=1 1- Rev.1.03 ﾚｼﾞｽﾀBGPD3-0=000 C_BGPW(13pin)-GND間：33pF 電源電圧： 3.0 - 3.6 V Rating Min. Typ. Unit Max. Notes 1 - - 180 ns ﾚｼﾞｽﾀBGPD3-0=0000 - 140 - ns ﾚｼﾞｽﾀBGPD3-0=0001 - 220 - ns ﾚｼﾞｽﾀBGPD3-0=0010 - 290 - ns ﾚｼﾞｽﾀBGPD3-0=0011 - 360 - ns ﾚｼﾞｽﾀBGPD3-0=0100 - 500 - ns ﾚｼﾞｽﾀBGPD3-0=0101 - 780 - ns ﾚｼﾞｽﾀBGPD3-0=0110 - 1040 - ns ﾚｼﾞｽﾀBGPD3-0=0111 - 1320 - ns ﾚｼﾞｽﾀBGPD3-0=1000 - 260 - ns ﾚｼﾞｽﾀBGPD3-0=1001 - 410 - ns ﾚｼﾞｽﾀBGPD3-0=1010 - 540 - ns ﾚｼﾞｽﾀBGPD3-0=1011 - 680 - ns ﾚｼﾞｽﾀBGPD3-0=1100 - 930 - ns ﾚｼﾞｽﾀBGPD3-0=1101 - 1470 - ns ﾚｼﾞｽﾀBGPD3-0=1110 - 1970 - ns ﾚｼﾞｽﾀBGPD3-0=1111 - 2500 - ns HDOPOL=0，BGPSL=0 TOKYO ELECTRON DEVICE LIMITED 93 TE8201PF Parameter BGPパルス幅 Symbol TBGPW1 Condition ﾚｼﾞｽﾀBGPD3-0=0000 TBGPW3 ﾚｼﾞｽﾀBGPD3-0=0001 ﾚｼﾞｽﾀBGPD3-0=0010 ﾚｼﾞｽﾀBGPD3-0=0011 ﾚｼﾞｽﾀBGPD3-0=0100 ﾚｼﾞｽﾀBGPD3-0=0101 12- Rev.1.03 Rating Min. Typ. Unit Max. Notes ﾚｼﾞｽﾀBGPW2-0=000 - 880 - ns 1 ﾚｼﾞｽﾀBGPW2-0=001 - 1330 - ns 2 ﾚｼﾞｽﾀBGPW2-0=010 - 1830 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2270 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1610 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2510 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3510 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4390 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 960 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1410 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 1910 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2350 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1690 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2590 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3590 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4470 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1030 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1480 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 1980 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2420 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1760 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2660 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3660 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4540 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1100 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1550 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 2050 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2490 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1830 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2730 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3730 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4610 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1240 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1690 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 2190 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2630 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1970 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2870 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3870 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4750 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1520 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1970 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 2470 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2910 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 2250 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 3150 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 4150 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 5030 - ns HDOPOL=0，BGPSL=0 BGPPOL=0,1,BGPPOS=0 TOKYO ELECTRON DEVICE LIMITED 94 TE8201PF Parameter BGPパルス幅 Symbol TBGPW1 Condition ﾚｼﾞｽﾀBGPD3-0=0110 TBGPW3 ﾚｼﾞｽﾀBGPD3-0=0111 ﾚｼﾞｽﾀBGPD3-0=1000 ﾚｼﾞｽﾀBGPD3-0=1001 ﾚｼﾞｽﾀBGPD3-0=1010 ﾚｼﾞｽﾀBGPD3-0=1011 12- Rev.1.03 Rating Min. Typ. Unit Max. Notes ﾚｼﾞｽﾀBGPW2-0=000 - 1780 - ns 1 ﾚｼﾞｽﾀBGPW2-0=001 - 2230 - ns 2 ﾚｼﾞｽﾀBGPW2-0=010 - 2730 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 3170 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 2510 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 3410 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 4410 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 5290 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 2060 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 2510 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 3010 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 3450 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 2790 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 3690 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 4690 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 5570 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1000 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1450 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 1950 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2390 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1730 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2630 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3630 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4510 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1150 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1600 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 2100 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2540 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1880 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2780 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3780 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4660 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1280 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1730 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 2230 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2670 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 2010 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2910 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3910 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4790 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 1420 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 1870 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 2370 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2810 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 2150 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 3050 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 4050 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4930 - ns HDOPOL=0，BGPSL=0 BGPPOL=0,1,BGPPOS=0 TOKYO ELECTRON DEVICE LIMITED 95 TE8201PF Parameter BGPパルス幅 Symbol TBGPW1 Condition ﾚｼﾞｽﾀBGPD3-0=1100 TBGPW3 ﾚｼﾞｽﾀBGPD3-0=1101 ﾚｼﾞｽﾀBGPD3-0=1110 ﾚｼﾞｽﾀBGPD3-0=1111 BGPﾊﾟﾙｽ幅 Rating Min. Typ. Unit Max. ﾚｼﾞｽﾀBGPW2-0=000 - 1670 - ns 1 ﾚｼﾞｽﾀBGPW2-0=001 - 2120 - ns 2 ﾚｼﾞｽﾀBGPW2-0=010 - 2620 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 3060 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 2400 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 3300 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 4300 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 5180 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 2210 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 2660 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 3160 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 3600 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 2940 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 3840 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 4840 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 5720 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 2710 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 3160 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 3660 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 4100 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 3440 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 4340 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 5340 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 6220 - ns ﾚｼﾞｽﾀBGPW2-0=000 - 3240 - ns ﾚｼﾞｽﾀBGPW2-0=001 - 3690 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 4190 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 4630 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 3970 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 4870 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 5870 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 6750 - ns TBGPW2 ﾚｼﾞｽﾀBGPPOL=0,1 ﾚｼﾞｽﾀBGPW2-0=000 - 740 - ns TBGPW4 ﾚｼﾞｽﾀBGPPOS=1 ﾚｼﾞｽﾀBGPW2-0=001 - 1190 - ns ﾚｼﾞｽﾀBGPW2-0=010 - 1690 - ns ﾚｼﾞｽﾀBGPW2-0=011 - 2130 - ns ﾚｼﾞｽﾀBGPW2-0=100 - 1470 - ns ﾚｼﾞｽﾀBGPW2-0=101 - 2370 - ns ﾚｼﾞｽﾀBGPW2-0=110 - 3370 - ns ﾚｼﾞｽﾀBGPW2-0=111 - 4250 - ns 12- Rev.1.03 Notes HDOPOL=0，BGPSL=0 BGPPOL=0,1,BGPPOS=0 TOKYO ELECTRON DEVICE LIMITED 96 1 TE8201PF 【OEOUT出力】 < OEOUT端子出力 > ODD=>EVEN HDOUT(正極性） VDOUT(正極性） OEOUT EVENフレーム ODDフレーム VDOUT(正極性） 0.4V tOEOUTLH VDD-0.8V OEOUT EVEN=>ODD HDOUT(正極性） VDOUT(正極性） OEOUT EVENフレーム ODDフレーム VDOUT(正極性） 0.4V tOEOUTHL OEOUT 0.4V 環境温度： Parameter Symbol 0 - +70 ℃ Condition OEOUT信号の立ち上がり遅延 tOEOUTLH 動作クロック：20-35MHz OEOUT信号の立ち下がり遅延 tOEOUTHL 動作クロック：20-35MHz Rev.1.03 電源電圧： 3.0 - 3.6 V Rating Min. Typ. - Unit Max. 3.5xT CLK 3.5xT CLK TOKYO ELECTRON DEVICE LIMITED RL=50pF - ns ns 97 Notes TE8201PF 【MSKOUT出力】 < MSKOUT端子出力 > プログラマブルゲートパルス出力 - ラインMからNまでをマスクする場合 発生基準 1 2 3 M-1 M M+1 M+2 M+3 M+4 N N+1 N+2 N+3 HDOUT(正極性） VDOUT(正極性） MSKOUT(正極性) M-1 N HDOUT(正極性) 0.4V 0.4V tMSKLH tMSKHL VDD-0.8V MSKOUT(正極性) 0.4V 環境温度： Parameter Symbol 0 - +70 ℃ Condition 電源電圧： 3.0 - 3.6 V Rating Min. Typ. RL=50pF Unit Max. MSKOUT信号の立ち上がり遅延 tMSKLH - 5.5xTCLK - ns MSKOUT信号の立ち下がり遅延 tMSKHL1 HCMSKST2,1,0：0,0,0 - 8.5xTCLK - ns tMSKHL2 HCMSKST2,1,0：0,0,0以外 - 5.5xTCLK - ns Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 98 Notes TE8201PF 【I2Cインターフェイス】 < SDA／SCL端子 > Register Read(1Byte Access)の場合を例示します Slave Address S SDA A6 Register Address A0 R/W A A7 Slave Address A0 A S A6 Read Data A0 A R/W D7 D0 NA P SCL START 反復START tSU;DAT SDA STOP-START tHD;DAT 0.7xVDD 0.7xVDD 0.7xVDD 0.2xVDD 0.2xVDD tf tBUF tr tLOW 0.7xVDD SCL 0.7xVDD 0.7xVDD 0.2xVDD tHD;STA tHIGH tSU;STA 環境温度： Parameter Symbol 0 - +70 ℃ Condition tSU;STO 電源電圧： 3.0 - 3.6 V Rating Min. Typ. Unit Max. SCLクロック周波数 fSCL START条件ホールド時間 tHD;STA 0.6 - 400 - kHz us SCLクロックの“L”期間 tLOW 1.3 - - us SCLクロックの“H”期間 tHIGH 0.6 - - us 反復START条件のセットアップ時間 tSU;STA 0.6 - - us データセットアップ時間 tSU;DAT 100 - - ns データホールド時間 tHD;DAT 0 - 0.9 us SDA及びSCL信号の立ち上がり時間 tr 0 - 300 ns SDA及びSCL信号の立ち下がり時間 tf 0 - 300 ns STOP条件のセットアップ時間 tSU;STO 0.6 - - us STOP条件とSTART条件との間のバス･フリー時間 tBUF 1.3 - - us バス･ラインの負荷容量 Cb - - 400 pF Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 99 Notes TE8201PF 【クロック入力条件】 【水晶発振子インターフェイス】 < 周波数範囲 > 水晶発振子、もしくはセラミック発振子を使用できます。 環境温度： 0 - +70 ℃ Parameter Symbol 電源電圧： 3.0 - 3.6 V Rating Condition Min. f1CLK 発振周波数 Typ. 20 Unit Max. - 35 Notes MHz < 外付け定数 > 以下の、定数は一例です。 定数は、使用する発振子や基板のパターンに依存いたしますので、充分な評価をお願いいたします。 外付け定数 47pF 15Ω X1 1MΩ 30MHz X0 【クロック入力インターフェイス】 X0端子（41pin）からクロックを入力することが可能です。 クロック入力の場合は、必ずX1端子（42pin)をオープンにしてください。 TCF 0.7xVDD TCR 0.7xVDD 0.7*VDD 0.2xVDD X0 0.2xVDD TCP TCC TCN 環境温度： Parameter Symbol 発振周波数 f2CLK サイクル時間 TCC 0 - +70 ℃ Condition 電源電圧： 3.0 - 3.6 V Rating Min. Typ. Unit Max. 20 29 - 35 50 MHz ns “1”状態安定時間 TCP f2CLK=35MHz 9 - - ns “0”状態安定時間 TCN f2CLK=35MHz 9 - - ns f2CLK=35MHz - - 2 ns f2CLK=35MHz - - 2 ns 立ち下がり時間 立ち上がり時間 Rev.1.03 TCF TCR TOKYO ELECTRON DEVICE LIMITED 100 Notes TE8201PF 【リセット入力条件】 < 電源起動後 > リセット #RST リセット解除 0.7*VDD 0.2xVDD TRSW1 < 電源起動時 > VDD 3.0V リセット #RST リセット解除 0.7*VDD TRSW2 環境温度： Parameter Symbol リセット時間1 TRSW1 リセット時間2 TRSW2 1- Rev.1.03 0 - +70 ℃ Condition 電源電圧： 3.0 - 3.6 V Rating Min. 0.5 0.5 Typ. Unit Max. - - ms ms 水晶発振子の発振が安定するまでは、リセットを解除しないでください。 TOKYO ELECTRON DEVICE LIMITED 101 Notes TE8201PF 【外形寸法図】 48ピン プラスチック SQFP（単位 mm) 9.00±0.20SQ 36 37 25 24 48 1 12 0.5±0.2 7.00±0.10 SQ 13 0.15±0.05 0.08 0.18 +- 0.03 0.5 0.1±0.1 (1.5) 0.10 M 0~ 10 ° 1.7 MAX (0.75) 0.10 Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 102 TE8201PF “Purchase of Philips I 2C components of Tokyo Electron Device Ltd., or one of its sublicensed Associated Companies conveys a license under the Philips’ I 2C Patent Right to use these components in the I 2C system , provided that the system conforms to the I 2C Standard Specification as defined by Philips.” memo Rev.1.03 TOKYO ELECTRON DEVICE LIMITED 103 TE8201PF インレビアム事業部 〒221-0056 神奈川県横浜市神奈川区金港町１番4横浜イーストスクエア TEL 045-443-4031 FAX 045-443-4059 E-mail [email protected] URL http://www.inrevium.jp お問い合わせは下記営業担当までお願い致します。 ・この資料の記載内容は、予告なしに変更することがあります。ご使用を検討の際には弊社担当まで ご確認ください。 ・この資料に記載された情報・図面の使用に起因する第三者の特許権、工業所有権、その他の権利侵 害について、弊社はその責任を負うものではありません。 ・本製品を他の製品と組み合わせて、または他の製品に組み込んで使用される二次製品、三次製品等 について、第三者との間に特許権、実用新案権、回路配置利用権、著作権、その他の知的財産権の 関する紛争が発生した場合には、本製品をご使用される方の責任において処理、解決してください。 ・本製品は、生命維持装置、原子力制御装置、航空宇宙機、輸送機器等の極めて高い信頼性が要求さ れる装置用に製造されておりません。 ・本製品の輸出関連の取り扱いについて、本製品を弊社より購入または提供を受ける場合、以下事項 を確認している事と致します。 1. 本製品を輸出する場合、「外国為替及び外国貿易法」およびその関連法令に従う。 2. 本製品を通常兵器、核兵器、化学／生物兵器、ミサイル及び関連の目的で使用しない。 3. 本製品を破棄する場合には完全に破壊する。 4. 本製品を第三者に販売または提供する場合には、販売（提供）先に上記1, 2,及び3の 内容を文書で通知する。 この場合、販売（提供）先が上記内容に違反する恐れがあるときは、事前に弊社に連絡する。 © 2009 Tokyo Electron Device Limited Rev.1.03 printed in JAPAN 2009年8月 TOKYO ELECTRON DEVICE LIMITED 104
© Copyright 2024 ExpyDoc
