The World Leader in High Performance Signal Processing Solutions PLLアン・ドゥ・トロア（その2） 設計ツールADIsimPLL （ADIsimCLK）を用いた PLL回路構成方法 アナログ・デバイセズ株式会社 石井 聡 PLLアン・ドゥ・トロア 3部作の構成 1. 2. 3. 2 PLL（位相ロック・ループ）回路の基本と各部 動作 設計ツールADIsimPLL（ADIsimCLK） を用いたPLL回路構成方法 PLL（位相ロック・ループ）回路でのトラブル とその解決技法 Analog Devices Proprietary Information ーその2ー Agenda 1. 2. 3. 4. 3 PLL設定のパラメータと重要な特性 ADIsimPLLの使い方 ADIsimPLLを使って実際にPLLを 設計してみる ADIsimCLKの使い方 Analog Devices Proprietary Information 1. PLL設定のパラメータと 重要な特性 4 Analog Devices Proprietary Information N = 24328 PFD = 10kHz 243.28MHz PLLで必要は基本パラメータ（インテジャー VCO N型の例） たとえば R = 2000 位相比較器 チャージポンプ PFD CP 1/R REFin 1/N たとえば REFin = 20MHz N = PB + A PFD=REFin/R 5 VCO RFout 伝達関数 KV [Hz/V] N = BP + A たとえば P = 12, B = 2000, A = 328とすると N = 24328 RFout = REFin/R×N = REFin/R×(PB + A) ∴RFout=PFD×(BP + A) LF ループ・フィルタ RC回路 伝達関数 KP [mA/rad] PLL IC 内部 制御電圧 243.27MHz N = 24327 PFD = 10kHz Analog Devices Proprietary Information 243.28MHz N = 24328 243.29MHz N = 24329 PLLで重要な過渡特性（チャネル変更） これが大事だ！ 50us f1 6 f2 Analog Devices Proprietary Information 位相（SSB）ノイズ dB/Hz PLLで重要な位相雑音 PLLとして帰還の 効いている周波数範囲 位相雑音 10 100 1k 10k 100k 1M 位相雑音 = ノイズ・フロア + 10×log10(PFD) + 20×log10(N) ← 簡単な見積もり式 同じ出力周波数ならPFDの周波数が高い方が（Nが小さいほうが）位相雑音は良くなる 7 Analog Devices Proprietary Information 位相雑音から生じる時間ジッタ 時間ジッタ 8 Analog Devices Proprietary Information CLK製品やADCでは これが特に大事！ 2. ADIsimPLLの使い方 9 Analog Devices Proprietary Information PLLの定数や特性を自動計算「ADIsimPLL」 ADIsimPLLを用いることで、アナ ログ・デバイセズのPLL ICを用い た設計が可能 www.analog.com/adisimpll 10 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 11 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 12 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 13 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 14 Analog Devices Proprietary Information 位相余裕 Open Loop Gain at 415MHz Phase 0 80 -20 60 -40 Gain (dB) 40 -60 20 45°になっている 0 -100 -20 -120 -40 -60 -140 -80 -160 -100 10 15 -80 100 1k 10k Analog Devices Proprietary Information -180 100k 1M Frequency (Hz) Phase (deg) 100 Amplitude 位相余裕について（ナイキストの安定判別法） 安定 A(ω) = -1 安定 複素平面で表した オープンループ・ゲイン A(ω) この辺の理論的な話は 「理論編」にて説明 不安定 16 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 17 Analog Devices Proprietary Information PLL Options, Report Options 18 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 19 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 20 Analog Devices Proprietary Information VCOに位相ノイズを付加 Corner = 1MHz / Floor = -160dBc/Hzのパラメータ Phase Noise at 415MHz -60 T otal Loop Filter Chip Ref VCO -70 Phase Noise (dBc/Hz) -80 -90 -100 -110 -120 -130 -140 -150 -160 10 21 100 1k 10k Analog Devices Proprietary Information 100k 1M Frequency (Hz) ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 22 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 23 Analog Devices Proprietary Information ADF4350で発生したサイクル・スリップのようす REF = 12kHz PFD UP OUT RF/N = 10kHz 周波数変化が 追い付いてない PFD（位相比 較器）部分 PFD DOWN OUT 24 Analog Devices Proprietary Information ADF4350で発生したサイクル・スリップのようす REF = 12kHz RF/N = 10kHz PFD UP OUT 位相差に応じて差分が大きく なるはずが、ゼロに戻ってしまう！ 25 Analog Devices Proprietary Information PFD DOWN OUT ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 26 Analog Devices Proprietary Information ADIsimPLLのデモと使い方 スタートとデフォルトでのパラメータ設定（400-430M, 25k, ADF4118） 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Report 位相余裕、ノイズ伝達関数の見方 REFリーク（1nAで実験）、位相rmsジッタ量（Report）の確認 ループ・フィルタ特性の変更 「What’s this?」機能 VCOノイズの付加（ノイズ伝達関数の見方） ループ・フィルタとスピードアップ回路（@ 500Hz BW）、S/Uモードに変 更 サイクル・スリップ（ADF4350新規モデルでデモ BW = 2k, 1k, 0.5k） レポート作成の方法 いろいろな設定はFreqDomain/TimeDomainメニュで 27 Analog Devices Proprietary Information 3. ADIsimPLLを使って実際に PLLを設計してみる 28 Analog Devices Proprietary Information 設計仕様 項目 29 仕様 使用するPLLIC ADF4117 発振中心周波数 1.075GHz TCXO周波数 13.000MHz チャネル・セパレーション 100kHz チャネル数 100CH VCO感度KV 25MHz/V Analog Devices Proprietary Information ADIsimPLLで得られた定数（と実際に用いた定数） 7 Vcc1 6 5 15 16 Vcc2 Vp Fin CPo 2 C1 /Fin 109pF FLo ADF4116/7/8 V Supply 1 R1 30.2k R2 61.7k C2 1.48nF V+ F out 8 Osc In Gnd MUXOUT 13 12 Reference 13.0MHz 11 10 14 LE Data Clock CE Gnd Gnd Gnd 3 30 4 9 Notes: 1. T SSOP pin numbers shown 2. Vcc1 Analog Vcc Analog 3. Vcc2 Digital Vcc Devices Proprietary Information C3 49.5pF Ct 0F VCO 25.0MHz/V ADIsimPLL周波数特性（SSBノイズ） 10kHz offset Total SSBノイズ -77.9dBc/Hz @ 10k offset ループ・フィルタ での付加ノイズ Chipノイズ 31 マーカリード アウト Analog Devices Proprietary Information 実際に試作した回路の周波数特性（SSBノイズ） 10kHz offset 実際のSSBノイズ -78.7dBc/Hz @ 10k offset マーカリード アウト 32 Analog Devices Proprietary Information ADIsimPLL時間特性（周波数変更の過渡応答） Frequency Frequency (MHz) 1098.0 1091.5 1085.0 100us 1078.5 1072.0 -140 -90 33 -40 10 60 110 160 210 260 310 360 Time (us) Analog Devices Proprietary Information 試作した回路の時間特性（周波数変更の過渡応答） f2 f1 34 100us Analog Devices Proprietary Information 4. ADIsimCLKの使い方 35 Analog Devices Proprietary Information AD95xx（CLK）製品もPLLなので基本的な考えは同じ 位相比較器と チャージポンプ ループ フィルタ PFD CP LF VCO BUFx/ DIVx OUTx 1/R REFin 1/N N = BP + A 基準周波数源 36 Analog Devices Proprietary Information CLK製品はジッタ 特性が大事だ！ CLK製品用ツールADIsimCLKのデモと使い方 使い方はほぼADIsimPLLと同じ AD9510（クロック分配器, 800MHz, PLL&分周器内蔵, 遅延調整, 8出 力）を使用。500MHzで発振 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Timing, Report, OUT0/1… Reportタブでの位相ノイズの見方 OUTタブでの出力形態とDivider/Termination設定 VCO位相ノイズを加えてOUTタブでジッタを確認 SNR from Jitterの説明 AD9523-1（14出力デュアルPLL 37 クロック・ジェネレータ）のデモ Analog Devices Proprietary Information CLK製品用ツールADIsimCLKのデモと使い方 使い方はほぼADIsimPLLと同じ AD9510（クロック分配器, 800MHz, PLL&分周器内蔵, 遅延調整, 8出 力）を使用。500MHzで発振 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Timing, Report, OUT0/1… Reportタブでの位相ノイズの見方 OUTタブでの出力形態とDivider/Termination設定 VCO位相ノイズを加えてOUTタブでジッタを確認 SNR from Jitterの説明 AD9523-1（14出力デュアルPLL 38 クロック・ジェネレータ）のデモ Analog Devices Proprietary Information CLK製品用ツールADIsimCLKのデモと使い方 使い方はほぼADIsimPLLと同じ AD9510（クロック分配器, 800MHz, PLL&分周器内蔵, 遅延調整, 8出 力）を使用。500MHzで発振 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Timing, Report, OUT0/1… Reportタブでの位相ノイズの見方 OUTタブでの出力形態とDivider/Termination設定 VCO位相ノイズを加えてOUTタブでジッタを確認 SNR from Jitterの説明 AD9523-1（14出力デュアルPLL 39 クロック・ジェネレータ）のデモ Analog Devices Proprietary Information CLK製品用ツールADIsimCLKのデモと使い方 使い方はほぼADIsimPLLと同じ AD9510（クロック分配器, 800MHz, PLL&分周器内蔵, 遅延調整, 8出 力）を使用。500MHzで発振 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Timing, Report, OUT0/1… Reportタブでの位相ノイズの見方 OUTタブでの出力形態とDivider/Termination設定 VCO位相ノイズを加えてOUTタブでジッタを確認 SNR from Jitterの説明 AD9523-1（14出力デュアルPLL 40 クロック・ジェネレータ）のデモ Analog Devices Proprietary Information CLK製品用ツールADIsimCLKのデモと使い方 使い方はほぼADIsimPLLと同じ AD9510（クロック分配器, 800MHz, PLL&分周器内蔵, 遅延調整, 8出 力）を使用。500MHzで発振 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Timing, Report, OUT0/1… Reportタブでの位相ノイズの見方 OUTタブでの出力形態とDivider/Termination設定 VCO位相ノイズを加えてOUTタブでジッタを確認 SNR from Jitterの説明 AD9523-1（14出力デュアルPLL 41 クロック・ジェネレータ）のデモ Analog Devices Proprietary Information クロック・ジッタによる有効ビット（ENOB）の制限 1000 25.8 (4) 37.9 (6) 49.9 (8) 62.0 (10) 74.0 (12) 86.0 (14) 98.1 (16) 110.1 300 100 クロック・ジッタ tj [ps] 30 10 3 1 0.3 SNR [dB], (ENOB) (18) ENOB = 0.1 0.03 1 3 10 30 100 入力信号帯域幅 [MHz] 300 1000 SNR –1.76dB 6.02dB ENOB: Effective Number Of Bits; 有効ビット数 42 Analog Devices Proprietary Information CLK製品用ツールADIsimCLKのデモと使い方 使い方はほぼADIsimPLLと同じ AD9510（クロック分配器, 800MHz, PLL&分周器内蔵, 遅延調整, 8出 力）を使用。500MHzで発振 各パラメータの見方 Components, Freq Domain, Time Domain, Schematic, Timing, Report, OUT0/1… Reportタブでの位相ノイズの見方 OUTタブでの出力形態とDivider/Termination設定 VCO位相ノイズを加えてOUTタブでジッタを確認 SNR from Jitterの説明 AD9523-1（14出力デュアルPLL 43 クロック・ジェネレータ）のデモ Analog Devices Proprietary Information まとめ PLLで重要となる特性について説明した ポイントは「応答特性と位相余裕」「位相（SSB）ノイズ」 ADIsimPLLの使い方をご紹介した ポイントは「応答特性と位相余裕」「位相（SSB）ノイズ」 ADIsimPLLを使って実際にPLLを設計した例を示した クロック製品用のツール ADIsimCLKの使い方をデモ した 44 Analog Devices Proprietary Information
© Copyright 2024 ExpyDoc
