5A、40V、広入力範囲、昇圧/SEPIC/フライバックDC/DCレギュレータ

参考資料
TPS55340
JAJSBR4
www.tij.co.jp
統合型、5A、40V、広入力範囲、
昇圧/SEPIC/フライバックDC/DCレギュレータ
特　長
●5A、40VのローサイドMOSFETスイッチを内蔵
●入力電圧範囲：2.9V～32V
●リファレンス電圧：±0.7%
●動作時静止電流：0.5mA
●シャットダウン時消費電流：2.7mA
●固定周波数の電流モードPWM制御
●100kHz～1.2MHzの範囲で周波数を設定可能
●外部クロックとの同期が可能
●可変ソフト・スタート時間
●パルス・スキップによって軽負荷時の効率を向上
●サイクル毎の電流制限、過熱シャットダウン、お
よびUVLO保護
●PowerPad™付きのQFN-16（3mm × 3mm）
パッケージ
●広い動作TJ範囲：–40℃～150℃
●Thunderboltポート、タブレットおよびポータブル
PC用のパワー・ドッキング
●工業用電源システム
●ADSLモデム
概　要
TPS55340は、5A/40Vパワー・スイッチを内蔵したモノリ
シック非同期スイッチング・レギュレータです。昇圧、SEPIC、
絶縁型フライバックなど、いくつかの標準的なスイッチング・
レギュレータ・トポロジで構成できます。幅広い入力電圧範
囲により、多セル・バッテリや3.3V、5V、12V、24Vのレギュ
レーション電源レールから給電されるアプリケーションをサ
ポートします。
TPS55340は、電流モードのPWM（パルス幅変調）制御で出
力電圧のレギュレーションを行います。また、内部発振回路を
備えています。PWMのスイッチング周波数は、外付け抵抗を
使用して、または外部クロック信号に同期することで設定され
アプリケーション
ます。スイッチング周波数は、100kHz～1.2MHzの範囲でユー
ザー・プログラミングが可能です。
●3.3V、5V、12V、24Vの電力変換
●昇圧、SEPIC、フライバック・トポロジ
プログラミング可能なソフト・スタート機能によってスター
標準アプリケーション
標準アプリケーション
（昇圧）
（昇圧）
CCI I
RRFREQ
FREQ
VIN
VIN
SW
SW
EN
EN
SW
SW
FREQ
FREQ
SW
SW
COMP
COMP
RRCC
CCCC
VVOUT
OUT
RRSHSH
FB
FB
PGND
PGND
SYNC
SYNC
PGND
PGND
AGND
AGND
PGND
PGND
95
95
90
90
CCOO
TPS55340
TPS55340
SS
SS
CCSSSS
100
100
DD
RRSLSL
Efficiency
Efficiency (%)
(%)
LL
VVININ
85
85
VVOUT
24VV
OUT==24
600kHz
kHz
fSW
fSW==600
80
80
75
75
70
70
65
65
VVININ==15
15VV
VVININ==12
12VV
VVININ==55VV
60
60
55
55
50
50
00
0.4
0.4
0.8
0.8
1.2
1.2
1.6
1.6
Output
OutputCurrent
Current(A)
(A)
22
2.4
2.4
G031
G031
PowerPADは、テキサス･インスツルメンツの商標です。
この資料は、Texas Instruments Incorporated
（TI）
が英文で記述した資料
を、皆様のご理解の一助として頂くために日本テキサス･インスツルメンツ
（日本TI）
が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補
助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を
ご確認下さい。
TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわ
らず、更新以前の情報に基づいて発生した問題や障害等につきましては如
何なる責任も負いません。
SLVSBD4B　翻訳版
最新の英語版資料
http://www.ti.com/lit/gpn/tps55340
トアップ中の突入電流を制限するほか、サイクル毎の過電流制
限や過熱シャットダウンなどの保護機能も内蔵しています。
TPS55340は、熱特性強化用のPowerPad™を備えた3mm ×
3mmの16ピンQFNパッケージで供給されます。
静電気放電対策
これらのデバイスは、限定的なESD
（静電破壊）
保護機能を内蔵
しています。保存時または取り扱い時に、MOSゲートに対する静電
破壊を防止するために、リード線どうしを短絡しておくか、デバイス
を導電性のフォームに入れる必要があります。
製品情報 (1)
TJ
–40°C ∼ 150°C
部品番号
パッケージ
TPS55340RTE
QFN-16
TPS55340PWP
HTSSOP-14
（1）最新のパッケージ情報とご発注情報については、このデータシートの巻末にある「付録：パッケージ・オプション」を参照するか、
またはTIのWebサイト
（www.ti.comまたはwww.tij.co.jp）
をご覧ください。
ピン配置
QFN-16 PACKAGE
(Top View)
SW
SW
NC
PGND
16
15
14
13
SW
1
2
3
SS
4
12
PGND
11
PGND
10
NC
9
SYNC
5
6
7
8
FB
EN
PowerPAD
(17)
COMP
VIN
SW
AGND
SW
HTSSOP-14 PACKAGE
(Top View)
FREQ
1
14
2
13
PGND
VIN
3
12
PGND
EN
4
11
NC
SS
5
10
FREQ
SYNC
6
9
FB
AGND
7
8
COMP
PowerPAD
(15)
PGND
ピン機能
ピン
名前
説明
番号
QFN-16
HTSSOP-14
VIN
2
3
ICの入力電源ピン。VINは、2.9V∼32Vの電源電圧に接続します。このピンの電圧が昇圧パワー段の入力と異なって
も許容されます。
SW
1, 15, 16
1, 2
SWは、内部パワーMOSFETのドレインです。SWは、昇圧/SEPICインダクタまたはフライバック・トランスのスイッ
チング側に接続します。
FB
8
9
誤差増幅器の入力、および正電圧レギュレーション用の帰還ピン。分圧抵抗回路のセンター・タップをこのピンに
接続して、出力電圧をプログラミングします。
EN
3
4
イネーブル・ピン。このピンの電圧が1ms以上にわたってイネーブル・スレッショルドを下回ると、ICがオフになり
ます。
COMP
7
8
トランスコンダクタンス誤差増幅器の出力。レギュレータ帰還ループの補償用に、このピンに外付けRC回路を接続
します。
SS
4
5
ソフト・スタート・プログラミング・ピン。SSピンとAGNDピンの間に接続するコンデンサによって、ソフト・ス
タート・タイミングがプログラミングされます。
FREQ
9
10
スイッチング周波数プログラミング・ピン。FREQピンとAGNDの間に外付け抵抗を接続して、スイッチング周波数を
設定します。
ICの信号グランド。
AGND
6
7
PGND
11, 12, 13
12, 13, 14
SYNC
5
6
スイッチング周波数同期ピン。外部クロック信号を使用して、スイッチング周波数を200kHz∼1.0MHzの範囲で設定
できます。使用しない場合、このピンはAGNDに接続する必要があります。
10, 14
11
予約ピン。グランドに接続する必要があります。
17
15
PowerPADはAGNDに半田付けする必要があります。可能であれば、サーマル・ビアを使用して内部グランド・プ
レーンに接続することで、電力消費を向上できます。
NC
PowerPAD
2
ICのパワー・グランド。内部パワーMOSFETスイッチのソースに接続されます。
機能ブロック図
VIN
FB
EN
1.229V
Reference
SW
Error
Amp
COMP
PWM
Control
Gate
Driver
Lossless
Current Sense
Ramp
Generator
Oscillator
SS
FREQ
SYNC
AGND
PGND
絶対最大定格 (1)
動作温度範囲内（特に記述のない限り）
VALUE
Supply voltages on pin VIN (2)
Voltage on pin EN (2)
Voltage on pins FB, FREQ, and COMP
(2)
Voltage on pin SS (2)
Voltage on pin SYNC (2)
Voltage on pin SW
(2)
単位
MIN
MAX
–0.3
34
V
–0.3
34
V
–0.3
3
V
–0.3
5
V
–0.3
7
V
–0.3
40
V
Operating junction temperature range
–40
150
°C
Storage temperature range
–65
150
°C
2
kV
500
V
Electrostatic discharge
(HBM) QSS 009-105 (JESD22-A114A)
(CDM) QSS 009-147 (JESD22-C101B 01)
（1）絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、
このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に
長時間置くと、本製品の信頼性に影響を与えることがあります。
（2）すべての電圧値は回路のグランド端子を基準としています。
3
熱特性について
TPS55340
THERMAL METRIC (1)
θJA
θJCtop
θJB
ψJT
ψJB
θJCbot
QFN (16-PINS)
HTSSOP (14PINS)
Junction-to-ambient thermal resistance
43.3
43.2
Junction-to-case (top) thermal resistance
38.7
33.3
Junction-to-board thermal resistance
14.5
28.3
Junction-to-top characterization parameter
0.4
1.3
Junction-to-board characterization parameter
14.5
28.1
Junction-to-case (bottom) thermal resistance
3.5
3.9
単位
°C/W
（1）従来の熱特性パラメータと新しい熱特性パラメータの詳細については、アプリケーション・レポート『IC Package Thermal Metrics』
（SPRA953）
を参照してください。
推奨動作条件
MIN
NOM
MAX
単位
VIN
Input voltage range
2.9
32
V
Output voltage range
38
V
VEN
EN voltage range
VIN
32
V
0
5
V
TA
Operating free-air temperature
–40
125
°C
Operating junction temperature
–40
150
°C
MAX
単位
VOUT
VSYN
External switching frequency logic input range
TJ
0
電気的特性
Vin = 5V、TJ = –40℃∼+150℃
（特に記述のない限り）
。標準値はTA = 25℃での値です。
パラメータ
テスト条件
MIN
TYP
SUPPLY CURRENT
VIN
Input voltage range
ISD
Shutdown current
Vhys
Under-voltage lockout hysteresis
VEN
EN threshold voltage
REN
EN pull down resistor
VSYNh
SYN logic high voltage
IQ
Operating quiescent current into Vin
VUVLO
Under-voltage lockout threshold
2.9
EN threshold hysteresis
Toff
Shutdown delay, SS discharge
VSYNl
SYN logic low voltage
VREF
Voltage feedback regulation voltage
IFB
Voltage feedback input bias current
V
Device non-switching, VFB = 2 V
0.5
EN = GND
2.7
10
μA
VIN falling
2.5
2.7
V
140
160
mV
ENABLE AND REFERENCE CONTROL
VENh
32
EN rising input
120
mA
0.9
1.08
1.30
V
0.1
0.16
0.22
V
400
950
1600
EN high to low
1.0
kΩ
ms
1.2
0.4
V
VOLTAGE AND CURRENT CONTROL
Isink
Comp pin sink current
Isource
Comp pin source current
VCCLP
Comp pin Clamp Voltage
VCTH
Comp pin threshold
Rea
Error amplifier output resistance
Gea
Error amplifier transconductance
fea
Error amplifier crossover frequency
4
TA = 25°C
1.204
1.229
1.254
1.220
1.229
1.238
1.6
20
TA = 25°C
VFB = VREF+200 mV, VCOMP = 1 V
VFB = VREF–200 mV, VCOMP = 1 V
High Clamp, VFB = 1 V
Low Clamp, VFB = 1.5 V
Duty cycle = 0%
240
V
nA
42
μA
42
μA
3.1
0.75
V
1.04
V
360
440 μmho
10
MΩ
500
kHz
電気的特性
Vin = 5V、TJ = –40℃∼+150℃
（特に記述のない限り）
。標準値はTA = 25℃での値です。
パラメータ
テスト条件
MIN
TYP
MAX
75
94
130
単位
FREQUENCY
fSW
Frequency
Dmax
Maximum duty cycle
Tmin_on
Minimum on pulse width
RDS(ON)
N-channel MOSFET on-resistance
ILN_NFET
N-channel leakage current
ILIM
N-Channel MOSFET current limit
VFREQ
FREQ pin voltage
POWER SWITCH
OCP and SS
ISS
Soft-start bias current
Tshutdown
Thermal shutdown threshold
RFREQ = 480 kΩ
RFREQ = 80 kΩ
RFREQ = 40 kΩ
VFB = 1.0 V, RFREQ = 80 kΩ
460
577
740
920
1140
1480
89%
96%
kHz
1.25
V
RFREQ = 80 kΩ
77
ns
VIN = 5 V
VIN = 3 V
60
70
VDS = 25 V, TA = 25°C
D = Dmax
Vss = 0 V
5.25
6.6
110
120
mΩ
2.1
μA
7.75
A
6
μA
165
°C
15
°C
THERMAL SHUTDOWN
Thysteresis
Thermal shutdown threshold hysteresis
5
標準的特性
Vin = 5V、TA = 25℃
（特に記述のない限り）
8
380
7
Current Limit Threshold (A)
Transconductance (µA/V)
400
360
340
320
300
−50
−25
0
25
50
75
Temperature (°C)
100
125
6
5
4
3
2
1
−50
150
図 1. 誤差増幅器トランスコンダクタンス対温度
100
Resistance (mΩ)
1.226
1.224
1.222
125
150
G002
VIN = 3 V
80
60
VIN = 12 V
40
−25
0
25
50
75
Temperature (°C)
100
125
0
−50
150
−25
0
G003
図 3. 帰還電圧リファレンス対温度
VIN = 5 V
25
50
75
Temperature (°C)
1600
1400
1400
1200
1200
1000
800
600
400
100
Resistance (kΩ)
図 5. 周波数対 FREQ抵抗
125
150
G004
1000
800
600
RFREQ = 40 kΩ
RFREQ = 80 kΩ
RFREQ = 480 kΩ
400
200
200
30
100
図 4. RDS(ON) 対温度
Frequency (kHz)
Frequency (kHz)
100
20
1.22
−50
6
25
50
75
Temperature (°C)
120
1.228
0
0
図 2. スイッチ電流制限対温度
1.23
Voltage Reference (V)
−25
G001
500
G005
0
−50
−25
0
25
50
75
Temperature (°C)
100
図 6. 周波数対温度
125
150
G006
標準的特性
Vin = 5V、TA = 25℃
（特に記述のない限り）
700
600
3
500
400
COMP Voltage (V)
Frequency (kHz)
3.5
RFREQ = 80 kΩ
Non-Foldback
Foldback
300
200
2.5
1.5
1
100
0
−50
−25
0
25
50
75
Temperature (°C)
100
125
0.5
−50
150
0
25
50
75
Temperature (°C)
1.3
Enable Voltage (V)
UVLO Start
UVLO Stop
2.58
125
150
G008
EN Voltage Rising
EN Voltage Falling
1.2
2.66
2.62
100
図 8. COMPクランプ電圧対温度
2.7
Input Voltage (V)
−25
G007
図 7. 非フォールドバック周波数対
フォールドバック周波数
2.54
1.1
1
0.9
0.8
2.5
−50
−25
0
25
50
75
Temperature (°C)
100
125
0.7
−50
150
100
−25
0
G009
図 9. 入力電圧UVLO 対温度
25
50
75
Temperature (°C)
100
125
150
G010
図 10. イネーブル電圧対温度
100
RFREQ = 80 kΩ
99
RFREQ = 80 kΩ
95
Minimum On Time (ns)
Maximum Duty Cycle (%)
COMP Pin Clamp High
COMP Pin Clamp Low
2
98
97
96
95
90
85
80
75
94
−50
−25
0
25
50
75
Temperature (°C)
100
125
図 11. 最大デューティ・サイクル対温度
150
G011
70
−50
−25
0
25
50
75
Temperature (°C)
100
125
150
G012
図 12. 最小オン時間対温度
7
標準的特性
8
2.1
7
1.8
6
Supply Current (mA)
Shutdown Current (μA)
Vin = 5V、TA = 25℃
（特に記述のない限り）
5
4
3
−25
0
25
50
75
Temperature (°C)
100
125
図 13. シャットダウン電流対温度
8
Switching
Non-Switching
1.2
0.9
0.6
2
1
−50
1.5
150
G013
0.3
−50
−25
0
25
50
75
Temperature (°C)
100
図 14. 消費電流対温度
125
150
G014
詳細説明
TPS55340のスイッチング周波数は、SYNCピンに印加され
る外部クロック信号に同期させることができます。必要な外
動作
部クロックの論理レベルは仕様表に示されています。クロッ
TPS55340は、5A/40VのローサイドNチャネルMOSFETを
クの推奨されるデューティ・サイクルは、10%～90%の範囲内
内蔵し、最大38Vの昇圧コンバータ出力を提供します。出力の
です。コンバータを外部クロックに同期させるときは、FREQ
レギュレーションは、電流モードのPWM（パルス幅変調）制御
ピンとグランドとの間に抵抗を接続する必要があります。外部
によって行います。PWM制御回路により、各発振クロック・
クロック周波数は、抵抗で設定される対応する周波数の±20%
サイクルの開始時にスイッチがオンになります。入力電圧は
以内とする必要があります。例えば、FREQピンの抵抗でプロ
インダクタを介して印加され、インダクタ電流の増加とともに
グラミングされる周波数が600kHzの場合、外部クロック信号は
エネルギーを蓄積します。スイッチング・サイクルのこの部分
480kHz～720kHzの範囲内とする必要があります。
では、出力コンデンサによって負荷電流が供給されます。イン
ダクタ電流が増加して、誤差増幅器出力によって設定されるス
レッショルド・レベルに達すると、パワー・スイッチがオフにな
り、外部ショットキー・ダイオードが順方向バイアスになって、
インダクタ電流が出力へと流れます。インダクタに蓄積された
エネルギーによって出力コンデンサが充電され、負荷電流が供
給されます。この動作が、各スイッチング・サイクルで繰り返
電圧リファレンスと出力電圧の設定
内部の電圧リファレンスにより、誤差増幅器の非反転入力に
R
(kΩ) = 57500 × ƒ (kHz)–1.03
(1)
FREQ
sw
1.229Vの高精度電圧リファレンスが提供されます。出力電圧を
設定するには、FBピンの抵抗RSHおよびRSLを式（3）に従って
ƒsw(kHz) = 41600 × RFREQ(kΩ)–0.97
(2)
選択します。
されます。コンバータのデューティ・サイクルは、誤差増幅器
の出力と電流信号とを比較するPWM制御コンパレータによっ
て決定されます。発振周波数は、外付け抵抗によってプログラ
VOUT
1.229V
ミングされるか、または外部クロック信号に同期されます。
RSH
RSL
1
(3)
発振回路からのランプ信号がインダクタ電流ランプに付加
されて、スロープ補償を実現します。スロープ補償は、デュー
ティ・サイクルが50%を超えるピーク電流モード制御に固有の低
調波発振を避けるために必要です。インダクタの値が小さすぎ
ると、内部スロープ補償が、安定性を維持するには不十分とな
る可能性があります。
PWM制御帰還ループは、トランスコンダクタンス誤差増幅
器を通してFBピンをリファレンス電圧にレギュレーションし
ます。誤差増幅器の出力をCOMPピンに接続します。COMP
ピンに接続する外部RC補償回路は、帰還ループの安定性と最
適な過渡応答が得られるように選択します。
ソフト・スタート
TPS55340には、ソフト・スタート回路が内蔵され、スター
トアップ時の電流スパイクおよび出力電圧オーバーシュートを
大きく低減しています。ICがイネーブルになると、内部のバイ
アス電流源（標準6mA）により、SSピンのコンデンサ（CSS）が
充電されます。このコンデンサの電圧により、PWM制御回路
のピーク電流とデューティ・サイクルを決定する内部誤差増幅
器の出力がクランプされます。SSピンの低速上昇によってス
タートアップ時のピーク・スイッチ電流を制限することで、突
入電流および出力電圧オーバーシュートが低減されます。コン
デンサが1.8Vに達すると、ソフト・スタート・サイクルが完了
スイッチング周波数
し、誤差増幅器の出力はソフト・スタート電圧にクランプされ
スイッチング周波数は、TPS55340のFREQピンに接続され
なくなります。ENが1ms以上にわたってLowになると、ICは
る抵抗（RFREQ）によって設定されます。タイミング抵抗RFREQ
シャットダウン・モードに入り、SSコンデンサは次のソフト・
と周波数の関係は、図5に示されています。このピンはオー
スタート・シーケンスの準備のために5kΩ抵抗を通して放電され
プンにしないでください。適切な動作のためには、FREQピン
ます。
とグランドとの間に常に抵抗を接続する必要があります。目的
の周波数に対して必要な抵抗値は、式（1）で計算できます。
RFREQ(kΩ) = 57500 × ƒsw(kHz)–1.03
(1)
与えられた抵抗値に対して、対応する周波数は式
（2）で計算
ƒsw(kHz) = 41600 × RFREQ(kΩ)–0.97
(2)
RFREQ(kΩ) = 57500 × ƒsw(kHz)–1.03
できます。
(1)
RSH (kΩ)–0.97
ƒsw(kHz)1.229V
= 41600 × RFREQ
V
1
OUT
RSL
(2)
(3)
VOUT
1.229V
RSH
RSL
1
(3)
9
スロープ補償
低電圧誤動作防止（UVLO）
TPS55340では、内部スロープ補償によって低調波発振を防
低電圧誤動作防止回路は、入力電圧が2.5V
（標準）を下回る
いでいます。昇圧コンバータでセンスされる電流スロープは、
ときにデバイスの誤動作を防ぎます。入力電圧がUVLOスレッ
式（4）
で表すことができます。
ショルドよりも低い場合、デバイスはオフのまま保持され、内
VIN
Sn
RSENSE
VL
IN R
Sn
SENSE
L
スロープ補償dv/dtは、式（5）
0.32 V RFREQ を用いて計算できます。
0.5 A
Se
V
16
D)
6 pF
6 pF
IN (1V
0.32
RFREQ
0.5 A
S
RSENSE
Sn
L
e 16
(1 D) 6 pF
6 pF
部パワーMOSFETがオフになります。過渡的なVINの降下に
(4)
よってデバイスがリセットされるのを防ぐため、UVLOスレッ
(4)
力電圧がUVLOスレッショルドと2.9Vの間である場合、デバイ
(5)
(4)
(5)
0.32 V RFREQ 0.5 A
電流モード制御のコンバータでは、出力電圧帰還ループに加
1
(5)
Se
(6)
He(s) 16 (1 D) 6 pF
えて、インダクタ電流のサンプリング効果および小信号応答で
6 pF
Se
1
のスロープ補償を含めた、内部電流ループを考慮する必要があ
s 1
(1 D) 0.5
(6)
He(s)
2
Snのようにモデル化できます。
ります。これは、式（6）
S
s
1 s 1 e (1 D) 0.5
2 2
Sn fsw
sfsw
1
1
(6)
He(s)
2
f
fsw
Se sw
s 1
(1 D) 0.5
Sn
s2
1
2
fsw
fsw
ここで、RSENSE
（15mW）
は等価電流センス抵抗、RFREQは周波
数設定に使用するタイミング抵抗、Dはデューティ・サイクルです。
Sn << Seの場合には、コンバータが電流モード制御ではなく
電圧モード制御で動作し、式（6）が当てはまらないことに注意
してください。
過電流保護と周波数フォールドバック
ショルドは最小動作電圧の2.9Vより低く設定されています。入
スは動作を試みますが、電気的仕様は保証されません。
最小オン時間とパルス・スキップ
TPS55340のPWM制御システムでは、最小PWMパルス幅が
77ns（標準）
です。この最小オン時間により、設定された任意のス
イッチング周波数に対して、PWMの最小デューティ・サイクルが
決まります。TPS55340の電圧レギュレーション・ループで必要
な最小オン時間パルス幅が77nsより小さい場合、ICはパルス・ス
キップ・モードに入ります。このモードでは、数回のスイッチン
グ・サイクルにわたってパワー・スイッチがオフに保持されること
で、出力電圧が目的のレギュレーション電圧を超えて上昇するの
を防ぎます。通常、この動作は、軽負荷状態でPWMが不連続導
通モードで動作中に発生します。図21に示されるように、パル
ス・スキップによって出力リップルは増加します。
レイアウトに関する考慮事項
すべてのスイッチング電源において、プリント基板（PCB）のレ
イアウトは設計での重要なステップとなります。周波数が高く、ス
イッチ電流が大きい場合には、特に重要です。レイアウトが注意
深く設計されていないと、レギュレータではノイズ問題だけでなく
安定性の問題も生じる場合があります。効率を最大にするために、
スイッチングの立ち上がりおよび立ち下がり時間はできる限り短く
TPS55340には、サイクル毎の過電流保護が備えられ、イン
します。高周波共振による放射の問題を防ぐためには、高周波ス
ダクタ電流が過電流制限スレッショルドに達するとパワー・ス
イッチング・パスの適切なレイアウトが不可欠です。SWピンに接続
イッチがオフになります。PWM回路は、次のスイッチ・サイク
されるすべてのパターンの長さと面積を最小にし、常にスイッチン
ルの開始時に自身をリセットします。過電流状態中、出力電圧
グ・レギュレータの下のグランド・プレーンを使用して、プレーン間の
は出力の負荷の関数として降下し始めます。帰還抵抗を通した
カップリングを最小限に抑えます。内部MOSFETスイッチ、ショッ
FB電圧が0.9Vを下回ると、スイッチング周波数は自動的に通
トキー・ダイオード、および出力コンデンサを含めた高電流パスに
常値の1/4に低下します。図7に、80kWのタイミング抵抗を使
は、ns単位の立ち上がり/立ち下がり時間が含まれるため、このパ
用したときの非フォールドバック周波数と、対応するフォール
スはできる限り短くする必要があります。入力コンデンサは、VIN
ドバック周波数を示しています。過電流状態が解消され、FB
ピンの近くに配置するだけでなく、AGNDピンにも近づけること
電圧が0.9Vを上回るまでは、スイッチング周波数は通常値に戻
で、ICの電源リップルを低減します。
りません。周波数フォールドバック機能は、ソフト・スタート
中はディスエーブルになります。
熱に関する考慮事項
イネーブルと過熱シャットダウン
要があります。この制限により、TPS55340の消費電力が制限
ICの最大接合部温度は、通常動作条件で150℃に制限する必
ENの電圧が1msを超えて0.68V
（最小）
を下回ると、TPS55340
されます。TPS55340は、熱特性強化型QFNパッケージで供給
はシャットダウン状態になります。シャットダウン中は、デバ
されます。このパッケージには、パッケージの熱特性を向上さ
イスの入力消費電流が10mA
（最大）未満となります。ENピンに
せるPowerPad™が搭載されています。どのようなアプリケー
は950kWの内部プルダウン抵抗が備えられ、このピンをフロー
ションでも、QFNパッケージの熱抵抗は、PCBレイアウトお
ティングにするとデバイスはディスエーブルになります。
よびPowerPad™の接続に大きく依存します。PowerPad™は、
内部の過熱シャットダウン機能により、接合部温度が165℃
（標準）を超えると、デバイスはオフになります。接合部温度が
15℃低下すると、デバイスは再起動されます。
10
PCB上のアナログ・グランドに半田付けする必要があります。
PowerPad™の下のサーマル・ビアを使用することで、優れた熱
特性を実現できます。
設計ガイド－昇圧コンバータの設計手順
スイッチング周波数の選択（R4）
ここでは、図15に示すようにTPS55340を電圧レギュレー
最初の手順は、レギュレータのスイッチング周波数を決定す
ション昇圧コンバータとして構成する場合の設計手順について
ることです。高いスイッチング周波数と低いスイッチング周波
説明します。SEPICまたはフライバック・コンバータとして構
数の間でトレードオフを考慮する必要があります。高いスイッ
成する場合は、異なる設計方法が必要となります。SEPICコン
チング周波数では、低い値のインダクタと小さな出力コンデン
バータの設計例は、次の節に示しています。
サを使用できるため、ソリューション・サイズを最小にできま
100 pF
設計プロセスを開始するには、いくつかのパラメータがわ
す。低いスイッチング周波数では、ソリューション・サイズが
かっている必要があります。これらのパラメータは一般に、シ
図 15. ・
昇圧コンバータのアプリケーション回路図
ステム
レベルで決定されます。この例では、以下に示す既知
大きくなりますが、効率は向上します。通常は、過度に大きな
のパラメータを使用して開始します。
を設定します。
外部部品を避けるため、許容される最小の効率に対して周波数
600kHzのスイッチング周波数を選択すると、効率とソリュー
パラメータ
出力電圧
入力電圧
値
24 V
抵抗と周波数の関係を示したグラフ
（図5）から適切な抵抗値を
800 mA
計算され、最も近い標準抵抗値の78.7kWを選択します。同期用
5 V ∼ 12 V
最大出力電流
過渡応答、50%の負荷ステップ
（ΔVOUT = 3%）
出力電圧リップル
（VOUTの0.5%）
表 1. 昇圧コンバータ例の主要なパラメータ
ション・サイズとの間で適度なバランスを取ることができます。
見つけるか、または式（1）を使って計算します。R4は78.4kWと
960 mV
に外部発振を供給する場合でも、FREQピンとグランドの間に
120 mV
は抵抗を配置する必要があります。
100 pF
図 15. 昇圧コンバータのアプリケーション回路図
パラメータ
出力電圧
入力電圧
最大出力電流
過渡応答、50%の負荷ステップ
（ΔVOUT = 3%）
出力電圧リップル
（VOUTの0.5%）
表 1. 昇圧コンバータ例の主要なパラメータ
値
24 V
5 V ∼ 12 V
800 mA
960 mV
120 mV
11
デューティ・サイクルの決定
式（10）の結果よりも高い負荷では、デューティ・サイクル
TPS55340の入力/出力電圧変換比は、ワーストケースの最大
デューティ・サイクルである89%、および最小オン時間77nsとス
イッチング周波数によって決まる最小デューティ・サイクルに
よって制限されます。最小デューティ・サイクルは、式（7）
で見
積もることができます。スイッチング周波数が600kHzの場合、
最小デューティ・サイクルは4%となります。
(7)
コンバータが動作するデューティ・サイクルは、コンバータ
の動作モードによって異なります。コンバータが不連続導通
V
V
V
D
IN
D（DCM）で動作していて、インダクタ電流が各サイクル
(8)
モード
V
V
D
OUT
デューティ・サイクルが式（9）で与えられます。式（7）～式（10）
の各変数は次のように定義されています。
• VOUTは、コンバータの出力電圧（V）です。
• VDは、整流器またはキャッチ・ダイオードでの順方向導通
電圧降下（V）です。
• VINは、コンバータの入力電圧（V）です。
DPS = TON min × ƒsw
OUT
が式（8）で与えられます。式（10）の結果よりも低い負荷では、
の終わりにゼロに低下する場合は、連続導通モード（CCM）の
場合に比べて、負荷の変化によるデューティ・サイクルの変動
がずっと大きくなります。インダクタが最小DC電流を保持す
2 (VOUT VD VIN ) ・
L サイクルは主に入力電圧
IOUT
る連続導通モードでは、デューティ
SW
D
(9)
VIN
と出力電圧によって次のように計算されます。ショットキー整
• IOUTは、コンバータの出力電流（A）です。
• Lは、インダクタ値（H）です。
• fSWは、スイッチング周波数（Hz）です。
特に記述のない限り、以降の設計式では、コンバータが連続
導通モードで動作していると仮定しています。通常、このコン
バータの電力レベルに対しては、連続導通モードの方が高い効
率が得られます。
インダクタの選択（L1）
インダクタの選択は、定常状態の動作に加え、過渡的な動作
流器での電圧降下VDを0.5Vと仮定します。最小入力5Vでは、
およびループ安定性にも影響を与えます。それにより、インダ
デューティ・サイクルは80%となります。最大入力12Vでは、
D = T min × ƒ
(7)
クタはパワー・レギュレータの設計で最も重要な部品となって
PS
ON
sw
デューティ・サイクルは51%となります。
VOUT
IOUT(crit)
D
VD
2 VOUT VD
VOUT VD VIN
VOUT VD
VIN
2
VIN2
L
SW
(10)
DC抵抗、および飽和電流です。インダクタの値だけを考慮す
(8)
±20%の公差を持ちます。インダクタ電流が飽和レベルに近づ
デューティ・サイクルは、負荷、入力/出力電圧、インダクタン
VD
るのでは不十分です。インダクタ値は、電流バイアスなしで
くと、実効インダクタンスがゼロ電流値よりもずっと小さくな
る場合があります。
軽負荷時には、コンバータはDCMで動作します。この場合、
2 (VOUT
います。インダクタの3つの重要な仕様は、インダクタの値、
VIN ) L IOUT
SW
D
(9)
ス、およびスイッチング周波数の関数となり、次のように計算
DPS = TON min × ƒsw
(7)
VIN
インダクタの最小値は、ワーストケースのインダクタ電流
リップル（ΔI L ）要件を満足できる必要があります。昇圧コン
バータでは、最大インダクタ電流リップルは50%のデューティ・
されます。これは、次の節でインダクタンスを選択した後での
サイクルで生じます。デューティ・サイクルが常に50%より小さ
み計算できます。非常に軽い負荷によってDCMで動作している
いか50%より大きいアプリケーションでは、式（12）で50%に最
場合、デューティ
VOUT ・
Vサイクルの要求によってTPS55340は強制的
D VIN
D
(8)・
VOUT VD VIN VIN2
に最小オン時間で動作します。その際、コンバータはパルス
も近いデューティ・サイクルを使用し、対応する入力電圧を使
VD
電圧～最大入力電圧の範囲内のときに50%のデューティ・サイク
I
VOUT
2
V
VOUT
(10)
D
OUT(crit)
2
スキップを開始するため、出力リップルが増加する場合があり
ます。
D
2 (VOUT
VD
DPS = TON min × ƒsw
L
SW
用して最小インダクタンスを計算します。入力電圧が最小入力
ルで動作する必要のあるアプリケーションでは、式（13）
を使用
する必要があります。KINDは、最大入力電流（IINDC = ILavg）
VIN ) L IOUT
SW
VIN
(9)
(7)
を基準としたインダクタ・リップル電流の大きさを表す係数で
す。最大入力電流は、同様なアプリケーションに基づいて見
積もった効率（hEST）を使用して、式（11）で見積もることがで
フリーホイール・ダイオードまたはキャッチ・ダイオードを使
2
VOUT VD VIN
用しているすべてのコンバータには、不連続導通モードから連
きます。インダクタ・リップル電流は、出力コンデンサによっ
VOUT VD VIN VIN
(8)
ID
(10)
OUT(crit)VOUT
続導通モードに遷移する負荷電流レベルがあります。これは、
VD
2
2 VOUT VD
SW L
パワー・スイッチのオフ時間中にインダクタ電流がゼロに低下
てフィルタリングされます。したがって、大きなインダクタ・
するレベルです。これより高い負荷電流では、インダクタ電流
影響が及びます。一般に、インダクタ・リップル値（KIND）は設
がゼロに低下せず、ダイオードおよびスイッチ電流の波形は三
計者の裁量で決定しますが、以下のガイドラインに従うことが
SW
角形ではなく台形になります。この不連続導通と連続導通の間
できます。
めることができます。
を推奨します。0.2に近いK IND値を選択すると、インダクタン
D
2 (VOUT
VD
VIN ) L IOUT
(9)
VIN
の負荷電流境界は、以下のコンバータ
・パラメータに対して求
リップル電流を選択すると、それ以上のリップル電流定格を持
つ出力コンデンサが必要となるため、出力コンデンサの選択に
CCM動作の場合は、0.2～0.4の範囲のKIND値を使用すること
ス値が大きくなり、コンバータの出力電流能力が最大、EMI
IOUT(crit)
VOUT
2
VOUT
VD
VD
VIN
2
2
VIN
SW
L
(10)
は最小となります。0.4に近いK IND値を選択すると、インダク
タンス値が小さくなって物理的に小さなインダクタを使用で
き、過渡応答が向上しますが、EMIが悪化し、効率が低下する
可能性があります。インダクタンス値の小さなインダクタを使
12
用すると、コンバータがDCMで動作する場合があります。そ
TPS55340には、電流モード制御に伴う低調波発振を避ける
れにより、昇圧コンバータの最大出力電流が低下し、入力電圧
ために、スロープ補償が内蔵されています。インダクタの値が
および出力電圧リップルが増加し、効率が低下します。この
小さすぎると、このスロープ補償は十分でない可能性があり、
設計の場合は、KIND = 0.3を選択し、最小入力電圧と最大出力
ループが不安定になる場合があります。
電流で保守的な見積もり効率85%を使用します。50%に最も近
いデューティ・サイクルに対応する最大入力電圧を式（12）で使
用します。最大入力電流は4.52Aと見積もられ、最小インダク
タンスは7.53mHとなります。ここでは、標準値である10mHを
選択します。
最大出力電流の計算
内蔵パワーMOSFETの過電流制限は、最大入力電流を制限
することで、与えられた入力電圧に対する最大入力電力を制限
します。電力変換損失により、最大出力電力は最大入力電力よ
り小さくなります。したがって、電流制限設定、入力電圧、出
VOUT IOUT
EST VIN min
IINDC
LO min
VIN
IINDC KIND
(11)
D = 50%
VOUT
D
SW
VD
IINDC KIND
響を与えます。電流制限ではピーク・インダクタ電流がクラン
プされるため、最大DC電流を求めるには、リップルを減算す
る必要があります。KINDを小さくするか、または効率がより高
,
くなるよう設計すると、最大出力電流が増加します。これを、
D ≠ 50%, VIN with D closest to 50%
LO min
力電圧、および効率のすべてが、最大電流出力（IOUTmax）に影
1
4
SW
(12)
選択したインダクタンスまたは選択したKINDによって評価でき
ます。評価の際には、最小入力電圧および最小ピーク電流制限
（ILIM）5.25Aを使用します。
,
(13)
VOUT IOUT
(11)
インダクタンスを選択した後は、必要な電流定格を計算で
EST VIN min
VIN min
IOUT max
ILIM
VOUT
IINDC
VIN min
きます。インダクタは、最小入力電圧で定格に最も近くなりま
ILIM
す。選択したインダクタンスでのリップルは、式（14）で計算
VIN
IINDC KIND
1
VOUT
D
LO min
されます。RMSおよびピーク
・インダクタ電流は、式
（15）およ
,
IL
2
EST
KIND
2
SW
(17)
び式（16）
で求めることができます。この設計では、電流リップ
(12)
ルが663mA、RMSインダクタ電流が4.52A、ピーク
・インダク
D ≠ 50%,
VIN with
D closest to 50%
VIN min
Dmax
IL
(14)
タ電流が4.85Aです。一般には、パワーアップ中の過渡事象や、
LO
SW
障害または負荷過渡状態を考慮し、選択するインダクタのピー
VOUT
VD
1
LO min
,
ク・インダクタ電流定格を20%高くすることを推奨します。最も
2
IINDC 2KIND IL4 SW
12
(13)
D = 50%
も大きな飽和電流を持つインダクタを指定することです。それ
ILrms
IINDC
(15)
保守的なアプローチは、TPS55340の最大ピーク電流制限より
によって、インダクタの飽和を避けることができます。選択し
IL
2
(16)
ILpeak IINDC
たインダクタは、Würth
Elektronikの74437368100です。この
5V入力を24V出力へと昇圧するこの設計では、10mHのイン
ダクタを使用し、ショットキー順方向電圧を0.5Vと仮定して、
効率を85%と見積もることで、最大出力電流が871mAとなりま
IL
OUT
ILrms
ILpeak
IINDC
IINDC
IL
12
2
IL
2
(14)
2
V
圧の両方で、最大出力電流に対して評価されています。
COUT
VRIPPLE
ICOrms
Dmax
SW
IL
2
(15)
(16)
I
SW
RIPPLE
流が2.13Aに増加します。この回路は、最小および最大入力電
ESR
VIN min Dmax
LO
SW
Dmax
OUT
す。12V入力で見積もり効率を90%とした場合は、最大出力電
C
(18)
インダクタの飽和電流定格は12.5A、RMS電流定格は5.2Aであ
り、標準DCRは27.0mWです。
EST
IOUT
ITRAN
BW
IOUT
COUT
VTRAN
Dmax
1 Dmax
(19)
(20)
(21)
13
出力コンデンサの選択（C8-C10）
の例では、4.7mF/50Vの1210 X7Rセミラック・コンデンサを3
出力には、4.7m F以上のX5RまたはX7Rセラミック・コン
デンサの使用を推奨します。出力容量は主に、出力リップル
（VRIPPLE）および負荷過渡中の電圧変化の要件を満足するよう
に選択されます。そして、選択した出力コンデンサに対して
ループが補償されます。出力容量は、これらの条件のうち最も
厳しいものに基づいて選択する必要があります。出力リップル
個並列に使用し、ESRは無視できる値となっています。35Vの
代わりに50Vのコンデンサを選択することで、DCバイアスの影
響が低減され、回路がTPS55340の最大出力電圧範囲の定格を
満足できるようになります。
入力コンデンサの選択（C2、C7）
電圧は、出力コンデンサの容量と等価直列抵抗（ESR）に関連し
4.7mF以上のセラミック入力コンデンサを推奨します。リップ
VIN min
ILIM
ています。ESRがゼロのコンデンサを仮定すると、与えられた
EST
ル要件および過渡要件を満足するために、追加の入力容量が必
IL
2
IOUT max
リップルに対して必要な最小容量は式
（18）
で計算できます。高
要となる場合があります。温度に対する容量の変動を最小限に
OUT
ESRのコンデンサを使用すると、追加のリップルが生じます。
抑えるために、高品質のタイプX5RまたはX7Rセラミック・コン
指定のリップルに対する最大のESRは、式（19）
K で計算できま
デンサを推奨します。コンデンサのRMS電流定格は、式（22）
ますが、タンタルまたは電解コンデンサを使用する場合には、
V
があります。また、入力コンデンサの電圧定格は、最大入力電
V
V min
I
1
IND
IN
L IM
EST
す。セラミック・コンデンサの場合はESRリップルを無視でき
2
OUT
で計算されるTPS55340の最大RMS入力電流よりも大きい必要
考慮する必要があります。負荷過渡要件を満足するために必要
圧よりも大きい必要があります。入力電圧リップルは、式（23）
な最小のセラミック出力容量は、式（20）
で見積もることができ
で計算できます。
(17)
ます。出力コンデンサで処理できる必要のあるRMS電流値は、
式（21）
で計算できます。
COUT
ESR
Dmax
SW
IOUT
(18)
VRIPPLE
VRIPPLE
IL
ICIrms
(22)
12
Vripple
I
4
IL
SW
IL RCIN
CIN
(23)
この設計例では、入力RMS電流が191mAと計算されます。
Dmax
SW
IL
IOUT
COUT
R1
選択した入力コンデンサは、10mF/35Vの1210
X7Rで、ESR
VOUT
1.229V
1
(24)
R2
は3mWです。より低い電圧定格を使用することもできますが、
(19)
DCバイアスの影響を制限し、TPS55340の入力範囲全体にわ
VOUT
たって回路が定格を満足できるように、35V定格のコンデンサ
R1 R2
(25)
1
を選択しています。入力リップルは30mVと計算されます。追
1.229V
COUT
ICOrms
2
IOUT
ITRAN
BW
VTRAN
Dmax
1 Dmax
(20)
加のデカップリング・コンデンサとして、0.1mF/50Vの0603
PD = VD × IOUT
X5RをVINおよびGNDピンに近づけて配置しています。
I
L
ICIrms
12
出力電圧の設定（R1、R2）
I
(21)
この設計に式（18）
を使用すると、指定された120mVに対して
最小出力容量は8.8mFとなります。式（20）で、最大過渡電圧変
L
Vripple
11.1mFとなります。最も厳しい条件は、負荷過渡要件に対す
る11.1mFです。式（21）により、出力コンデンサのRMS電流が
1.58Aとなります。また、コンデンサは、目的の出力電圧に対
して適切な定格を持つ必要があります。
R
(22)
(23)
I
L
CIN
DCMまたはCCMでの出力電圧を設定するには、次の式に従っ
4
C
SW
IN
てR1およびR2の値を選択します。
VOUT
1.229V
化（DVTRAN）を960mV、負荷過渡電流変化（DITRAN）を400mA、
制御ループ帯域幅（f BW ）を6kHzとすると、最小出力容量は
I
(26)
R1 R2
VOUT
1.229V
R1
1
R2
(24)
1
(25)
PD = VD × IOUT
(26)
分圧抵抗を通したリーク電流およびFBピンへのノイズ・デ
カップリングを考慮し、R2の最適値は10kWとなります。出力電
DCバイアス、エージング、およびAC信号条件によるセラ
圧の公差は、VFBの精度およびR1とR2の公差に依存します。こ
ミック・コンデンサのディレーティングを評価する際には、注
の例では、式（25）で24V出力を使用し、R1が185.3kWと計算さ
意が必要です。例えば、フォーム・ファクタの大きなコンデンサ
れます。最も近い標準値である187kWを使用します。
（1206サイズ）では、自己共振周波数がコンバータのスイッチン
グ周波数の範囲内となります。自己共振によって、実効容量が
大幅に低くなります。また、DCバイアスも容量を大きく低下
させる場合があります。セラミック・コンデンサは、定格電圧
での動作時にその容量の最大50%を損失する可能性があります。
しがたって、必要な出力電圧で十分な容量を確保するには、電
圧定格に余裕のあるコンデンサを選択する必要があります。こ
14
ソフト・スタート時間の設定（C7）
ソフト・スタート時間を設定してオーバーシュートを避ける
ために、適切なコンデンサを選択します。ソフト・スタート時
間を長くすると、スタートアップ中のオーバーシュートが減少
します。この例では、0.047mFのセラミック・コンデンサを使用
します。
ICIrms
IL
(22)
12
IL
ショッ
トキー・ダイオードの選択
（D1）
Vripple
I R
I
4
C
L
CIN
(23)
2
OUT
SW
IN
TPS55340はスイッチング周波数が高いため、最適な効率を
2
得るには、高速の整流が要求されます。ダイオードの平均およ
びピーク電流定格が、平均出力電流およびピーク・インダクタ
電圧は、レギュレーション出力電圧を上回っている必要があり
A
ます。また、式（26）
で計算できる消費電力に対して十分な定格
V
1.229V
OUT
を持つ必要があります。
R1 R2
1
PD = VD × IOUT
ROUT
2 L
RHPZ
R1
R2
電流を上回っている必要があります。ダイオードの逆方向降伏
VOUT 1.229V
1
(24)
(25)
1.229
Gea 10M
VOUT
P
この保守的な設計例では、最大出力電流2.13Aに対してダイ
Z
オードの定格を選択します。出力電流800mAでの通常動作中、
ショットキー・ダイオードでの電圧降下を0.5Vと仮定すると、
2
1
10M
2
1
R3 C4
対するダイオードの推奨最小定格は40V、3Aです。ただし、設
されるように、外付け抵抗R3とセラミック・コンデンサC4を
COMPピンに接続することで、極とゼロを提供します。この極
とゼロ、および昇圧コンバータの固有の極とゼロによって、閉
ループ周波数応答が決定されます。これは、コンバータの安定
性および過渡応答に対して重要です。ループ補償は、最小動作
電圧に対して設計される必要があります。
CCM昇圧コンバータとして構成されたTPS55340に対するルー
VOUT
VIN
ROUT
RSENSE
1
2
(30)
C4
(31)
(32)
RHPZ
(33)
3
Diodes IncのB540-13-F
（SMCパッケージ）を使用しています。
は、内部誤差増幅器の出力です。アプリケーション回路図に示
(28)
5
co2
計の柔軟性を高めるために、40V/5Aの電圧/電流定格を持つ
TPS55340では、各アプリケーションに対してループ応答を
2
SW
co1
ダイオードは400mWを消費できる必要があります。この設計に
最適化できるように、外部補償が必要となります。COMPピン
VIN
VOUT
(29)
(26)
制御ループの補償（R3、C4、C5）
(27)
ROUT COUT
ここで
1
2 R3 C5
(27)
ROUT
（VOUT/IOUT）です。
2 ROUT C
OUTは、等価負荷抵抗
OUT
Geaは、電気的特性表に記載された誤差増幅器のトランス
1
2
(35)
ZESR
R
コンダクタンスです。
2 OUTRESR VIN
COUT
(28)
RHPZ
RSENSE
（15mW、標準）
2 L
Vは、電流制御ループのセンス抵抗です。
OUT
fco1およびf
RESRco2は、可能な帯域幅です。
COUT
VIN
1.229
1
(36)
C5
A
Gea 10M
ROUT
COMPピンとGNDの間に追加コンデンサ
（C5）
を使用して、制
R3
VOUT
VOUT RSENSE
2
御ループに高周波極を配置することができます。セラミック出
1
(29)
(37)
力コンデンサの場合は、これは必ずしも必要ではありません。
CFF
V
1
REF
セラミック以外の出力コンデンサを使用する場合は、式
（35）で
2 R1 ZFF
(30)
P
V
2
10M
C4
OUT
計算される追加のゼロ
（f
）が制御ループに存在します。C5
(34)
CP2
（COUT = C8 + C9 + C10）
。
2
OUTは、等価出力容量です
ZESR
プの式を以下に示します。これらの式には、それぞれ式（27）と
1
の値およびC5によって生成される極は、それぞれ式
（36）およ
式（28）で計算される昇圧コンバータのパワー段出力極（fOUT）
2 R3 C4
び式（34）
で計算できます。最後に、より大きな位相余裕が必要
と右半平面ゼロ
（fRHPZ）が含まれています。fOUTを計算する際
(31)
Z
な場合は、上側帰還抵抗R1と並列にコンデンサ
（CFF）を接続す
SW
には、セラミック出力コンデンサのディレーティングを含める
(32)
co1
ることで、追加のゼロ
（fZFF）を配置できます。このゼロは目標
ことが重要です。この例では、見積もり容量が10.2mFであり、
のクロスオーバー周波数以上に配置することを推奨します。ま
これらの周波数はそれぞれ980kHzおよび22.1kHzと計算されま
た、フィードフォワード
・コンデンサも高周波数に極を追加し
(33)
co2
す。パワー段のDCゲイン
（A）は式（29）
で計算され、この設計で
5
RHPZ
3
ます。CFFの推奨値は、式（37）
で求められます。
は39.9dBです。R3、C4、および内部トランスコンダクタンス・
アンプによって生成される補償用の極（fP）およびゼロ（fZ）は、
それぞれ式（30）
および式（31）
で計算されます。
P2
2
ほとんどのCCM昇圧コンバータでは、R3とC4の値を適切に
選択してfZをfPよりもわずかに高く設定すれば、安定した制御
2
2kWを使用します。R3を大きくするか、またはC4を小さくする
と、閉ループ帯域幅が増加するため、過渡応答が向上します。
C5
R3およびC4をそれとは反対方向に調整すると、ループの位相
RESR COUT
RESR COUT
R3
余裕およびゲイン余裕が増加し、ループ安定性が高まります。
2
たはRHPZ周波数fRHPZ（式（28））の1/3のうち、低い方の値に
制限することを推奨します。また、www.ti.comのTPS55340製
R1
ZFF
(35)
(36)
1
CFF
一般には、ループの帯域幅を、スイッチング周波数fSWの1/5ま
(34)
1
ZESR
ループが得られます。開始点としては、C4 = 0.1mFおよびR3 =
1
R3 C5
VREF
VOUT
(37)
品フォルダにあるスプレッドシート・ツールも補償設計に利用
できます。
ここで
R ESRは出力コンデンサのESRです。
15
100
1k
Frequency (Hz)
10k
100k
G016
ネットワーク測定ツールを使用できる場合は、以下の手順に
図 16. 昇圧コンバータのパワー段のゲインおよび位相
次に、式（38）を使用して、目標帯域幅でのパワー段ゲイン
従って、最も正確な補償設計を行えます。最初に、ネットワー
の逆数として補償ゲインを設定するR3を選択します。さらに
ク・アナライザを使用して、最小入力5Vおよび最大負荷800mA
式（39）で、目標帯域幅の1/10の周波数にゼロを配置するよう
でパワー段の周波数応答を測定します。測定結果を図16に示し
C4を選択します。この場合、R3は2.56kΩと計算され、最も近
ます。この設計では、1つの極と1つのゼロだけを使用するた
い標準値の2.55kΩを使用します。C4は0.104mFと計算され、最
め、補償からの位相の増加は最大180度です。60度の位相余裕
も近い標準値の0.100mFを使用します。この設計ではすべてセ
を得るには、パワー段の位相が最低点で–120度となる必要があ
ラミック・コンデンサを使用するため不要ですが、C5として
ります。目標帯域幅6kHzに基づき、測定されたパワー段ゲイン
100pFのコンデンサを選択することにより、目標帯域幅の100
KPS(fBW)は24.84dB、位相は–110.3度です。
倍の周波数に高周波極が追加されます。
60
Gain
Phase
Gain (dB)
40
0
−30
20
−60
0
−90
−20
−120
−40
−150
−60
100
1k
Frequency (Hz)
10k
−180
100k
G016
図 16. 昇圧コンバータのパワー段のゲインおよび位相
1
R3
R1
R1 R2
Gea
1
C4
2
16
R3
BW
10
KPS
10
BW
20
(38)
(39)
1
R3
R1
R1 R2
Gea
1
C4
2
R3
BW
10
KPS
10
BW
20
(38)
(39)
昇圧コンバータの特性
100
95
VOUT (ac coupled) = 500mV/div
Efficiency (%)
90
85
80
75
IOUT = 200mA/div
70
65
60
VIN = 5 V
VIN = 12 V
55
50
0
0.4
0.8
1.2
Output Current (A)
1.6
2
Time - 1ms/div
G017
図 17. 効率対出力電流
IL = 1A/div
図 18. 負荷過渡応答
IL = 1A/div
VOUT (ac coupled) = 100mV/div
VOUT (ac coupled) = 10mV/div
SW = 20V/div
SW = 20V/div
Time - 1 s/div
Time - 1ms/div
図 19. CCM PWM動作
図 20. DCM PWM動作
VIN = 1V/div
IL = 200mA/div
EN = 2V/div
VOUT (ac coupled) = 20mV/div
SW = 10V/div
SW = 20V/div
VOUT = 10V/div
Time - 50 s/div
図 21. パルス・スキップ
Time - 500 s/div
図 22. スタートアップ
17
昇圧コンバータの特性
IOUT = 800 mA
180
40
120
20
60
0
0
−20
−40
−60
100
−60
5 V Gain
5 V Phase
15 V Gain
15 V Phase
1k
−120
Frequency (Hz)
10k
−180
100k
図 23. 昇圧コンバータの閉ループ・ゲインおよび位相
18
Phase (°)
Gain (dB)
60
G023
設計ガイド SEPICコンバータの設計手順
Lb
Lb
VIN
VIN
VIN
TP4
VIN
La
La
6-18V
1
6-18V
12V, 1A
1
Lb
VIN
VIN
TP4
TP5
La
6-18V
TP2
1
49.9
12V, 1A
VIN
VIN
SYNC
SYNC
86.6kTP5
SYNC
TP3
TP2
SYNC
49.9
VIN
86.6k
SYNC
SYNC
TP3
1
1
図 24. SEPICコンバータのアプリケーション回路図
図 24. SEPICコンバータのアプリケーション回路図
1
Not Populated
Not Populated
Not Populated
SEPICコンバータの設計には、以下のパラメータが使用され
パラメータ
値
ます。これらの計算はCCM動作に対してのみ行われ、結合イン
出力電圧
12 V
図
24. SEPICコンバータのアプリケーション回路図
ダクタの使用が仮定されています。
入力電圧
6V∼18V、公称12V
最大出力電流
1A
60 mV
値
表
2. SEPICコンバータ例の主要なパラメータ
出力電圧
12 V
入力電圧
6V∼18V、公称12V
最大出力電流
1A
値
12 V
この設計では、500kHzのスイッチ周波数
（f SW
）を選択しま
入力電圧
6V∼18V、公称12V
す。式
（1）を使用してR4を計算し、最も近い標準値の95.3kΩを
最大出力電流
1A
出力電圧リップル
（VOUTの0.5%）
60 mV
表 2. SEPICコンバータ例の主要なパラメータ
デューティ・サイクル
SEPICコンバータのデューティ・サイクルは、式（40）で計算
します。6Vの最小入力ではデューティ・サイクルが68%、18V
過渡応答、50%の負荷ステップ
（ΔVOUT = 4%）480 mV
出力電圧リップル
（VOUTの0.5%）
出力電圧
使用します。
過渡応答、50%の負荷ステップ
（ΔVOUT = 4%）480 mV
過渡応答、50%の負荷ステップ
（ΔVOUT = 4%）480 mV
出力電圧リップル
（V
パラメータ
OUTの0.5%）
パラメータ
スイッチング周波数の選択（R4）
の最大入力電圧ではデューティ・サイクルが41%となります。
60 mV
表 2. SEPICコンバータ例の主要なパラメータ
D
VOUT VD
VOUT VD VIN
(40)
D
VOUT VD
VOUT VD VIN
(40)
D
VOUT VD
VOUT VD VIN
(40)
19
Dmax
COUT
インダクタの選択（L1）
見積もり効率が85%の場合、入力電流は式（9）
によって2.35A
となります。KINDが0.3で、最大18V入力の場合、最小インダ
クタンスは式（41）
から10.5μHと計算されます。最も近い標準値
である12μHを使用します。前述のとおり、この式は結合イン
SW
ITRAN
2
VTRAN
BW
Dmax
IOUT
VRIPPLE
SW
COUT
COUT
直列コンデンサの選択（C6）
OUT
(41)
0.05（48）
Vを使用して、RMS電流は1.63Aと計算されま
ƒSW
となります。式
IN max
す。1206パッケージを使用した2.2μFのセラミック・コンデンサを選
択します。
れます。ピーク電流の計算値は、3.69Aです。使用するインダ
VIN max Dmin
2 SW IINDC KIND
L
(41)
クタの飽和定格としては、標準の電流制限を使用します。Laの
(1 Dmax)
Dmax
IOUT
Dmax
0.05
VIN max ƒSW
ICPrms
CP
IINDC
RMS電流は、平均入力電流2.35Aにほぼ等しくなります。Lbの
V max Dmin
2 SW L
は、CoilCraftのMSD1260-123が使用され、飽和定格は6.86A、
IN
RMS電流は、出力電流1Aにほぼ等しくなります。この設計で
I
(42)
L
DCRが74mW、1巻線のRMS電流定格が3.12Aです。
VIN max Dmin
ILLpeak ILa peak ILb peak IINDC
2 V SW
IINDC KIND
IN max Dmin
IL
2 SW L
ILpeak ILa peak ILb peak IINDC
ILIM
IL
IOUT max
VOUT
VIN max Dmin
1
IL
min
2 V
IN L
EST
SW
IL
2
IOUT
I
2
L
(41)
(42)
(43)
IL
IL
I
I2LIM IINOUT
DC KIND
2
(43)
VOUT
1
(42)
VIN min EST
Dmin
(44)
L
最大出力電流の計算
ILIM K IL
2
I DC
(41)
IL IINDC KIND
IL
ILIM
IN I peak IND I DC
peak
peak
I
ILOUT
maxISW
La
Lb
IN
OUT
2 V
2
最小入力電圧6Vで、選択したインダクタンスが12mH、最小
VOUT
OUT
1
1
(43)
電流制限が5.25A、見積もり効率が85%の場合、最大出力電流
VIN min EST
VIN min EST
は式（44）
から1.47Aと計算されます。
IC
L peak
OUT
(44)
ILIM IINDC KIND
1
ILa peak ITRAN
ILb peak IINDC
2DmaxBW I VTRAN
OUT
COUT
VOUT
VIN min
IL
2
VRIPPLE
出力コンデンサの選択
（C8-C10）
SW
(42)
(45)
1
EST
IOUT
(44)
(48)
ICPrms IINDC ITRAN
1.44Aとなります。この設計で使用される出力コンデンサは、
(46)
COUT
Dmax
I
Dmax
2 OUT
VTRAN・コンデンサが3個です。電圧
CP
(47)
BW
22mF/25VのX7R
1210セラミック
ƒSW
ディレーティングによって、合計実効出力容量は30.4mFと見積
CPOUT
20
IINDC
(1 Dmax)
Dmax
IOUT
Dmax
Dmax
IOUT
0.05SW VINVmax
RIPPLE ƒ SW
ITRAN(1 Dmax)
OUT
IC
rms 2IINDC
CP
VDmax
BW
TRAN
入力コンデンサの選択（C2、C7）
TPS55340に対して推奨される最小4.7μFのセラミック・コン
デンサに基づき、10μFのX7R入力コンデンサを使用し、さら
にVINおよびGNDピンの近くに追加の0.1μFを配置します。電
圧ディレーティング後の見積もり容量が6μFで、入力リップル
電圧は式（49）
から39.9mVとなります。入力容量のRMS電流は、
式（50）
から0.177Aとなります。
VIripple
IL
4
SW
(49)
CIN
IL
ICIrms
(50)
12
ショットキー・ダイオードの選択（D1）
選択するダイオードの最小降伏電圧（V BR ）は式（51）から計
VBR = VO + VINmax
I + VF
(51)
均電流は式（17）
から2.6Aと計算されます。また、パッケージは
式（46）
から23.7mFと計算されます。RMS電流は、式
（22）
から
(1 Dmax)
ICPrms
(48)
(43)
(45)
2
I
LIM V L
LIM IN
IND
2
TRAN
IOUT max I BW Dmax
力コンデンサを使用しているため、ESRの影響は無視できま
OUT V
V
CP
(47)
T
OUT
Dmax OUIOUT
1
1
す。480mV未満の電圧変化および7kHzの制御ループ帯域幅
max ƒSW
COUT 0.05 VVIN
(45)
min
V
min
IN V
EST
IN
EST
で、500mAの過渡応答要件を満足するために、最小出力容量が
SW
RIPPLE
もられます。
(1 Dmax)
Dmax
IINDC
(47)
L
算され、この設計では30.5Vです。平均電流定格は、最大出力
(49)
VIripple
TRAN
（45）
Cから22.5mFと計算されます。この設計ではセラミック出
OUT
I
I
I
I DC K (46)
VIN max
ICPrms
(48)
(44)
IL
(46)
60mVのリップル仕様を満足するため、最小出力容量は式
0.05
(45)
P
インダクタのリップル電流は、式（42）から615mAと計算さ
ILIM
IL
VINDmax
max Dmin
IOUT max
IOUT
I
L
COUT
OUT
2 SW V
VL
SWV min
RIPPLE
IN
EST
(46)
2 IOUTBW Dmax
VTRAN
限するよう選択します。式
（47）
を使用して、最小容量は1.5μF
C
(47)
VIN max Dmin
2 SW IINDC KIND
VIN max
(45)
ITRAN
直列コンデンサは、リップル電流を最大入力電圧の5%に制
(46)
C
ダクタの使用を仮定しています。
L
IOUT
VRIPPLE
4
C
SW
IN
電流よりも大きいことを推奨します。最大18V入力の場合、平
I
L
(50)
ICIrms
消費電力を十分に処理できる必要があります。順方向電圧の見
V
IOUT
れます。SMBパッケージで40V/3Aの定格を持つDiodes
Incの
(52)
RHPZ
12
OUT
積もりが0.5Vの場合、消費電力は式
（26）から500mWと計算さ
B340Bを選択します。
2
L
D
1 D
2
VBR = VO + VINmax + VF
(51)
出力電圧の設定（R1、R2）
R2を10kWに固定し、式（25）を使用して、最も近い標準値の
VOUT
IOUT
86.6kWをR1として選択します。
(48)
(45)
(47)
RHPZ
(52)
ソフト・スタート・コンデンサとして推奨容量0.047mFを使用
します。
(46)
(48)
2
D
2
L
ソフト・スタート時間の設定（C3）
1 D
MOSFETの定格に関する考慮事項
設計を保証するため、最初にR3を1kWに設定し、C4を1μFに設
SEPICコンバータでは、MOSFETが入力および出力電圧の
合計を処理するのに十分な定格を持つ必要があります。この
定しています。図25にパワー段の測定結果を示します。7kHzで
のパワー段のゲインは19.52dB、位相は–118.1度です。
設計では、最大入力電圧が18V、出力電圧が12Vであるため、
IL
SW
(49)
IN
60
10%の余裕を推奨します。TPS55340のパワーMOSFETは定格
ICIrms
12
制御ループの補償（R3、C4）
この設計は、最小入力電圧6Vでのパワー段の周波数応答を測
定し、目的の帯域幅に対して部品を選択することによって、補
VBR = VO + VINmax + VF
(51)
償されています。最小の右半平面ゼロ
（fRHPZ）は、式（52）
から
36.7kHzとなります。帯域幅をfRHPZの1/3に制限する推奨事項
に従い、最大推奨値は12.2kHzとなります。
2
L
D
1 D
180
120
20
60
0
0
−20
−60
−40
−120
−60
100
1k
Frequency (Hz)
10k
−180
100k
G025
図 25. SEPICのパワー段のゲインおよび位相
VOUT
IOUT
RHPZ
40
(50)
Gain (dB)
IL
が40Vであり、この要件を十分に満足します。
6 V Input Gain
6 V Input Phase
Phase (°)
V ripple
I
FETには約30Vがかかります。リンギングの発生を考慮して、
4
C
2
(52)
トランスコンダクタンス・アンプには変更がないため、昇圧設
計で外部補償部品の計算に使用した式をSEPIC設計でも使用でき
ます。電気的仕様から440mmhoの最大Geaを使用し、式（38）
か
また、この設計では、1つの極と1つのゼロのみを使用しま
す。約60度の位相余裕を実現するためには、パワー段の位相を
らR3の最も近い標準値として2.37kWが得られます。式（39）を
使用してC4を計算し、最も近い標準値の0.1mFを使用します。
目的の帯域幅で約–120度以上とする必要があります。安定した
21
SEPICコンバータの特性
100
95
IOUT = 500mA/div
Efficiency (%)
90
85
VOUT (ac coupled) = 200mV/div
80
75
70
65
VIN = 6 V
VIN = 12 V
VIN = 18 V
60
55
50
0
0.2
0.4
0.6
0.8
Output Current (A)
1
1.2
Time - 500 s/div
G026
図 26. 効率対出力電流
図 27. 負荷過渡応答
VIN = 2V/div
SW = 10V/div
EN = 2V/div
ILb = 1A/div
SW = 20V/div
ILa = 1A/div
VOUT = 5V/div
VOUT (ac coupled) = 50mV/div
Time - 2 s/div
Time - 1ms/div
図 29. 出力電圧ソフト・スタート
60
180
40
120
20
60
0
0
−20
−40
−60
100
−60
6 V Gain
6 V Phase
18 V Gain
18 V Phase
1k
−120
Frequency (Hz)
10k
−180
100k
図 30. SEPICコンバータの閉ループ・ゲインおよび位相
22
Phase (°)
Gain (dB)
図 28. CCM PWM動作
G030
パッケージ情報
製品情報
Orderable
Device
Status
(1)
Package Package Pins Package Eco Plan(2)
Type
Drawing
Qty
Lead/
Ball Finish
MSL Peak Temp
(3)
Samples
(Requires Login)
TPS55340PWP ACTIVE HTSSOP
PWP
14
90
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
TPS55340PWPR ACTIVE HTSSOP
PWP
14
2000
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
TPS55340RTER ACTIVE
WQFN
RTE
16
3000
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
TPS55340RTET ACTIVE
WQFN
RTE
16
250
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
（1）
マーケティング･ステータスは次のように定義されています。
ACTIVE：製品デバイスが新規設計用に推奨されています。
LIFEBUY：TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。
NRND：新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨
していません。
PREVIEW：デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。
OBSOLETE：TIによりデバイスの生産が中止されました。
（2）
エコ･プラン - 環境に配慮した製品分類プランであり、Pb-Free
（RoHS）、Pb-Free
（RoHS Expert）およびGreen
（RoHS & no Sb/Br）があります。最新情報およ
び製品内容の詳細については、http://www.ti.com/productcontentでご確認ください。
TBD：Pb-Free/Green変換プランが策定されていません。
Pb-Free（ RoHS）
：TIにおける“Lead-Free”または“Pb-Free”
（鉛フリー）は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味しま
す。これには、同種の材質内で鉛の重量が0.1％を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定
された鉛フリー･プロセスでの使用に適しています。
Pb-Free（ RoHS Exempt）
：この部品は、1）ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2）ダイとリードフレーム間に鉛ベースの接着剤を使用、
が除外されています。それ以外は上記の様にPb-Free（ RoHS）と考えられます。
Green
（RoHS & no Sb/Br）
：TIにおける“Green”は、
“Pb-Free”
（RoHS互換）に加えて、臭素（Br）およびアンチモン
（Sb）をベースとした難燃材を含まない（均質
な材質中のBrまたはSb重量が0.1％を超えない）ことを意味しています。
（3）
MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。
重要な情報および免責事項：このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者に
よって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合
するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部
材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよび TI製品の供給者は、特定の情報を機密情報として扱っているため、
CAS番号やその他の制限された情報が公開されない場合があります。
TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパーツの購入価格の合計金
額を超える責任は負いかねます。
23
パッケージ･マテリアル情報
テープおよびリール･ボックス情報
REEL DIMENSIONS
TAPE DIMENSIONS
K0
P1
B0 W
Reel
Diameter
Cavity
A0
B0
K0
W
P1
A0
Dimension designed to accommodate the component width
Dimension designed to accommodate the component length
Dimension designed to accommodate the component thickness
Overall width of the carrier tape
Pitch between successive cavity centers
Reel Width (W1)
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
Sprocket Holes
Q1
Q2
Q1
Q2
Q3
Q4
Q3
Q4
User Direction of Feed
Pocket Quadrants
*All dimensions are nominal
Device
24
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
Diameter Width (mm)
(mm) W1 (mm)
B0
(mm)
K0
(mm)
P1
(mm)
W
Pin1
(mm) Quadrant
TPS55340PWPR
HTSSOP
PWP
14
2000
330.0
12.4
6.9
5.6
1.6
8.0
12.0
Q1
TPS55340RTER
WQFN
RTE
16
3000
330.0
12.4
3.3
3.3
1.1
8.0
12.0
Q2
TPS55340RTET
WQFN
RTE
16
250
180.0
12.4
3.3
3.3
1.1
8.0
12.0
Q2
パッケージ･マテリアル情報
TAPE AND REEL BOX DIMENSIONS
*All dimensions are nominal
Device
Package Type
Package Drawing
Pins
SPQ
Length (mm)
Width (mm)
Height (mm)
TPS55340PWPR
HTSSOP
PWP
14
2000
367.0
367.0
35.0
TPS55340RTER
WQFN
RTE
16
3000
367.0
367.0
35.0
TPS55340RTET
WQFN
RTE
16
250
210.0
185.0
35.0
25
メカニカル･データ
PWP
（R–PDSO–G14）
PowerPADTM PLASTIC SMALL OUTLINE
注：A. 直線寸法はすべてミリメートル単位です。
B. 本図は予告なしに変更することがあります。
C. ボディ寸法には、0.15mmを超えるモールド･フラッシュや突起は含まれません。
D. このパッケージは、基板上のサーマル･パッドに半田付けされるように設計されています。推奨基板レイアウトについては、
テクニカル･ブリーフ
『PowerPAD Thermally Enhanced Package』
（TI文献番号SLMA002）を参照してください。これらの
ドキュメントは、ホームページwww.ti.comで入手できます。
E. 露出サーマルパッドの寸法に関する詳細は、製品データシートをご覧ください。
F. JEDEC MO–153に準拠します。
26
サーマルパッド･メカニカル･データ
PWP
（R–PDSO–G14）
熱的特性に関する資料
このPowerPADTMパッケージには、外部ヒートシンクに直接接
PowerPADTMパッケージについての追加情報およびその熱
続するように設計された、露出したサーマル･パッドが装備されてい
放散能力の利用法については、テクニカル･ブリーフ
『PowerPAD
ます。このサーマル･パッドは、プリント基板（PCB）に直接半田付
Thermally Enhanced Package』
（TI文献番号SLMA002）および
けする必要があります。半田付け後は、PCBをヒートシンクとして
アプリケーション･ブリーフ『PowerPAD Made Easy』
（TI文献
使用できます。また、サーマル･ビアを使用して、サーマル･パッド
番号SLMA004）を参照してください。いずれもホームページ
をデバイスの回路図に示された適切な銅プレーンに直接接続する
www.ti.comで入手できます。
か、あるいはPCB内に設計された特別なヒートシンク構造に接続
することができます。この設計により、ICからの熱伝導が最適化
このパッケージの露出したサーマル･パッドの寸法を次の図
に示します。
されます。
注：全ての線寸法の単位はミリメートルです。
サーマル･パッド寸法図
27
ランド･パターン
PWP
（R–PDSO–G14）
PowerPADTM PLASTIC SMALL OUTLINE
注：A. 全ての線寸法の単位はミリメートルです。
B. 図は予告なく変更することがあります。
C. 代替設計には、IPC–7351規格を推奨します。
D. このパッケージは、基板上のサーマル･パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル･ブリーフ
『PowerPAD Thermally Enhanced Package』
（TI文献番号SLMA002, SLMA004）を参照してください。これらのドキュメントは、ホームページ
www.ti.comで入手できます。代替設計については、資料IPC-7351を推奨します。
E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、基板組み立て
拠点にお問い合わせください。例に示したステンシル設計は、50%容積のメタルロード半田ペーストに基づいています。ステンシルに関する他の
推奨事項については、IPC-7525を参照してください。
F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。
28
メカニカル･データ
RTE
（S–PWQFN–N16）
PLASTIC QUAD FLATPACK NO-LEAD
注：A. 直線寸法はすべてミリメートル単位です。寸法および許容誤差は、ASME Y14.5M-1994によります。
B. 本図は予告なしに変更することがあります。
C. QFN
（クゥアド･フラットパック･ノーリード）パッケージ構造。
D パッケージのサーマルパッドは、熱的および機構的特性を得るために基板に半田付けする必要があります。
露出サーマルパッドの寸法に関する詳細は、製品データシートをご覧ください。
E. JEDEC MO–220に準拠します。
29
サーマルパッド･メカニカル･データ
RTE
（S–PWQFN–N16）
熱的特性に関する資料
このパッケージには、外部ヒートシンクに直接接続するよう
QFN
（Quad Flatpack No-Lead）パッケージとその利点につい
に設計された、露出したサーマル･パッドが装備されています。
ては、アプリケーション･レポート『Quad Flatpack No-Lead
このサーマル･パッドは、プリント基板（PCB）をヒートシンク
SON PCB』
（Texas Instruments文献番号SLUA271）を参照して
として使用できるように、PCBに直接半田付けする必要があり
ください。このドキュメントは、ホームページwww.ti.comで入
ます。また、サーマル･ビアを使用して、サーマル･パッドをグ
手できます。
ランド･プレーンまたはPCB内に設計された特別なヒートシン
このパッケージの露出したサーマル･パッドの寸法を次の図
ク構造に直接接続することができます。この設計により、ICか
に示します。に設計された、露出したサーマル･パッドが装備
らの熱伝導が最適化されます。
されています。
注：全ての線寸法の単位はミリメートルです。
サーマル･パッド寸法図
30
ランド･パターン
RTE
（S–PWQFN–N16）
PLASTIC QUAD FLATPACK NO-LEAD
注：A. 全ての線寸法の単位はミリメートルです。
B. 図は予告なく変更することがあります。
C. 代替設計には、IPC–7351規格を推奨します。
D. このパッケージは、基板上のサーマル･パッドに半田付けされるように設計されています。熱に関する具体的な情報、ビア要件、
および推奨基板レイアウトについては、アプリケーション･ノート『Quad Flat-Pack Packages』
（TI文献番号 SLUA271）
および製品データシートを参照してください。これらのドキュメントは、ホームページwww.ti.comで入手できます。
E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、
基板組み立て拠点にお問い合わせください。ステンシル設計上の考慮事項については、IPC 7525を参照してください。
F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。
（SLVSBD4B）
31
IMPORTANT NOTICE

Download Report