製品の早期市場投入を達成するために半導体業界で導入が進む新しい

「シフトレフト」― 製品の早期市場投入を達成するために
半導体業界で導入が進む新しい手法とメソドロジ
（単位：百万米ドル）
3,500
収益（スケジュール通りに市場投入した場合）
2,800
収益（市場投入に遅れた場合）
3,000
8 億ドル
の収益減
International Business Strategies 社　最高経営責任者　Dr. Handel Jones
めに設計チームが採用すべきアプローチについて、International Business Strategies 社の最高経営責任者、Dr. Handel Jones に
2,000
2,100
Industry Trend
潜在収益
現在、半導体業界では製品の市場投入時間短縮に対する要求がいっそう高まっています。その主な要因および、こうしたニーズに応えるた
6 億ドル
の収益減
1,400
ご説明いただきます。
1,000
3.5 億ドル
の収益減
700
このファブで iPhone 6 に代わる別のデザインの製造を開始する必要があり
プの開発期間自体は長年にわたってそれほど変化していませんが、プロセス
ます。
0
デザイン 1
の微細化に伴い半導体デザインの複雑化が進んでいます。これまでは、設計
エンジニアの数を増やしてデザインのインプリメンテーション期間を維持す
プロセスの微細化が進む中で新製品の量産を短期間で立ち上げるには、デザ
るというアプローチがとられていましたが、この方法は次第に効率が悪く
インのインプリメンテーションとウェハー・プロセス・データベースを密接
に連携させた多くの設計工程が必要です。
今必要とされているのは設計能力の向上であり、
「シフトレフト」の考え方が
適切な製品を適切なタイミングで市場に投入できないと、収益の多くを競合
提唱されるようになったのもここに理由があります。
他社に奪われます。特にスマートフォンのように動きの速い市場では、市場
デザイン 3
図 2. 市場投入が遅れた場合の収益の減少
（単位：百万米ドル）
収益（設計コストの 10 倍）
初期設計コスト
リスピン設計コスト（全レチクル）
「シフトレフト」の考え方が設計チームに支持されるようになった大きな要
デザイン 3
1,000
2,000
3,000
100
200
300
28
60
95
350
600
800
売上総利益率の損失
200
350
500
図 2 と表 1 に示すように、製品の市場投入が遅れると半導体ベンダは財務面
リスピンによりエンジニアが新製品開発に着手できないことによるペナルティ・コスト
200
520
870
でも大きな損失を被ります。
売上総利益率の損失 **
100
260
435
ペナルティ・コスト合計
550
1,120
1,670
売上総利益率の損失
300
610
935
収益の損失
収益の損失 *
因として、スマートフォンをはじめとする各種コンシューマ製品の量産立ち
上げスケジュールが挙げられます。
デザイン 2
市場投入の遅れによるペナルティ・コスト
への投入が 2、3 ヶ月遅れるだけで競合他社が市場を制してしまいます。
スマートフォンによって一変した市場投入時間の基準
デザイン 1
収益の損失
製品の市場投入に遅れると、その製品の収益が減少するだけでなく、エンジ
ニアが次の新製品開発に着手できないため、さらなる市場シェアの低下と収
益の減少を招きます。また売上総利益率も減少するため、企業評価額を大き
なスマートフォンのライフサイクルは 1 年で、製品によっては 6 ヶ月で新モデ
く下げることになります。
** 新製品を開発できないために収益が 50% 低下と仮定
表 1. 市場投入が遅れた場合のペナルティ・コスト
ルが発売されることもあります。iPhone® 6ファミリーは TSMC® 社の20nm
テクノロジで製造されており、次の iPhone 7 ファミリーには 14 / 16nm テ
動きの速い市場では、テープアウトや製品納期が遅れたり、製品に初期不良
クノロジの採用が予定されています。また、2017 年の量産品には 10nm テ
が発生したりすると経済的に非常に大きな打撃を被ります。以前、モデム事
クノロジが採用されると予想されています。
業で多くの企業が巨額の損失を出したのも、顧客が求めるタイミングで製品
開発を完了できなかったことが主な原因でした。
設計チームの強化
ン一発完動の確率を高めることのできる新しい設計ツールが必要です。
ことでカバーできます。しかしコストが 2 億ドルもかかってしまうと、20 億
（単位：百万米ドル）
1,600
1,478
1,200
1,137
ドルの収益を上げなければ採算がとれません。このような製品で市場投入の
デザインの複雑化が進むにつれ、IC 設計フローの個々のタスクを改善するこ
タイミングを逃してしまうと、収益およびコスト面での打撃は相当なものに
とが求められています。たとえば IP の認定と検証にかかる時間も長くなる
なります。
ため、認定済み IP を利用することが新製品の早期市場投入を果たす上で重要
な役割を果たします。サードパーティ IP の利用は急速に拡大しており、プ
1,192
しかしプロジェクト・チームの規模が大きくなると、設計コスト全体に占め
ロセス微細化に伴い今後さらに利用が増えると考えられます。
るプロジェクト・マネジメントのコストの比率が大きくなり、効率が悪くな
800
595
321
124
52
0
Q1
Q2
Q3
2014
Q4
Q1
Q2(E) Q3(E) Q4(E) Q1(E) Q2(E) Q3(E) Q4(E)
2015
2016
出典：TSMC 社、International Business Strategies 社
4
機能検証にかかるコストと時間は増え続けており、デザインのデバッグは高
ますます効率を低下させる要因となります。
度な設計スキルが要求される難しい作業となっています。EDA ベンダは検
証テクノロジの強化を急いでいますが、検証への要求はそれを上回るペース
520
400
ります。さらに、エンジニアを複数の遠隔拠点に配置することも必要となり、
検証編
デザインのインプリメンテーション・コストの高騰は、製品の収益を増やす
Support Q&A
投入が遅れた場合の経済的損失は巨額になっていきます。
設計エンジニアの生産性を高めるには、設計完了までの期間を短縮しシリコ
フィジカル編
その後、次世代iPhoneがリリースされると急速に減少に転じると予想されて
設計フローに対するプレッシャー
Support Q&A
スケジュールはますます厳しくなり、システムは複雑度を増し、製品の市場
掲載）に示します。
論理合成編
この分析から分かるように、20nmの収益は非常に急速に立ち上がっており、
すが、これはごく短期的な現象にすぎません。
Support Q&A
ここまで見てきたように、プロセスの微細化が加速するにつれ、チップ開発
合併買収が繰り返された結果、設計エンジニアに余剰がある企業も存在しま
デザインの複雑化に伴い、半導体企業は設計チームの規模を拡大することで
製品の市場投入スケジュールを守ってきました。このアプローチを図 3（P6
図1は、iPhone 6ファミリーに関するTSMC社の収益見通しを示したものです。
Customer
Highlight
スマートフォン新製品の量産立ち上げには 3 ～ 4 ヶ月かかりますが、典型的
* レチクルおよびプロトタイプの費用を 800 万米ドルと仮定
What's New
in DesignWare IP?
なってきています。
デザイン 2
最新技術情報
います。TSMC 社が 20nm ウェハー・ファブの高い稼働率を維持するには、
最近の市場構造の変化によってその要求はますます強くなっています。チッ
Technology Update
半導体業界では、これまでも製品の早期市場投入が重視されていましたが、
News Release
Industry Trend
ニュースリリース
I
図 1. iPhone 6 ファミリーによる TSMC 社の 20nm テクノロジの収益
また、世界の多くの地域で有能な設計エンジニアの数が不足していること
で高まっており、リスピンを完全になくすことが強く求められています。リ
も、設計チームの規模を大きくできない理由の 1 つとなっています。かつて
スピンは設計コストの増加を招くだけでなく、動きの速い市場では新しい半
半導体業界は工学系卒業生にとって花形産業でしたが、半導体業界の成長が
導体製品のマーケット・ポジションにも壊滅的な影響を与えかねません。
減速したことで以前の魅力が失われ、現在では特にインターネット新興企業
に人材が流れています。新卒のエンジニアが十分な経験を積んで高い生産性
プロセスの微細化が進むと、デザインはプロセス・パラメータのばらつきの
を発揮できるようになるには少なくとも 5 年、ミックスドシグナル分野のエ
影響を強く受けるようになります。このため、電源やタイミングを含むフィ
ンジニアであればおそらく 10 年近くはかかります。半導体業界では多くの
ジカル設計パラメータのサインオフ・クロージャを達成することも困難にな
5
「シフトレフト」― 製品の早期市場投入を達成するために
半導体業界で導入が進む新しい手法とメソドロジ
（単位：百万米ドル）
3,500
収益（スケジュール通りに市場投入した場合）
2,800
収益（市場投入に遅れた場合）
3,000
8 億ドル
の収益減
International Business Strategies 社　最高経営責任者　Dr. Handel Jones
めに設計チームが採用すべきアプローチについて、International Business Strategies 社の最高経営責任者、Dr. Handel Jones に
2,000
2,100
Industry Trend
潜在収益
現在、半導体業界では製品の市場投入時間短縮に対する要求がいっそう高まっています。その主な要因および、こうしたニーズに応えるた
6 億ドル
の収益減
1,400
ご説明いただきます。
1,000
3.5 億ドル
の収益減
700
このファブで iPhone 6 に代わる別のデザインの製造を開始する必要があり
プの開発期間自体は長年にわたってそれほど変化していませんが、プロセス
ます。
0
デザイン 1
の微細化に伴い半導体デザインの複雑化が進んでいます。これまでは、設計
エンジニアの数を増やしてデザインのインプリメンテーション期間を維持す
プロセスの微細化が進む中で新製品の量産を短期間で立ち上げるには、デザ
るというアプローチがとられていましたが、この方法は次第に効率が悪く
インのインプリメンテーションとウェハー・プロセス・データベースを密接
に連携させた多くの設計工程が必要です。
今必要とされているのは設計能力の向上であり、
「シフトレフト」の考え方が
適切な製品を適切なタイミングで市場に投入できないと、収益の多くを競合
提唱されるようになったのもここに理由があります。
他社に奪われます。特にスマートフォンのように動きの速い市場では、市場
デザイン 3
図 2. 市場投入が遅れた場合の収益の減少
（単位：百万米ドル）
収益（設計コストの 10 倍）
初期設計コスト
リスピン設計コスト（全レチクル）
「シフトレフト」の考え方が設計チームに支持されるようになった大きな要
デザイン 3
1,000
2,000
3,000
100
200
300
28
60
95
350
600
800
売上総利益率の損失
200
350
500
図 2 と表 1 に示すように、製品の市場投入が遅れると半導体ベンダは財務面
リスピンによりエンジニアが新製品開発に着手できないことによるペナルティ・コスト
200
520
870
でも大きな損失を被ります。
売上総利益率の損失 **
100
260
435
ペナルティ・コスト合計
550
1,120
1,670
売上総利益率の損失
300
610
935
収益の損失
収益の損失 *
因として、スマートフォンをはじめとする各種コンシューマ製品の量産立ち
上げスケジュールが挙げられます。
デザイン 2
市場投入の遅れによるペナルティ・コスト
への投入が 2、3 ヶ月遅れるだけで競合他社が市場を制してしまいます。
スマートフォンによって一変した市場投入時間の基準
デザイン 1
収益の損失
製品の市場投入に遅れると、その製品の収益が減少するだけでなく、エンジ
ニアが次の新製品開発に着手できないため、さらなる市場シェアの低下と収
益の減少を招きます。また売上総利益率も減少するため、企業評価額を大き
なスマートフォンのライフサイクルは 1 年で、製品によっては 6 ヶ月で新モデ
く下げることになります。
** 新製品を開発できないために収益が 50% 低下と仮定
表 1. 市場投入が遅れた場合のペナルティ・コスト
ルが発売されることもあります。iPhone® 6ファミリーは TSMC® 社の20nm
テクノロジで製造されており、次の iPhone 7 ファミリーには 14 / 16nm テ
動きの速い市場では、テープアウトや製品納期が遅れたり、製品に初期不良
クノロジの採用が予定されています。また、2017 年の量産品には 10nm テ
が発生したりすると経済的に非常に大きな打撃を被ります。以前、モデム事
クノロジが採用されると予想されています。
業で多くの企業が巨額の損失を出したのも、顧客が求めるタイミングで製品
開発を完了できなかったことが主な原因でした。
設計チームの強化
ン一発完動の確率を高めることのできる新しい設計ツールが必要です。
ことでカバーできます。しかしコストが 2 億ドルもかかってしまうと、20 億
（単位：百万米ドル）
1,600
1,478
1,200
1,137
ドルの収益を上げなければ採算がとれません。このような製品で市場投入の
デザインの複雑化が進むにつれ、IC 設計フローの個々のタスクを改善するこ
タイミングを逃してしまうと、収益およびコスト面での打撃は相当なものに
とが求められています。たとえば IP の認定と検証にかかる時間も長くなる
なります。
ため、認定済み IP を利用することが新製品の早期市場投入を果たす上で重要
な役割を果たします。サードパーティ IP の利用は急速に拡大しており、プ
1,192
しかしプロジェクト・チームの規模が大きくなると、設計コスト全体に占め
ロセス微細化に伴い今後さらに利用が増えると考えられます。
るプロジェクト・マネジメントのコストの比率が大きくなり、効率が悪くな
800
595
321
124
52
0
Q1
Q2
Q3
2014
Q4
Q1
Q2(E) Q3(E) Q4(E) Q1(E) Q2(E) Q3(E) Q4(E)
2015
2016
出典：TSMC 社、International Business Strategies 社
4
機能検証にかかるコストと時間は増え続けており、デザインのデバッグは高
ますます効率を低下させる要因となります。
度な設計スキルが要求される難しい作業となっています。EDA ベンダは検
証テクノロジの強化を急いでいますが、検証への要求はそれを上回るペース
520
400
ります。さらに、エンジニアを複数の遠隔拠点に配置することも必要となり、
検証編
デザインのインプリメンテーション・コストの高騰は、製品の収益を増やす
Support Q&A
投入が遅れた場合の経済的損失は巨額になっていきます。
設計エンジニアの生産性を高めるには、設計完了までの期間を短縮しシリコ
フィジカル編
その後、次世代iPhoneがリリースされると急速に減少に転じると予想されて
設計フローに対するプレッシャー
Support Q&A
スケジュールはますます厳しくなり、システムは複雑度を増し、製品の市場
掲載）に示します。
論理合成編
この分析から分かるように、20nmの収益は非常に急速に立ち上がっており、
すが、これはごく短期的な現象にすぎません。
Support Q&A
ここまで見てきたように、プロセスの微細化が加速するにつれ、チップ開発
合併買収が繰り返された結果、設計エンジニアに余剰がある企業も存在しま
デザインの複雑化に伴い、半導体企業は設計チームの規模を拡大することで
製品の市場投入スケジュールを守ってきました。このアプローチを図 3（P6
図1は、iPhone 6ファミリーに関するTSMC社の収益見通しを示したものです。
Customer
Highlight
スマートフォン新製品の量産立ち上げには 3 ～ 4 ヶ月かかりますが、典型的
* レチクルおよびプロトタイプの費用を 800 万米ドルと仮定
What's New
in DesignWare IP?
なってきています。
デザイン 2
最新技術情報
います。TSMC 社が 20nm ウェハー・ファブの高い稼働率を維持するには、
最近の市場構造の変化によってその要求はますます強くなっています。チッ
Technology Update
半導体業界では、これまでも製品の早期市場投入が重視されていましたが、
News Release
Industry Trend
ニュースリリース
I
図 1. iPhone 6 ファミリーによる TSMC 社の 20nm テクノロジの収益
また、世界の多くの地域で有能な設計エンジニアの数が不足していること
で高まっており、リスピンを完全になくすことが強く求められています。リ
も、設計チームの規模を大きくできない理由の 1 つとなっています。かつて
スピンは設計コストの増加を招くだけでなく、動きの速い市場では新しい半
半導体業界は工学系卒業生にとって花形産業でしたが、半導体業界の成長が
導体製品のマーケット・ポジションにも壊滅的な影響を与えかねません。
減速したことで以前の魅力が失われ、現在では特にインターネット新興企業
に人材が流れています。新卒のエンジニアが十分な経験を積んで高い生産性
プロセスの微細化が進むと、デザインはプロセス・パラメータのばらつきの
を発揮できるようになるには少なくとも 5 年、ミックスドシグナル分野のエ
影響を強く受けるようになります。このため、電源やタイミングを含むフィ
ンジニアであればおそらく 10 年近くはかかります。半導体業界では多くの
ジカル設計パラメータのサインオフ・クロージャを達成することも困難にな
5
Industry Trend
「シフトレフト」― 製品の早期市場投入を達成するために半導体業界で導入が進む新しい手法とメソドロジ
前ページより続く
ジに投資を行っていますが、これら新しいツールの価値を十分には理解して
びます。
はソフトウェアこそが半導体ベンダにとって重要な差別化ポイントとなって
いません。非常に優れたデザイン・インプリメンテーション機能を導入すれ
IoT は多くのアプリケーションで非常に高い成長が見込まれていますが、
きます。
ば、非常に大きな財務上の恩恵が得られます。半導体業界は、最先端の設計
IoT の出現によって市場投入時間の短縮に対する要求はますます強くなっ
ツール導入によって財務指標がどれだけ改善するかを十分に理解する必要が
ています。多くの場合、IoT 機器自体はそれほど複雑ではありませんが、異
あります。
なる種類の IP を利用し、その IP をこれまでのような数ヶ月ではなく数週間
最近はプラットフォームを開発してソフトウェアで製品の差別化を図るとい
うアプローチが一般的になりつつあり、ソフトウェア開発 / 検証プロセスが
こうした設計フローのボトルネックに対処するには、設計の自動化をさらに
製品を市場に投入する上でのクリティカル・パスとなっています。アプリ
進めることが重要になります。半導体企業はエミュレーション、ソフトウェ
18,000
16,779
その他のセクター
でデザインに統合する必要があります。IoT 機器の多くは製品ライフサイ
28nmから10nmへの移行では、設計生産性を10倍に高める必要があります。
クルが数ヶ月と短く、場合によっては数週間ということもあります。設計
これに成功すれば、電子産業にとっての価値は数百億ドル規模に達すると考
スケジュールに遅れが生じると、非常に大きな市場シェアを失う可能性が
えられます。
あります。
Industry Trend
ア品質、テスト・ツール、フィジカル合成といった最新のツールやテクノロ
が増えてくると、IoT（Internet of Things）などのアプリケーション分野で
News Release
ケーション・ソフトウェアやセキュリティなど、ソフトウェアのボリューム
に逸脱するだけでデザインの歩留まり、リーク電流、性能に大きな影響が及
ニュースリリース
りつつあります。プロセスが微細化すると、プロセス・パラメータがわずか
IP の認定
自動車業界では先進運転支援システム（ADAS）などの新しいアプリケーショ
バリデーション
その他のハードウェア
ソフトウェア
4,708
ストが高騰すると、こうした他のセクターの「コンシューマライゼーション」
リメントするアプローチが一般的でしたが、市場投入のタイミングを逃すリ
に影響が及びます。
スクを避けるため、多くの設計チームが、機能を複数のダイに分割したチッ
8,235
6,000
ンが広く採用されつつありますが、デザインのインプリメンテーション・コ
これまでは、非常に複雑なシステムレベル・デザインをワンチップにインプ
今後自動運転車が本格化してくると、車両に搭載される電子機器の量は飛躍
リケーション・プロセッサをワンチップに統合した方がチップ・コストは抑
的に増加します。それはハードウェアの機能が増えるだけでなく、ソフト
えられますが、これらの機能を 2 つのチップに別々にインプリメントした方
ウェアの量も格段に増え、非常に高いレベルの信頼性とセキュリティも必要
が期待どおりの動作が得やすく、市場投入時間を短縮できるという点を多く
とされることを意味します。自動車の場合、新規デザインのスケジュールは
の設計チームが重視しています。
その他の市場セグメントより長い傾向がありますが、非常に高いレベルの品
質が要求されます。
1,932
0
現在よりも強力な設計アプローチを利用できるようになれば、複雑なデザイ
プロトタイプ
65nm
45 / 40nm
28nm
20nm
16 / 14nm
ハードウェア
45 / 40nm
エンジニアエンジニア1人
人月
コスト合計
当たり総コスト（百万米ドル）
％
エンジニアエンジニア1人
人月
コスト合計
％
エンジニアエンジニア1人
人月
コスト合計
当たり総コスト（百万米ドル）
現在は、テクノロジの異なる複数のチップを組み合わせることのできるマル
スループット向上および消費電力削減のために 14 / 16nm および 10nm へ
チチップ・モジュール（MCM）が大きく成長しています。MCM では機能ご
の微細化も進んでいます。
とに最適化が可能で、製品コストの面でもメリットがあります。MCM のア
プローチは今後もワンチップ統合型のソリューションを補完する役割を果た
また、UHD（Ultra-High Deﬁnition）ビデオを広く普及させるにはより高性
すでしょう。
能な半導体製品が欠かせません。そのためには設計生産性を飛躍的に向上さ
23
205.1
0.190
3.247
26
328.8
0.192
5.261
29
600.8
0.199
9.964
8
69.4
0.240
1.387
7
92.9
0.242
1.874
6
129.8
0.244
2.639
半導体業界は、設計アプローチを最適化して特定アプリケーションに最高の
せる必要があります。
483.4
0.234
9.426
53
673.9
0.234
13.142
51
1,036.2
0.236
20.378
ソリューションを提供するという点においては非常に進取の精神に富んでい
このように半導体の多くのアプリケーション分野で市場投入時間の短縮が強
14
123.2
0.231
2.371
14
173.5
0.235
3.397
13
273.2
0.237
5.396
ます。しかしシフトレフト（設計工程の前倒しと同時進行）のアプローチの
く求められる傾向にあり、設計生産性の向上が必要とされています。図 4 は、
採用が広がれば、ワンチップ・ソリューションとマルチチップ・ソリューショ
製品の構想からテープアウトまでの平均期間が近年どのように変化したかを
ンのトレードオフが変化し、より微細なプロセスへの移行を加速できる可能
グラフで示したものです。
100
ソフトウェア
16.431
881.0
882.3
プロトタイプ費用（百万米ドル）
0.194
100
14.264
1,338.6
3.369
270.2
35.012
2,877.9
0.948
プロトタイプ・バリデーション
169.2
合計
20nm
●
IP 認定
●
アーキテクチャ
●
検証
●
フィジカル
ハードウェア合計
（設計エンジニアリング・リソース）
ソフトウェア
33
プロトタイプ・バリデーション
合計
コスト合計
当たり総コスト（百万米ドル）
1,167.3
0.206
5
191.0
0.246
3.915
48
1,699.8
0.239
33.854
13
458.5
0.240
9.170
100
3,516.5
66.977
3,881.0
プロトタイプ費用（百万米ドル）
0.207
20.038
％
8,235.0
0.244
0.241
36
エンジニアエンジニア1人
人月
2,200.0
5.426
468.0
52.467
4,708.0
0.201
36.850
性があります。
2.175
0.242
8
9.437
86.839
T4=7.0
コスト合計
当たり総コスト（百万米ドル）
2,453.7
0.210
4
298.7
0.249
6.197
46
3,122.5
0.242
62.970
14
958.1
0.244
19.482
100
6,833.0
66.948
8,318.0
17.028
1,628.4
154.937
16,779.3
3.984
837.4
21.975
38.377
42.940
131.589
0.209
平均ライフサイクル︵年︶
ハードウェア
2,040.0
16 / 14nm
エンジニアエンジニア1人
人月
0.197
100
1.392
0.239
1,932.4
％
23.674
1,269.2
6
表 2. メインストリーム製品の設計コスト
=
=
=
=
=
生産終了（EOL）
プロトタイプ・バリデーション
テープアウト（設計完了）
最終仕様決定
構想（0 年）
4
2
T3=2.0
144.871
T2=1.3
33.654
T1=0.3
5.586
0.248
T4
T3
T2
T1
T0
T4=1.8
T3=0.8
T2=0.6
315.700
0
以前の代表的な製品
検証編
55
フィジカル
Support Q&A
検証
●
フィジカル編
●
Support Q&A
アーキテクチャ
論理合成編
IP 認定
●
Support Q&A
●
ハードウェア合計
（設計エンジニアリング・リソース）
6
28nm
当たり総コスト（百万米ドル）
ます。これらアプリケーションは ASSP も ASIC も複雑さを増しており、そ
Customer
Highlight
％
ネットワーキング・アプリケーションでも設計生産性の向上が求められてい
ることも現実的になってくるでしょう。
の結果、設計チームの規模が急速に大きくなっています。また、デザインの
図 3. メインストリーム製品の設計に必要なエンジニア人月
65nm
ンをワンチップにインプリメントしてより低コストで高性能な製品を開発す
What's New
in DesignWare IP?
2,878
プセットの形態を採用するようになっています。たとえばモデム機能とアプ
最新技術情報
エンジニア人月
12,000
T1=0.1
スマートフォン
T4=1.2
T3=0.7
T2=0.5
T1=0.1
Technology Update
チップセット・ソリューション
IoT
図 4. 平均的な製品ライフサイクル
7
Industry Trend
「シフトレフト」― 製品の早期市場投入を達成するために半導体業界で導入が進む新しい手法とメソドロジ
前ページより続く
ジに投資を行っていますが、これら新しいツールの価値を十分には理解して
びます。
はソフトウェアこそが半導体ベンダにとって重要な差別化ポイントとなって
いません。非常に優れたデザイン・インプリメンテーション機能を導入すれ
IoT は多くのアプリケーションで非常に高い成長が見込まれていますが、
きます。
ば、非常に大きな財務上の恩恵が得られます。半導体業界は、最先端の設計
IoT の出現によって市場投入時間の短縮に対する要求はますます強くなっ
ツール導入によって財務指標がどれだけ改善するかを十分に理解する必要が
ています。多くの場合、IoT 機器自体はそれほど複雑ではありませんが、異
あります。
なる種類の IP を利用し、その IP をこれまでのような数ヶ月ではなく数週間
最近はプラットフォームを開発してソフトウェアで製品の差別化を図るとい
うアプローチが一般的になりつつあり、ソフトウェア開発 / 検証プロセスが
こうした設計フローのボトルネックに対処するには、設計の自動化をさらに
製品を市場に投入する上でのクリティカル・パスとなっています。アプリ
進めることが重要になります。半導体企業はエミュレーション、ソフトウェ
18,000
16,779
その他のセクター
でデザインに統合する必要があります。IoT 機器の多くは製品ライフサイ
28nmから10nmへの移行では、設計生産性を10倍に高める必要があります。
クルが数ヶ月と短く、場合によっては数週間ということもあります。設計
これに成功すれば、電子産業にとっての価値は数百億ドル規模に達すると考
スケジュールに遅れが生じると、非常に大きな市場シェアを失う可能性が
えられます。
あります。
Industry Trend
ア品質、テスト・ツール、フィジカル合成といった最新のツールやテクノロ
が増えてくると、IoT（Internet of Things）などのアプリケーション分野で
News Release
ケーション・ソフトウェアやセキュリティなど、ソフトウェアのボリューム
に逸脱するだけでデザインの歩留まり、リーク電流、性能に大きな影響が及
ニュースリリース
りつつあります。プロセスが微細化すると、プロセス・パラメータがわずか
IP の認定
自動車業界では先進運転支援システム（ADAS）などの新しいアプリケーショ
バリデーション
その他のハードウェア
ソフトウェア
4,708
ストが高騰すると、こうした他のセクターの「コンシューマライゼーション」
リメントするアプローチが一般的でしたが、市場投入のタイミングを逃すリ
に影響が及びます。
スクを避けるため、多くの設計チームが、機能を複数のダイに分割したチッ
8,235
6,000
ンが広く採用されつつありますが、デザインのインプリメンテーション・コ
これまでは、非常に複雑なシステムレベル・デザインをワンチップにインプ
今後自動運転車が本格化してくると、車両に搭載される電子機器の量は飛躍
リケーション・プロセッサをワンチップに統合した方がチップ・コストは抑
的に増加します。それはハードウェアの機能が増えるだけでなく、ソフト
えられますが、これらの機能を 2 つのチップに別々にインプリメントした方
ウェアの量も格段に増え、非常に高いレベルの信頼性とセキュリティも必要
が期待どおりの動作が得やすく、市場投入時間を短縮できるという点を多く
とされることを意味します。自動車の場合、新規デザインのスケジュールは
の設計チームが重視しています。
その他の市場セグメントより長い傾向がありますが、非常に高いレベルの品
質が要求されます。
1,932
0
現在よりも強力な設計アプローチを利用できるようになれば、複雑なデザイ
プロトタイプ
65nm
45 / 40nm
28nm
20nm
16 / 14nm
ハードウェア
45 / 40nm
エンジニアエンジニア1人
人月
コスト合計
当たり総コスト（百万米ドル）
％
エンジニアエンジニア1人
人月
コスト合計
％
エンジニアエンジニア1人
人月
コスト合計
当たり総コスト（百万米ドル）
現在は、テクノロジの異なる複数のチップを組み合わせることのできるマル
スループット向上および消費電力削減のために 14 / 16nm および 10nm へ
チチップ・モジュール（MCM）が大きく成長しています。MCM では機能ご
の微細化も進んでいます。
とに最適化が可能で、製品コストの面でもメリットがあります。MCM のア
プローチは今後もワンチップ統合型のソリューションを補完する役割を果た
また、UHD（Ultra-High Deﬁnition）ビデオを広く普及させるにはより高性
すでしょう。
能な半導体製品が欠かせません。そのためには設計生産性を飛躍的に向上さ
23
205.1
0.190
3.247
26
328.8
0.192
5.261
29
600.8
0.199
9.964
8
69.4
0.240
1.387
7
92.9
0.242
1.874
6
129.8
0.244
2.639
半導体業界は、設計アプローチを最適化して特定アプリケーションに最高の
せる必要があります。
483.4
0.234
9.426
53
673.9
0.234
13.142
51
1,036.2
0.236
20.378
ソリューションを提供するという点においては非常に進取の精神に富んでい
このように半導体の多くのアプリケーション分野で市場投入時間の短縮が強
14
123.2
0.231
2.371
14
173.5
0.235
3.397
13
273.2
0.237
5.396
ます。しかしシフトレフト（設計工程の前倒しと同時進行）のアプローチの
く求められる傾向にあり、設計生産性の向上が必要とされています。図 4 は、
採用が広がれば、ワンチップ・ソリューションとマルチチップ・ソリューショ
製品の構想からテープアウトまでの平均期間が近年どのように変化したかを
ンのトレードオフが変化し、より微細なプロセスへの移行を加速できる可能
グラフで示したものです。
100
ソフトウェア
16.431
881.0
882.3
プロトタイプ費用（百万米ドル）
0.194
100
14.264
1,338.6
3.369
270.2
35.012
2,877.9
0.948
プロトタイプ・バリデーション
169.2
合計
20nm
●
IP 認定
●
アーキテクチャ
●
検証
●
フィジカル
ハードウェア合計
（設計エンジニアリング・リソース）
ソフトウェア
33
プロトタイプ・バリデーション
合計
コスト合計
当たり総コスト（百万米ドル）
1,167.3
0.206
5
191.0
0.246
3.915
48
1,699.8
0.239
33.854
13
458.5
0.240
9.170
100
3,516.5
66.977
3,881.0
プロトタイプ費用（百万米ドル）
0.207
20.038
％
8,235.0
0.244
0.241
36
エンジニアエンジニア1人
人月
2,200.0
5.426
468.0
52.467
4,708.0
0.201
36.850
性があります。
2.175
0.242
8
9.437
86.839
T4=7.0
コスト合計
当たり総コスト（百万米ドル）
2,453.7
0.210
4
298.7
0.249
6.197
46
3,122.5
0.242
62.970
14
958.1
0.244
19.482
100
6,833.0
66.948
8,318.0
17.028
1,628.4
154.937
16,779.3
3.984
837.4
21.975
38.377
42.940
131.589
0.209
平均ライフサイクル︵年︶
ハードウェア
2,040.0
16 / 14nm
エンジニアエンジニア1人
人月
0.197
100
1.392
0.239
1,932.4
％
23.674
1,269.2
6
表 2. メインストリーム製品の設計コスト
=
=
=
=
=
生産終了（EOL）
プロトタイプ・バリデーション
テープアウト（設計完了）
最終仕様決定
構想（0 年）
4
2
T3=2.0
144.871
T2=1.3
33.654
T1=0.3
5.586
0.248
T4
T3
T2
T1
T0
T4=1.8
T3=0.8
T2=0.6
315.700
0
以前の代表的な製品
検証編
55
フィジカル
Support Q&A
検証
●
フィジカル編
●
Support Q&A
アーキテクチャ
論理合成編
IP 認定
●
Support Q&A
●
ハードウェア合計
（設計エンジニアリング・リソース）
6
28nm
当たり総コスト（百万米ドル）
ます。これらアプリケーションは ASSP も ASIC も複雑さを増しており、そ
Customer
Highlight
％
ネットワーキング・アプリケーションでも設計生産性の向上が求められてい
ることも現実的になってくるでしょう。
の結果、設計チームの規模が急速に大きくなっています。また、デザインの
図 3. メインストリーム製品の設計に必要なエンジニア人月
65nm
ンをワンチップにインプリメントしてより低コストで高性能な製品を開発す
What's New
in DesignWare IP?
2,878
プセットの形態を採用するようになっています。たとえばモデム機能とアプ
最新技術情報
エンジニア人月
12,000
T1=0.1
スマートフォン
T4=1.2
T3=0.7
T2=0.5
T1=0.1
Technology Update
チップセット・ソリューション
IoT
図 4. 平均的な製品ライフサイクル
7
Industry Trend
「シフトレフト」― 製品の早期市場投入を達成するために半導体業界で導入が進む新しい手法とメソドロジ
前ページより続く
最新技術情報
これまで挙げてきたような設計課題に対処するため、多くの設計工程を一斉
成長の著しい大規模な市場の多くでは、新しい半導体製品を短期間で市場に
に開始して同時進行する「シフトレフト」のアプローチが提唱されています。
投入することが何よりも重視されます。他社に先駆けて製品を投入すると大
計ツールを導入すれば、半導体企業は非常に大きな財務上の恩恵を手にする
くの場合、こうした要求を効果的に満たしてくれるのがサードパーティ IP
ことができます。しかし今までの半導体企業には、設計生産性の向上および
です。シノプシス社をはじめ多くの企業が主要なウェハー・サプライ・ベン
新製品の市場投入時間短縮に投資するという考えはありませんでした。
ダと提携し、IC 設計チーム向けに幅広い種類の IP を認定しています。サー
ドパーティ IP に対する需要は今後大きく拡大すると予想されます。
多くの市場において、製品の市場投入時間を短縮して短期間で大きな収益を
得るにはいくつもの対策が必要であり、さまざまな設計工程間の関係につい
開発とデバッグの重要性がますます高まっています。
プシス社のような EDA 企業には、こうしたノウハウが蓄積されています。
「シフトレフト」とは、数多くの作業をこれまでより早い段階で開始し、より
ウェアを使用する特定用途向けプロセッサ（ASIP）のアプローチが適してい
多くのタスクを同時進行することによって製品の早期市場投入を果たそうと
ます。このアプローチでは、まず消費電力と性能のトレードオフを自動化で
いう考え方です。実際にこのアプローチを成功させるには、完全な認定済み
きるツールが必要です。また、設計チームが what-if 解析を実行してハード
IP、高性能な検証機能、そして非常に強力なフィジカル・インプリメンテー
ウェアおよびソフトウェア・インプリメンテーション用のコードを自動的に
ション・ツールを利用する必要があります。もう1つ重要なのは、ソフトウェ
生成できるツールも求められます。さらに、製品の早期市場投入に対する顧
アの開発と検証を設計フローの早期段階で開始することです。多くの場合、
客ニーズに確実に応えることも必要となるため、デザインが期待どおりに動
ソフトウェアの開発と検証にはハードウェアの開発と検証よりも長い時間が
作することを確認する必要があります。そのためにはハードウェアおよびソ
必要なためです。
フトウェアの機能を徹底的に検証する必要があります。
用する検証エンジンは工程ごとに異なります。多くの場合、最初はバーチャ
最近はチップ自体の複雑化を上回るペースで検証が困難になりつつありま
ル・プロトタイプを利用してアーキテクチャ検討や早期ソフトウェア開発を
す。この傾向は、モバイルおよび IoT（Internet of Things）市場でソフト
行います。RTL が完成したら、各種スタティック / フォーマル検証やシミュ
ウェア主体のシステム・オン・チップ（SoC）が登場したことでますます加
レーション技術を利用してデザインのバグを検出・除去します。RTL が完成
速しており、実チップ完成前にソフトウェアの開発とテストを行うことの重
に近付くと、長時間の SoC 検証テストやソフトウェアの早期ブリングアップ
要性が大きくなっています。
を高速エミュレータ上で実行するのが一般的です。そして最後に、より高い
パフォーマンスが要求されるソフトウェア開発や、実機と同等のインター
SoC の早期市場投入が強く求められる中、業界をリードする検証チームの間
フェイスを用いたシステム・バリデーションを FPGA ベース・プロトタイプ
ではソフトウェア・ブリングアップ用の高速プラットフォームを早期に用意
上で実行します。
することが新たな重要課題と位置づけられるようになっています。事実、最
近発表されたアナリスト・レポートでも「新製品をいち早く市場へ投入する
ための重要なファクターの 1 つとして、ソフトウェアを開発して完全に検証
バーチャル
プロト
タイピング
することが必要」2 と指摘されています。
スタティック /
フォーマル検証
シミュレーション
エミュレーション
これは、機能検証がシミュレーションとほぼ同義であった数年前を考えると
FPGA ベース
ハードウェア
プロト
タイピング
隔世の感があります。当時は、シミュレータにダイレクト・テストまたはラ
システム・アーキテクチャを自社で決定したいとの理由から、システム企業
シノプシス社による Coverity 社の買収は、半導体業界のソフトウェア・
が半導体製品の開発までを手がけるケースが増えています。一部の IoT 市場
フェーズをサポートするという点において非常に重要な戦略的決定です。
では特にこの傾向が強く、今後の大きな成長が予想されます。
ります。したがって、製品の市場投入時間短縮はシフトレフトのようなツー
体企業にとってデザインのインプリメンテーション・コストは大幅に増えて
ルの導入を検討するだけでなく、それによって半導体およびシステム企業が
いますが、これら企業のほとんどは EDA ツールの購入を増やして設計生産
得られる財務上のメリットも十分に理解して進めることが重要です。そのた
性を大きく向上させようとは考えていません。ほとんどの半導体ベンダは、
めには、半導体およびシステム企業が短期的および長期的に得られる財務上
設計ツールの導入コスト削減ばかりを重視し、全体的なアプローチによって
の恩恵を数値化して、設計メソドロジに対する支出を増額していく必要があ
設計生産性を引き上げ新製品の早期市場投入を果たそうという視点が欠けて
ります。
います。
半導体設計エコシステムと EDA 業界の間で協業関係を確立し、市場投入時
ります。このため、スタティック / フォーマル検証からシミュレーション、
ストリームの検証フローに統合され、広く利用されています。
シミュレーションからエミュレーション、エミュレーションからプロトタイ
ピングといった検証プロセス間で「検証の不連続性」が発生し、検証期間が
ソフトウェアの大規模化が続く現在の SoC に対応するため、FPGA ベースの
数週間～数ヶ月も余分にかかってしまう上、デザインに対して人手による
ハードウェア・エミュレーションならびにプロトタイピング、あるいはバー
変更をたびたび加えることによるヒューマンエラーのリスクも増大します。
チャル・プロトタイピングといった新しい技術も検証フローに導入されるよ
うになっています。これらの検証技術はパフォーマンスが非常に高く、ロー
このプロセスではデバッグも大きな問題となります。シミュレーションから
レベル・ファームウェアやオペレーティング・システムのブートなど、SoC
エミュレーション、プロトタイピングへと進むにつれて各エンジンの検証ス
の主要機能の検証に必要な数十億サイクルのテストを実行できるほか、実
ピードは向上しますが、デザインの可視性は低下します。つまり、バグを見
チップ完成前に性能または消費電力のバリデーションを完了させることも可
つけても診断と修正は次第に困難になります。
半導体デザインのインプリメンテーション・コストが上昇を続け、市場参入
間の短縮および設計エンジニアの生産性向上によって得られる財務上の恩恵
能です。これら検証技術のほとんどは、元々シミュレーション主体の検証プ
が遅れた場合のペナルティ・コストが大きくなるにつれ、分析ツールやその
を EDA ベンダとともに享受できるようにする必要があります。
ロセスを補完する単機能ツールとして小規模な企業によって開発され、その
このため、通常はバグの発生箇所を特定して修正するためにプロトタイプか
後次々と大企業によって買収された経緯があります。
らエミュレータ、シミュレータへとプラットフォームをさかのぼる必要があ
他の複雑なプログラムを使用した次世代の設計メソドロジを開発することが
非常に重要になってきます。EDA 分野で大きな市場シェアを持ち、なおかつ
十分な財務体力のある企業こそが、こうした次世代の機会をつかむ上で有利
な立場にあります。
ります。するとここでもデザインのブリングアップの課題が発生します。特
複雑な SoC の検証にこれらの技術が使われるようになった現在、単機能ツー
に、ある検証エンジンで発生したバグを別のエンジンで再現するのは非常に
ルの寄せ集めではなく、各機能が連携して 1 つの連続するフローを構成し、
困難です。この「デバッグの不連続性」によるスケジュールのさらなる遅れ
必要に応じてツールをシームレスに行き来できるようにすることの重要性が
は、多くの場合チップ開発の最終盤で発生するため厄介です。
高まっています。しかし先に述べたように、これらのツールは元々異なる企
著者紹介
Dr. Handel Jones：International Business Strategies（IBS）社の設立者で最高経営責任者。電子産業で 40 年以上の経験を持ち、ITT 社および Rockwell
International 社で上級管理職として活躍。Rockwell International 社ではエンジニアリング担当副社長として 1,500 名のエンジニアを率いる。上場半導体企
業で社長兼 COO も務め、株式公開と大規模な買収を成功させた実績も持つ。
IBS 社はクライアント企業に対し、電子産業への参入を成功させる戦略の開発と実行を支援。創業 25 年以上の実績を持つ IBS 社は多くのグローバル企業と取
引があり、現在は特に大規模なプライベート・エクイティ企業数社を含む金融業界のクライアントをサポート。
著書『Chinamerica: The Uneasy Partnership that Will Change the World and Chinaʼ s Globalization』では、今後多くの市場セグメントでなぜ中国がナ
ンバーワンになるのかを独自の視点で解説。
8
検証編
ようなツールを開発しているベンダにとって十分でないのが理由です。半導
作業が発生することです。この作業は非常に複雑かつ困難で長い時間がかか
くいバグも検出できるようになりました。現在これらのテクノロジはメイン
Support Q&A
す。収益が 5% 向上すると、半導体企業の市場評価額は 2 倍になることもあ
随物に変更が必要となるため、検証の各工程でデザインの「ブリングアップ」
向上しています。これらの技術により、シミュレーションだけでは見つけに
フィジカル編
ロジの採用がまだ広がっていないのは、主に EDA 市場の規模と魅力がその
に RTL のサポートや解釈が若干異なる上に互換性も完全ではなく、RTL や付
ル・プロパティ・チェックといった技術の導入により、検証生産性は劇的に
Support Q&A
ルが財務業績および市場評価額に与える影響をもっと重視する必要がありま
エンジニアにとって検証の大きな課題となっているのは、検証エンジンごと
ジ、テストベンチ自動化、アサーション、デバッグ自動化、さらにはフォーマ
論理合成編
と人工知能を適用することの重要性が高まってくるでしょう。これらテクノ
それからわずかな間で機能検証は大きく様変わりしました。機能カバレッ
Support Q&A
半導体企業はより強力な EDA ツールを必要としていますが、これらのツー
図 1. ソフトウェア主体の SoC の主な検証技術。デザインが完成に近付くにつれ
左から右へ進み、高いデバッグ可視性が必要な場合は右から左へ戻る
レーションしていました。
Customer
Highlight
デザインの複雑化が今後も進むと、半導体やシステムの設計にビッグデータ
ンダム・ベクタを入力し、機能の正しさが確信できるまでデザインをシミュ
What's New
in DesignWare IP?
多くのアーキテクチャは、複数のプロセッサ・コアと大量の組込みソフト
検証はこれまでもチップ開発プロセスにおける大きな課題の 1 つでしたが、
最新技術情報
ての深い理解が欠かせません。先端ノードでの設計に豊富な経験を持つシノ
次世代のデザインでは、ハードウェア・ロジックとソフトウェアの複雑化がさらに進みます。これを現在のデザインと同等以下の時間で検証
するには、シノプシスの Veriﬁcation Continuum のような統一された検証フローが必須となります（本稿は、2015 年 1 月に Electronic
Design1 誌に掲載されたものです）。
Technology Update
デザインに占めるソフトウェアの割合が大きくなるにつれ、ソフトウェアの
シノプシス　マーケティング担当ディレクタ　Tom Borgstrom
Industry Trend
きな市場シェアを獲得でき、製品も有利な価格で販売できます。最先端の設
まず、設計の開始前に IP を利用できるよう準備しておく必要があります。多
Veriﬁcation Continuum：
次世代デザインで必要とされる検証の連続性
News Release
まとめ
ニュースリリース
新しい「シフトレフト」ツールおよび手法の導入
Technology Update
業によって開発されており、言語サポート、フローのセットアップ、実行セ
主要半導体メーカーが求める「シフトレフト」
マンティクス、デバッグの一貫性などの点で効率の悪さが目立ちます。現在、
主要な半導体メーカーの間ではこの「不連続性」を解消して開発スケジュー
主要半導体メーカーは、これらの検証技術を 1 つのシームレスなフローに統
ルを「シフトレフト」
（前倒し）できるソリューション、すなわち検証タスク
合して検証期間を「シフトレフト」したいと考えています。そのために必要
を前倒しで実行してソフトウェア・ブリングアップを早期に開始し、検証を
な条件として、以下の点が挙げられます。
短期間で完了できるソリューションが求められています。以下、これについ
て詳しく見ていきます。
市場投入の遅れを招く検証の不連続性
IP および SoC の検証フローはいくつかの工程で構成されており（図 1）、使
●
各種検証エンジンの最速化：検証チームにとって最も必要なのがパフォー
マンスであることは、今後も変わりません。バーチャル・プロトタイピング、
スタティック / フォーマル検証、シミュレーション、エミュレーション、
FGPA ベース・ハードウェア・プロトタイピングなど、フロー内のすべての
検証エンジンがクラス最高のパフォーマンスを備えている必要があります
9

Download Report