Vorlesung Digitaltechnik und Entwurfsverfahren WS 2015/2016 IAR - Institut für Anthropomatik und Robotik Prof. Dr.-Ing. Uwe D. Hanebeck, Dipl.-Inform. Jannik Steinbring Prof. Dr.-Ing. Tamim Asfour, Dipl.-Inform. Christian Mandery, Dipl.-Inform. Ömer Terlemez Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-1 Dozenten Vorlesung Lehrstuhl für Intelligente SensorAktor-Systeme (ISAS) Übung Lehrstuhl für Hochperformante Humanoide Technologien (H²T) Prof. Dr.-Ing. Uwe D. Hanebeck Geb. 50.20 Raum 139 Tel.: 608 - 43909 [email protected] isas.uka.de Dipl.-Inform. Jannik Steinbring Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour Prof. Dr.-Ing. Tamim Asfour Geb. 50.20 Raum 017 Tel.: 608 – 47379 [email protected] www.humanoids.kit.edu Dipl.-Inform. Christian Mandery Dipl.-Inform. Ömer Terlemez 1-2 Sprechstunde Prof. Dr.-Ing. Uwe D. Hanebeck HSaF nach Vereinbarung per E-Mail Dipl.-Inform. Jannik Steinbring nach Vereinbarung per E-Mail Prof. Dr.-Ing. Tamim Asfour Mittwochs 15:00 – 17:00 Uhr, nach Vereinbarung per E-Mail Dipl.-Inform. C. Mandery Montags 15:00 – 16:00 Uhr, nach Vereinbarung per E-Mail AudiMax Institut für Anthropomatik und Robotik Dipl.-Inform. Ö. Terlemez Montags 15:45 – 17:15 Uhr, nach Vereinbarung per E-Mail Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-3 Organisation Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-4 Modul Technische Informatik Bestehend aus RO: Rechnerorganisation (SS 2015) DT: Digitaltechnik und Entwurfsverfahren (WS 2015/2016) Prüfung für Informatiker umfasst RO und DT Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-5 Termine Vorlesung & Übung Montag: AudiMax, Geb. 30.95 14:00 – 15:30 Uhr Mittwoch: HSaF, Geb. 50.35 14:00 – 15:30 Uhr Aktuelle Termine TI-Homepage: http://ti.ira.uka.de Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-6 Beginn Übungen/Tutorien Ausgabe des 1. Übungsblattes: Montag, den 02.11.2015, auf der TI-Homepage Abgabe des 1. Übungsblattes: Montag, den 09.11.2015, bis spätestens 13:00 Uhr Einwurf in Briefkasten im Untergeschoß im InformatikHauptgebäude am Fasanengarten Beginn der Tutorien: Montag, den 02.11.2015 Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-7 Zeitplan der Tutorien Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-8 Eintragung in die Tutorien Informationen zur Eintragung: http://webinscribe.ira.uka.de/ Notwendig: Studenten-Account des Rechenzentrums/SCC („uXXXX“) Server steht zur Verfügung von voraussichtlich Di., 20.10. 18:00 Uhr bis Do., 22.10. 18:00 Uhr Ergebnisse der Einteilung am Fr., 23.10. ab 12.00 Uhr online auf der WebInScribe Webseite Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-9 Klausur Klausur im WS 15/16: Freitag, 26. Februar 2016, 14:00 Uhr Klausur im SS 16: Ende Juli oder Anfang August 2016 Es hat sich in der Vergangenheit gezeigt, dass Studierende, die regelmäßig an den Tutorien teilgenommen und einen Übungsschein erworben haben, erheblich bessere Prüfungsergebnisse erreichen. Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-10 Bonussystem: Scheine Sammelt schon während des Semesters Punkte für eure Klausur! Es gibt zwei Scheine, einen für RO und einen für DT Kriterien für einen Schein erfüllt 2 Bonuspunkte auf die Klausur D.h., maximal 4 Bonuspunkte auf die Klausur Bonus verhindert kein Durchfallen in der Klausur, d.h. Bonuspunkte gibt es nur auf bestandene Klausuren Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-11 Kriterien für einen Schein Regelmäßige Teilnahme und Bereitschaft zur aktiven Mitarbeit in den Tutorien Rechtzeitige Abgabe einer gültigen Ausarbeitung zu mindestens zehn Übungsblättern Mindestens 50% der insgesamt durch die Bearbeitung aller Übungsblätter erreichbaren Punktzahl Wer zweimal gegen folgende Bedingung verstößt, erhält keinen Schein: „Eine Person, die eine korrekt gelöste (Teil-) Aufgabe abgegeben hat, muss auch in der Lage sein, diese im Tutorium vorzurechnen.“ Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-12 Klausur SS 2015 Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-13 Klausur SS 2015 Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-14 Materialien zur Vorlesung Skriptum zur Vorlesung Vorlesungsaufzeichnung im KIT Webcast Beim Skriptenverkauf erhältlich https://www.youtube.com/playlist?list=PLfk0Dfh13pBMpGatZA2aC9ngmouAKEe2 Termine, Folien, Übungsblätter, … Auf der TI Homepage http://ti.ira.uka.de Benutzername: ti Passwort: Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-15 Lehrveranstaltungen am H2T im WS 15/16 Vorlesung: Robotik I – Einführung in die Robotik Mathematische Grundlagen, Bewegungs- und Greifplanung, Steuerungsarchitekturen, symbolische Planung, … Vorlesung: Mechano-Informatik in der Robotik Mechano-Informatik als synergetische Integration von Mechatronik, Informatik und künstlicher Intelligenz ( ) … 1 ( ) Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour … 1-16 Lehrveranstaltungen am H2T im WS 15/16 Seminar: Humanoide Roboter Seminar: Neuronale Netze und künstliche Intelligenz Praktikum: Humanoide Roboter Praktikum: Lego Mindstorms (Ich, Robot) Blockpraktikum am Ende des Semesters Blockpraktikum am Ende des Semesters Details zu allen Veranstaltungen und Links zur Anmeldung (über ILIAS) auf unserer Homepage: www.humanoids.de Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-17 Lehrveranstaltungen am ISAS im WS 15/16 Informationsverarbeitung in Sensornetzwerken Dienstags 15.45 - 17.15, Raum -102, Geb. 50.34 (Info) Details: http://isas.uka.de/IIS Stochastische Informationsverarbeitung Donnerstags 14.00 - 15.30, Raum -102, Geb. 50.34 (Info) Details: http://isas.uka.de/SI Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-18 Lehrveranstaltungen am ISAS im WS 15/16 Praktikum Forschungsprojekt: Anthropomatik praktisch erfahren Anrechenbarkeit 8 LP! Einführungsveranstaltung Fr. 23.10.2015, 14:00 Uhr, Raum 148, Gebäude 50.20 Details & Anmeldung: http://isas.uka.de/de/Praktikum Proseminar „Anthropomatik: Von der Theorie zur Anwendung“ Details: http://isas.uka.de/Proseminar Dieses Semester leider keiner Plätze mehr frei. Wird aber jedes Semester angeboten! Seminar „Von Big Data zu Data Science: Moderne Methoden der Informationsverarbeitung“ Details & Anmeldung: http://isas.uka.de/de/Seminar Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-19 Kapitel 1 Motivation Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-20 1936: Der erste Computer Konrad Zuse baute eine Reihe von programmgesteuerte Rechenmaschinen mittels elektromagnetischer Relais Gebaute Maschinen: Z1, Z2, Z3 und Z4 Die Maschinen wurden 1944 zerstört Z3 (1941) (Nachbau der Z3 steht im Deutschen Museum in München) Elektromechanische Relais 4 Grundrechenarten, Quadratwurzel Rechenleistung ~ 1 Operation pro Sekunde Quelle: Wikipedia Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour Quelle: Spektrum der Wissenschaft, Heft Dezember 2000 1-21 1943: ENIAC Der Electronic Numerical Integrator and Computer (ENIAC) war der erste rein elektronische Rechner Verwendung von fast 18.000 Elektronen/Vakuum-Röhren Addition von 10-stelligen Zahlen in 0,2 ms 174 KW Leistungsverbrauch Gewicht: 30 Tonnen Elektronenröhren Quelle: Wikipedia Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour Quelle: Wikipedia 1-22 1947: Der erste Transistor Erfunden von Shockley, Bardeen und Brattain in den AT&T Bell Labs Basierend auf Halbleitern ersetzt er die Vakuum-Röhre und eröffnet die Möglichkeit zur Integration Quelle: Bell Labs Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-23 1958: Der erste integrierte Schaltkreis Jack S. Kilby und Robert N. Noyce bauten unabhängig voneinander die erste integrierte Schaltung Im Herbst 2000 erhält Jack Kilby den Nobelpreis für Physik Robert Nocye gründete zusammen mit Gordon Moore 1968 Intel Der erste Integrierte Schaltkreis von Kilby Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-24 1971: Der Intel 4004 Erster kommerzieller Mikroprozessor von Intel Taktrate: 740 kHz 2.300 Transistoren 46 Befehle 16 Register Strukturbreite: 10 µm Die Shot Quelle: Spiegel Quelle: Spiegel Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-25 2015: Intels Core-i7 6800K CPU mit 4 Kernen und 8 Hardware Threads Taktrate: 4,0 GHz (740 kHz Intel 4004) Integrierte GPU (1,15 GHz) unterstützt DirectX 12 & OpenGL 4.4 Hauptspeicheranbindung 34 GB/s ~1,35 Milliarden Transistoren (2.300 Intel 4004) Strukturbreite 14 nm (10 µm Intel 4004) Die Shot Quelle: Intel.com Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour Quelle: Intel 1-26 2015: Supercomputer Tianhe-2 Entwickelt an Chinas National University of Defense Technology Platz 1 auf top500.org 3.120.000 Kerne 1,34 PiByte Hauptspeicher 33,86 Peta FLOPS (FLoating-point Operations Per Second) Rechenleistung 24 MW Leistungsaufnahme Quelle: IEEE Spectrum Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-27 2015: Snapdragon 810 SoC System-on-Chip (SoC) für mobile Geräte der Firma Qualcomm Auf einem Chip befinden sich: CPU: Quad-core Cortex-A57 (2,0 GHz) & Quad-core Cortex-A53 (1,5 GHz) GPU: Adreno 430 (650 MHz) DSP (Digital Signal Processor) für u.a. Multimedia (800 MHz) GNSS (Global Navigation Satellite System) für GPS, GLONASS und BeiDou 4G LTE Mobilfunk WLAN Bluetooth NFC USB Quelle: Qualcomm.com Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-28 Leistungssteigerung Leistungssteigerung bei Mikroprozessoren ist durch folgende Maßnahmen erreicht worden: Erhöhung der Gatterzahl auf dem Chip höhere Taktraten (in Zukunft nicht mehr maßgebend) Fortschritte beim Entwurf hochintegrierter Schaltungen Verbesserte Chiparchitekturen Einsatz von Standardzellen Einsatz des Rechners für Synthese (Entwurf) und Analyse (Simulation) Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-29 Das „Mooresche Gesetz“ Postuliert am 19. April 1965 von Gordon Moore Die Anzahl der Transistoren pro (Prozessor-) Chip verdoppelt sich alle zwei Jahre Die Verarbeitungsleistung der Hochleistungsprozessoren verdoppelt sich alle 18 Monate Für den gleichen Preis liefert die Mikroelektronik die doppelte Leistung in weniger als zwei Jahren Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour Gordon E. Moore 1-30 50 Jahre „Mooresche Gesetz“ Vorhersage 1965 Gordon E. Moore: Cramming More Components Onto Integrated Circuits. Electronics, Vol. 38, No.8, April 19, 1965 Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour Entwicklung bis 2015 Quelle: http://education.mrsec.wisc.edu/SlideShow/images/computer/ Moores_Law.png 1-31 Moderne Entwicklung in Schlagworten Viele neue computerbasierte Geräte erleichtern den Alltag Handhelds und Wearable Computer Rechner werden unsichtbar und Zahl nimmt gewaltig zu Ubiquitäre (allgegenwärtige) Systeme Alles mit allem verbunden Funknetze: Bluetooth, WLAN, UWB, … Chips werden maßgeblich das zukünftige wirtschaftliche Geschehen beeinflussen Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-32 Motivation und Ziel der Vorlesung Informatiker sollten verstehen, wie datenverarbeitende Systeme funktionieren Problemlösungen erfordern oft Kombination aus Hardware und Software Informatiker sollen nicht nur kompetent in Software, sondern auch kompetent in Hardware sein Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-33 Schichtenaufbau eines Rechensystems Software verteilte Anwendung(en) Anwender Task3 Taskn Middleware (Basis-) Dienste für verteilte Anwendungen Betriebssystem dynamische Verwaltung und Zuteilung von HW-Ressourcen Hardware Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour Thema der „Technischen Informatik“ 1-34 virtuelle Maschinen Task2 reale Maschine Task1 Technische Informatik: Inhalt Applikation (Firefox) Software Betriebssystem Compiler (Linux, Windows) Assembler Instruction Set Architecture (Befehlssatz-Architektur) Prozessor Hardware Speicher Ein-/Ausgabe Daten- und Steuerpfade Digital Design Circuit Design Transistor Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-35 Technische Informatik: Aufteilung Hierarchieebene: Assemblerebene Charakteristika: Symbolische Darstellungen der Befehle Software RO DT Maschinensprachebene Maschinenspezifische Befehle Mikrobefehlsebene „Elementare“ Befehle, die direkt Schaltvorgänge bewirken Firmware Schaltvorgänge durch Struktur der Schaltung festgelegt Hardware Ausführende Schaltungen Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-36 Vom Problem zur Hardware (1) Problemstellung (Robotersteuerung, ...) Algorithmen (Greifplanung, Objekterkennung, …) Hochsprachen (C, C++, Java, ...) RO Maschinensprache (move, shift, jump, ...) Funktionsgruppen (ALU, CPU, ...) DT Gatter (UND, ODER, NICHT, ...) Elektronische Bauteile (Widerstand, Transistor, ...) Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-37 Vom Problem zur Hardware (2) C-Programm: ... int summe = a + b; ... Maschinenbefehl/Assembler Hardware ... add $s2, $s1, $s0 ... Register $s1 Register $s0 Addierer Register $s2 Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-38 Aufbau datenverarbeitender Systeme (1) Vielzahl von Komponenten Komponenten sind untereinander verbunden (Struktur) Ergeben zusammen ein gewünschtes Verhalten f1 f2 f2 f3 f1 f3 Komponenten + Struktur Gewünschtes Verhalten Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-39 Aufbau datenverarbeitender Systeme (2) Zwei wesentliche Aufgaben: Entwurf und Analyse Hauptaufgabe des Entwurfs: Komponenten mit bekanntem Verhalten in einer Struktur so verbinden, dass das gewünschte Verhalten resultiert und die Kosten möglichst gering sind. Hauptaufgabe der Analyse: Vorhersage und Simulation des Verhaltens einer Struktur aus bekannten Komponenten. Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-40 Aufbau datenverarbeitender Systeme (3) Um die Komplexität beherrschen zu können, ist es notwendig, verschiedene Abstraktionsebenen einzuführen f Funktion / Verhalten f1 Struktur f1 Diese Hierarchisierung erleichtert sowohl den Entwurf als auch die Analyse Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-41 Vorgehensweisen beim Entwurf Zwei Extremstrategien: Top-down Entwurf Rekursive Zerlegung der Gesamtfunktion, bis alle Teilfunktionen durch bekannte Komponenten ausgeführt werden Bottom-up Entwurf Sukzessive Kombination von bekannten Komponenten, bis das gewünschte Systemverhalten erreicht ist Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-42 „Top-down" und „Bottom-up"-Entwurf Systemfunktion f Top-down Bottom-up topdown bottomup Teilfunktion f1 f11 f 12 Teilfunktion fn • • • • • • • • • Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour f n1 f n2 • • • • • • 1-43 Lernziele DT Verständnis der verschiedenen Darstellungsformen von Zahlen und Alphabeten in Rechnern Fähigkeiten der formalen und programmiersprachlichen Schaltungsbeschreibung Kenntnisse der technischen Realisierungsformen von Schaltungen Fähigkeit, Schaltungen zu analysieren und zu verstehen, sowie eigene Schaltungen zu entwickeln Kenntnisse der relevanten Speichertechnologien Kenntnisse verschiedener Realisierungsformen komplexer Schaltungen Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-44 Detaillierter Vorlesungsinhalt (1) Grundlagen der Informationsdarstellung im Rechner Zahlendarstellung und Zeichendarstellung im Rechner Schaltnetze Formalen Grundlagen logischer Beschreibungen (Boolesche Algebra, Schaltalgebra) Realisierung von Schaltnetzen auf Layout-, Schalter- und Gatterebene Entwurf von Schaltnetzen insbesondere die Beschreibung "klassischer" Verfahren zur Logikminimierung Laufzeiteffekte bei Schaltnetzen Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-45 Detaillierter Vorlesungsinhalt (2) Schaltwerke Formale Grundlagen: Schaltwerke als Implementierung von endlichen Automaten Entwurf von asynchronen Schaltwerken Realisierung von Zustandsspeichern durch Flipflops Entwurf von synchronen Schaltwerken Spezielle Schaltwerksbausteine (Register, Schieberegister, Zähler, programmierbare Bausteine) Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-46 Detaillierter Vorlesungsinhalt (3) Rechnerarithmetik Verschiedene Verfahren und Implementierungsmöglichkeiten am Beispiel der vier Grundrechenarten Prinzipieller Aufbau einer arithmetisch-logischen Einheit, die mehrere Operationen integriert Additions- und Subtraktionsschaltungen Multiplikations- und Divisionsschaltungen Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-47 Literatur zur Vorlesung Auswahl einiger Literaturempfehlungen: J. Hayes: Computer Architecture and Organisation 3. Auflage, McGraw, 1998 H. M. Lipp, J. Becker: Grundlagen der Digitaltechnik, 6. Auflage, Oldenbourg Verlag 2008 Th. R. McCalla: Digital Logic and Computer Design Macmillan Publishing Company in New York 1992 W. Oberschelp, G. Vossen: Rechneraufbau und Rechnerstrukturen, 10. Auflage, Oldenbourg-Verlag München, 2006 Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-48 Literatur zur Vorlesung Auswahl einiger Literaturempfehlungen: H. Liebig, S. Thome: Logischer Entwurf digitaler Systeme, 4. Auflage, Springer Verlag, 2006 D. A. Patterson. J. L. Hennessy: Rechnerorganisation und –entwurf Die Hardware / Software Schnittstelle. Deutsche Ausgabe herausgegeben von A. Bode, W. Karl, T. Ungerer, 3. Auflage, Spektrum Akademischer Verlag, 2005 D. A. Patterson. J. L. Hennessy: Computer Architecture: A Quantitative Approach., 3. Auflage, Morgan Kaufmann, 2003 (insbesondere Anhang A über Rechnerarithmetik) Fakultät für Informatik Prof. Dr.-Ing. U. D. Hanebeck, Prof. Dr.-Ing. T. Asfour 1-49
© Copyright 2024 ExpyDoc
