NEWS RELEASE - Cloudfront.net

NEWS RELEASE
2016 年 1 月 19 日
報道関係各位
日本ケイデンス・デザイン・システムズ社
HiSilicon、実製品向け DSP 設計で、
ケイデンスの Innovus Implementation System を採用
Innovus Implementation System により HiSilicon は面積を 20%縮小しながら
1.2GHz の性能を実現
ケイデンス・デザイン・システムズ社 (本社: 米国カリフォルニア州サンノゼ市、以下、ケイ
デンス) は、1月18日 (米国現地時間)、HiSilicon がケイデンスの Innovus™ Implementation
System の評価を成功裡に完了し、このソリューションを28nm および先端ノード FinFET の
DSP (digital signal processor) 設計プロジェクトに採用したことを発表しました。
Innovus Implementation System により、HiSilicon では、従来使用していたソリューショ
ンと比較して、面積を20%縮小しながら目標性能の最高値である1.2GHz を達成することがで
きました。
Innovus Implementation System は、ソルバーベースの配置技術 GigaPlace™、ローパワ
ー最適化の GigaOpt™、クロックとデータパスの同時最適化エンジン CCOpt™といった技術を
駆使することで、非常に複雑で困難な設計にも対応します。Innovus Implementation System
は大規模分散並列処理アーキテクチャーをベースに構築されており、コアアルゴリズムがマルチ
スレッディングや分散処理を活用することによって、標準的なハードウェアでも大幅な処理規模
と処理速度の向上を実現します。これらの機能により、HiSilicon では、設計を分割したり階層
化したりすることなく、数百万のセルブロックを実装することができました。
Innovus Implementation System は、市場投入時間を短縮しながら、クラス最高の PPA を
持つ高品質の設計を実現することのできる次世代のフィジカルインプリメンテーションソリュ
ーションです。Innovus Implementation System の詳細な情報は、
http://www.cadence.com/news/HiSilicon/をご覧ください。
HiSilicon コメント
Catherine Xia 氏 (Director of COT Design Dept.):
「我々は DSP ブロック設計において、面積を大幅に縮小しながら目標周波数を達成することが
できたので、Innovus Implementation System の採用を決定しました。お客様が要求する複
雑な先端ノードの設計に適したケイデンスのソリューションのおかげで、設計製品の市場投入を
大幅に短期化することができました。」
1
NEWS RELEASE
ケイデンス・コメント
Anirudh Devgan (Senior Vice President and General Manager of the Digital and
Signoff Group):
「Innovus Implementation System は、大規模で複雑な設計の回路規模や PPA の問題に対処
するように作られていますので、HiSilicon は PPA と TAT を同時に改善することができました。
特に、最高の目標周波数を達成しながら大幅な面先削減を実現することにより、HiSilicon の実
装スケジュールが短縮され、大規模設計に関わる開発コストを削減することができました。
」
###
Cadence および Cadence ロゴは Cadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。
2

Download Report