図 23–3 - Altera

23. ビデオ Sync ジェネレータ・コア
およびピクセル・コンバータ・コア
この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用
ください。設計の際には、最新の英語版で内容をご確認ください。
QII55006-8.0.0
コアの概要
ビデオ Sync ジェネレータ・コアは、RGB フォーマットのピクセル・デー
タの連続ストリームを受け入れ、適切なタイミングでオフチップ・ディ
スプレイ・コントローラにデータを出力します。ビデオ Sync ジェネレー
タ・コアは、様々なディスプレイ解像度と同期タイミングをサポートし
ます。
ピクセル・コンバータ・コアは、ピクセル・データをビデオ Sync ジェ
ネレータの所定のフォーマットに変換します。図 23–1 に、システム内の
ビデオ Sync ジェネレータ・コアおよびピクセル・コンバータ・コアの
標準的な配置を示します。
この例では、ビデオ・バッファは 32 ビットのフォーマットでピクセル・
データを格納します。ピクセル・データ中の不要なバイトはピクセル・
コンバータ・コアによって破棄され、その後データはシリアル化されて
ビデオ Sync ジェネレータ・コアに送られます。
図 23–1. システムでの標準的な配置
Video
Buffer
0RGB
32 bits
Avalon-MM
BGR0
SGDMA
32 bits
BGR0
FIFO
32 bits
Pixel
Converter
BGR
24 bits
Data
Format
Adapter
B,G,R
8 bits
Video
Sync
Generator
B,G,R
8 bits
Avalon-ST
ビデオ Sync ジェネレータおよびピクセル・コンバータ・コアは、SOPC
Builder に対応しており、SOPC Builder で生成されたどのシステムにも
容易に統合できます。
これらのコアは Nios II エンベデッド・ソフトウェア評価キット（NEEK）
で使用されています。
この章は、以下の項で構成されています。
■ 「ビデオ Sync ジェネレータ」23–2 ページ
■ 「ピクセル・コンバータ」23–6 ページ
Altera Corporation
2008 年 5 月
23–1
暫定サポート
Quartus II ハンドブック Volume 5
■ 「デバイスおよびツールのサポート」23–7 ページ
■ 「ハードウェア・シミュレーションの考慮事項」23–7 ページ
ビデオ Sync
ジェネレータ
この項では、ビデオ Sync ジェネレータ・コアのハードウェア構造と機
能について説明します。
機能の説明
ビデオ Sync ジェネレータ・コアは、Avalon-ST 入力インタフェースを介
して送られるピクセル・データに水平および垂直同期信号を追加し、オ
フチップ・ディスプレイ・コントローラにデータを出力します。ピクセ
ル・データに対しての処理は行なわれません。図 23–2 に、ビデオ Sync
ジェネレータのブロック図を示します。
図 23–2. ビデオ Sync ジェネレータのブロック図
VIDEO SYNC GENERATOR
clk
reset
data
rgb_out
hd
ready
valid
sop
vd
den
eop
ユーザー仕様に合わせて、コアおよび Avalon-ST インタフェース・パラ
メータを設定できます。データ幅、各ピクセルを転送するのに必要なビー
ト数、および同期信号を指定できます。使用可能なオプションについて
詳しくは、23–3 ページの「SOPC Builder でのコアのインスタンス化」を
参照してください。
入力されたピクセル・データが正しいタイミングで確実にディスプレイ・
コントローラに送られるようにするために、ビデオ Sync ジェネレータ・
コアはフレームの最初のピクセルに自身を同期させなければなりませ
ん。フレームの最初のピクセルは、sop パルスで示されます。
23–2
暫定サポート
Altera Corporation
2008 年 5 月
ビデオ Sync ジェネレータ
ビデオ Sync ジェネレータ・コアは、ピクセル・データの連続ストリー
ムが入力されることを仮定し、各受信パケットに正しいピクセル数（ロ
ウ数 × コラム数）が含まれていると仮定しています。データが不連続に
入力された場合、ディスプレイ上に予期しない出力が生じます。
SOPC Builder でのコアのインスタンス化
SOPC Builder 内のビデオ Sync ジェネレータ・コア用の MegaWizard®
インタフェースを使用して、コアを設定します。表 23–1 に、MegaWizard
インタフェースで使用可能なパラメータを示します。
表 23–1. ビデオ Sync ジェネレータのパラメータ（１ / ２）
パラメータ名
説明
Data Stream Bit Width
入力データおよび出力データの幅。
Beats Per Pixel
1 ピクセルを転送するのに必要なビート（クロック）数。有効な値は 1 もし
くは 3 です。このパラメータは、Data Stream Bit Width で乗算したときは、
1 ピクセル内の全ビット数に等しくなければなりません。
このパラメータは、
次の式に示すとおり動作クロック周波数に影響を与えます。
動作クロック周波数 = (Beats per pixel) * (Pixel_rate)。ただし、Pixel_rate
(MHz) = ((Total Horizontal Scan Pixels) * (Total Vertical Scan Lines) *
(Display リフレッシュ・レート、Hz))/1000000。
Number of Columns
各ラインのアクティブ・ピクセル数。
Number of Rows
各ビデオ・フレームのアクティブ・スキャン・ライン数。
Horizontal Blank Pixels
アクティブ・ピクセルの前にあるブランキング・ピクセル数。この期間中
に、Avalon-ST シンク・ポートから LCD 出力データ・ポートへのデータ・
フローはありません。
Horizontal Front Porch Pixels
アクティブ・ピクセルの後に続くブランキング・ピクセル数。この期間中
に、Avalon-ST シンク・ポートから LCD 出力データ・ポートへのデータ・
フローはありません。
Vertical Blank Lines
アクティブ・ラインの前にあるブランキング・ライン数。この期間中に、
Avalon-ST シンク・ポートから LCD 出力データ・ポートへのデータ・フロー
はありません。
Vertical Front Porch Pixels
アクティブ・ラインの後に続くブランキング・ライン数。この期間中に、
Avalon-ST シンク・ポートから LCD 出力データ・ポートへのデータ・フロー
はありません。
Total Horizontal Scan Pixels
1 ラインの総ピクセル数。この値はパラメータ Number of Columns、
Horizontal Blank Pixel、および Horizontal Front Porch Pixels の合計です。
Total Vertical Scan Lines
1 つのビデオ・フレームの総ライン数。この値はパラメータ Number of
Rows、Vertical Blank Lines、およびVertical Front Porch Linesの合計です。
Altera Corporation
2008 年 5 月
23–3
暫定サポート
Quartus II ハンドブック Volume 5
表 23–1. ビデオ Sync ジェネレータのパラメータ（２ / ２）
パラメータ名
説明
Horizontal Sync Pulse Pixels
h-sync パルスの幅をピクセル数で示したものです。
Horizontal Sync Pulse Polarity
h-sync パルスの極性 : 0 = アクティブ Low および 1 = アクティブ High
Vertical Sync Pulse Lines
v-sync パルスの幅をライン数で示したものです。
Vertical Sync Pulse Polarity
v-sync パルスの極性 : 0 = アクティブ Low および 1 = アクティブ High
信号
表 23–2 に、ビデオ Sync ジェネレータ・コアの入力信号と出力信号を示
します。
表 23–2. ビデオ Sync ジェネレータ・コア信号
信号名
幅（ビット）入力 / 出力
説明
グローバル信号
clk
1
入力
システム・クロック。
reset
1
入力
システム・リセット
可変幅
入力
入力ピクセル・データ。
データ幅はパラメータ Data Stream
Bit Width で決まります。
ready
1
出力
この信号はビデオ Sync ジェネレータがピクセル・データ
を受信できる状態になるとアサートされます。
valid
1
入力
この信号はビデオ Sync ジェネレータ・コアでは使用され
ません。これはビデオ Sync ジェネレータ・コアは常に、
ready 信号がアサートされた後の次のクロック・サイクル
で有効なピクセル・データが入力されるものとして動作し
ます。
sop
1
入力
パケットの開始。この信号はフレームの最初のピクセルが
入力されるときにアサートしてください。
eop
1
入力
パケットの終了。この信号はフレームの最後のピクセルが
入力されるときにアサートしてください。
可変幅
出力
ディスプレイ・データ。
データ幅はパラメータ Data Stream
Bit Width で決まります。
hd
1
出力
ディスプレイ用の水平同期パルス。
vd
1
出力
ディスプレイ用の垂直同期パルス。
den
1
出力
この信号はビデオ Sync ジェネレータ・コアが表示のため
の有効なデータを出力するとアサートされます。
Avalon-ST 信号
data
LCD 出力信号
rgb_out
23–4
暫定サポート
Altera Corporation
2008 年 5 月
ビデオ Sync ジェネレータ
タイミング図
水平および垂直同期タイミングは、パラメータ設定によって決まります。
図 23–3 に、パラメータ Data Stream Bit Width および Beats Per Pixel
が、それぞれ 8 と 3 に設定されているときの水平同期タイミングを示し
ます。
図 23–3. 水平同期タイミング —8 ビット・データ幅および 3 ビート / ピクセル
clk
Horizontal sync pulse
hd
den
1 pixel
R G B
rgb_out
R G B
Horizontal front porch
Horizontal blank pixels
Horizontal synchronization width
図 23–4 に、パラメータ Data Stream Bit Width および Beats Per Pixel
が、それぞれ 24 と 1 に設定されているときの水平同期タイミングを示し
ます。
図 23–4. 水平同期タイミング —24 ビット・データ幅および 1 ビート / ピクセル
clk
Horizontal synchronization pulse
hd
den
1 pixel
rgb_out
RGB RGBRGB
RGBRGBRGB
Horizontal front porch
Horizontal blank pixels
Horizontal synchronization width
Altera Corporation
2008 年 5 月
23–5
暫定サポート
Quartus II ハンドブック Volume 5
図 23–5 に、垂直同期タイミングを示します。
図 23–5. 垂直同期タイミング —8/24 ビット・データ幅および 1/3 ビート / ピクセル
Vertical synchronization pulse
vd
hd
Horizontal synchronization width
den
Vertical front porch
Vertical blank lines
Vertical synchronization width
ピクセル・
コンバータ
この項では、ピクセル・コンバータ・コアのハードウェア構造と機能に
ついて説明します。
機能の説明
ピクセル・コンバータ・コアは、Avalon-ST 入力インタフェース上でピ
クセル・データを受信し、それをビデオ Sync ジェネレータ用のフォー
マットに変換します。32 ビット幅ピクセル・データの最下位バイトは取
り除かれ、残りの 24 ビットはコアの Avalon-ST 出力インタフェースに
直接接続されます。
SOPC Builder でのコアのインスタンス化
SOPC Builder 内のピクセル・コンバータ・コア用の MegaWizard イン
タフェースを使用して、システムにコアを追加します。以下のパラメー
タをコンフィギュレーションすることができます。
Source symbols per beat — Avalon-ST ソース・インタフェースでのビー
トあたりのシンボル数。
23–6
暫定サポート
Altera Corporation
2008 年 5 月
デバイスおよびツールのサポート
信号
表 23–3 に、ピクセル・コンバータ・コアの入力信号と出力信号を示しま
す。
表 23–3. ピクセル・コンバータの入力インタフェース信号
信号名
幅（ビット）入力 / 出力
説明
グローバル信号
clk
1
入力
reset_n
1
入力
data_in
32
入力
入力ピクセル・データ。1 ビートで転送される 4 つの 8 ビッ
ト・シンボルが含まれます。
data_out
24
出力
出力データ。1 ビートで転送される 3 つの 8 ビット・シン
ボルが含まれます。
sop_in
1
入力
eop_in
1
入力
ready_in
1
入力
valid_in
1
入力
empty_in
1
入力
sop_out
1
出力
eop_out
1
出力
ready_out
1
出力
valid_out
1
出力
empty_out
1
出力
未使用。
Avalon-ST 信号
対応する出力信号に直接接続されています。
入力信号から直接接続されています。
デバイスおよび
ツールの
サポート
ビデオ Sync ジェネレータ・コアおよびピクセル・コンバータ・コアは、
すべてのアルテラ・デバイス・ファミリをサポートしています。
ハードウェア・
シミュレー
ションの
考慮事項
標準 60 Hz リフレッシュ・レートの場合、ビデオ Sync ジェネレータ・
コアのシミュレーション長を 16.7 ms 以上に設定して、フル・ビデオ・
フレームを取得します。ビデオ・フレームのサイズによっては、シミュ
レーションの完了まで非常に長く時間がかかる場合があります。
Altera Corporation
2008 年 5 月
23–7
暫定サポート
Quartus II ハンドブック Volume 5
参考資料
この章では、「Avalon Interface Specifications」を参照しています。
改訂履歴
表 23–4 に、本資料の改訂履歴を示します。
表 23–4. 改訂履歴
日付および
ドキュメント・
バージョン
変更内容
2008 年 5 月
v8.0.0
両方のコアに新しいパラメータを追加。
2007 年 10 月
v7.2.0
初版
23–8
暫定サポート
概要
Quartus II ソフトウェア v8.0
のリリースに準拠するよう
に更新。
—
Altera Corporation
2008 年 5 月

Download Report