MAX3885

19-4767; Rev 2; 1/99
NUAL
KIT MA
ATION
U
EET
L
H
A
S
V
A
E
T
WS DA
O
L
L
O
F
概要 ___________________________________
特長 ___________________________________
MAX3885はSDH/SONETアプリケーションにおいて、
2.488Gbpsのシリアルデータを16ビット幅の
155Mbpsパラレルデータに変換するのに最適なデシリ
アライザです。+3.3Vの単一電源で動作し、PECLシリ
アルクロック及びデータの入力を受けて、高速ディジ
タル回路とのインタフェース用に低電圧差動信号
（LVDS）クロック及びデータ出力を提供します。さらに、
データのリアライメントとリフレーミングをするため
の同期入力LVDSを備えています。MAX3885は、拡張
工業用温度範囲（ - 4 0 ℃ ∼ + 8 5 ℃ ）のものが 6 4 ピン
TQFPパッケージで提供されています。
◆ 電源：+3.3V単一電源
◆ 2.488Gbpsシリアルから
155Mbpsパラレルへの変換
◆ 消費電力：660mW
◆ LVDSデータ出力と同期信号入力
◆ PECL自己バイアス入力でACカップリングが可能
◆ データのリアライメント及びリフレーミング用
同期入力
アプリケーション _______________________
型番 ___________________________________
2.488Gbps のSDH/SONET伝送システム
PART
アッド/ドロップマルチプレクサ
MAX3885ECB
ディジタルクロスコネクト
TEMP. RANGE
PIN-PACKAGE
-40°C to +85°C
64 TQFP
Pin Configuration appears at end of data sheet.
標準動作回路 ______________________________________________________________________
VCC = +3.3V
VCC = +3.3V
VCC
VCC = +3.3V
133W
PD15+
133W
100W*
SD+
PD15-
MAX3875
SD86.6W
SERIAL DATA
INPUTS
DATA
AND
CLOCK
RECOVERY
86.6W
•
•
•
MAX3885
OVERHEAD
TERMINATION
PD0+
100W*
VCC = +3.3V
PD0133W
133W
PCLK+
100W*
SCLK+
PCLK-
SCLK86.6W
SYNC+
86.6W
SYNCGND
*REQUIRED ONLY IF OVERHEAD CIRCUIT DOES NOT INCLUDE INTERNAL INPUT TERMINATION.
THIS SYMBOL REPRESENTS A TRANSMISSION LINE OF CHARACTERISTIC IMPEDANCE Z0 = 50W.
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com
MAX3885
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
MAX3885
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
ABSOLUTE MAXIMUM RATINGS
Positive Supply Voltage (VCC)...............................-0.5V to +7.0V
Input Voltage Level (all inputs)...................-0.5V to (VCC + 0.5V)
Output Current LVDS outputs .............................................10mA
Continuous Power Dissipation (TA = +85°C)
TQFP (derate 24mW/°C above +85°C) .......................1000mW
Operating Temperature Range ...........................-40°C to +85°C
Storage Temperature Range .............................-60°C to +160°C
Lead Temperature (soldering, 10sec) .............................+300°C
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
DC ELECTRICAL CHARACTERISTICS
(VCC = +3.0V to +3.6V, differential loads = 100Ω ±1%, TA = -40°C to +85°C, unless otherwise noted. Typical values are at VCC = +3.3V,
TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
Supply Current
ICC
200
280
mA
PECL INPUTS (SD+/-, SCLK+/-)
Input High Voltage
VIH
VCC - 1.16
VCC - 0.88
V
Input Low Voltage
VIL
VCC - 1.81
VCC - 1.48
V
Input High Current
IIH
VIN = VIH(MAX)
-900
900
µA
Input Low Current
IIL
VIN = VIL(MIN)
-900
900
µA
0
2.4
V
100
mV
LVDS INPUTS AND OUTPUTS (SYNC+/-, PCLK+/-, PD_+/-)
Input Voltage Range
VI
Differential Input Threshold
VIDTH
Threshold Hysteresis
VHYST
Differential Input Resistance
RIN
Output High Voltage
VOH
Output Low Voltage
VOL
Differential Output Voltage
Change in Magnitude of Differential
Output Voltage for Complementary
States
Output Offset Voltage
ú V ODú
Differential input voltage = 100mV
Common-mode voltage = 50mV
-100
78
85
100
Figure 1
Single-Ended Output Resistance
RO
Change in Magnitude of SingleEnded Output Resistance for
Complementary Outputs
∆RO
V
V
250
VOS
∆VOS
Ω
1.475
0.925
400
mV
±25
mV
1.275
V
±25
mV
95
140
Ω
±2.5
±10
%
∆ú V ODú
Change in Magnitude of Output
Offset Voltage for Complementary
States
mV
115
1.125
40
AC ELECTRICAL CHARACTERISTICS
(VCC = +3.0V to +3.6V, differential loads = 100Ω ±1%, TA = -40°C to +85°C, unless otherwise noted. Typical values are at VCC = +3.3V,
TA = +25°C.) (Note 1, Figure 4)
PARAMETER
Maximum Serial Clock Frequency
Serial Data Setup Time
Serial Data Hold Time
Parallel Clock-to-Data Output Delay
SYMBOL
CONDITIONS
MIN
TYP
UNITS
2.488
GHz
tSU
100
ps
tH
100
tCLK-Q
200
ps
450
Note 1: AC Characteristics guaranteed by design and characterization.
2
MAX
fSCLK
_______________________________________________________________________________________
900
ps
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
(VCC = +3.3V, TA = +25°C, unless otherwise noted.)
4.2
4.1
4.0
SERIAL DATA-HOLD TIME (ps)
SERIAL DATA-SETUP TIME (ps)
VCC = 3V
0
MAX3885-02
100
MAX3885-01
VCC = 3.6V
4.3
80
60
40
20
0
25
50
75
100
-50
TEMPERATURE (°C)
-25
0
25
50
75
-25
VCC = 3V
150
100
25
50
TEMPERATURE (°C)
75
100
PCLK TO DATA OUTPUT PROPAGATION DELAY (ps)
MAX3885-04
VCC = 3.6V
200
0
25
50
75
100
TEMPERATURE (°C)
PARALLEL CLOCK TO DATA OUTPUT
PROPAGATION DELAY vs. TEMPERATURE
250
0
-80
TEMPERATURE (°C)
300
-25
-60
-50
100
SUPPLY CURRENT vs. TEMPERATURE
-50
-40
700
MAX3885-05
-25
-20
-100
0
-50
SUPPLY CURRENT (mA)
MAX SERIAL CLOCK FREQUENCY (GHz)
4.4
SERIAL DATA-HOLD TIME
vs. TEMPERATURE
SERIAL DATA-SETUP TIME
vs. TEMPERATURE
MAX3885-03
MAXIMUM SERIAL CLOCK FREQUENCY
vs. TEMPERATURE
600
500
400
300
200
-50
-25
0
25
50
75
100
TEMPERATURE (°C)
_______________________________________________________________________________________
3
MAX3885
標準動作特性 ______________________________________________________________________
MAX3885
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
端子説明 __________________________________________________________________________
端子
名称
機能
1, 2, 8, 16, 17,
24, 32, 33, 41,
48, 49, 57, 64
GND
グランド
3, 5, 7, 9, 11,
13, 25, 34, 42,
47, 56
VCC
+3.3V電源電圧
4
SD+
非反転PECLシリアルデータ入力。データはSCLK信号の正遷移で同期入力されます。
6
SD-
反転PECLシリアルデータ入力。データはSCLK信号の正遷移で同期入力されます。
10
SCLK+
非反転PECLシリアルクロック入力
12
SCLK-
反転PECLシリアルクロック入力
14
SYNC-
反転LVDS同期パルス入力。1ビット削減してデータのアライメントをシフトさせるため、
少なくともSCLK信号の4サイクルの間、SYNC信号をハイにするパルス。
15
SYNC+
非反転LVDS同期パルス入力。1ビット削減してデータのアライメントをシフトさせるため、
少なくともSCLK信号の4サイクルの間、SYNC信号をハイにするパルス。
18
PCLK-
反転LVDSパラレルクロック出力
19
PCLK+
非反転LVDSパラレルクロック出力
20, 22, 26, 28,
30, 35, 37, 39,
43, 45, 50, 52,
54, 58, 60, 62
PD0- to PD15-
反転LVDSパラレルデータ出力。データはPCLK信号の負遷移で更新されます。
21, 23, 27, 29,
31, 36, 38, 40,
44, 46, 51, 53,
55, 59, 61, 63
PD0+ to PD15+
非反転LVDSパラレルデータ出力。データはPCLK信号の負遷移で更新されます。
PD+
RL = 100W
D
V
VOD
PDVPD-
VOH
|VOD|
SINGLE-ENDED OUTPUT
VPD+
VOS
VOL
+VOD
VPD+ - VPDDIFFERENTIAL OUTPUT
0V (DIFF.)
0V
VOD, P - P = VPD+ - VPD-VOD
図1. ドライバ出力レベル
4
_______________________________________________________________________________________
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
MAX3885は、16ビットシフトレジスタ、16ビットの
パラレル出力レジスタ、4ビットカウンタ、PECL入力
バッファ及び低電圧差動信号（LVDS）入出力バッファで
構成され、2.488Gbpsのシリアルデータを16ビット幅、
すなわち155Mbpsのパラレルデータへ変換するデシリア
ライザです（図2）。入力シフトレジスタは、入力データ
にシリアルクロック（SCLK）入力信号の正遷移で継続的
にクロックをかけます。4ビットカウンタは、シリアル
PD15+
SD+
PECL
SD-
16-BIT
SHIFT
REGISTER
SCLK+
16-BIT
PARALLEL
OUTPUT
REGISTER
LVDS
PD15-
PECL
SCLK-
低電圧差動信号（LVDS）の入出力
PD1+
LVDS
MAX3885
PD1PD0+
LVDS
SYNC+
PD0PCLK+
4-BIT
COUNTER
100W LVDS
SYNC-
クロックの周波数を16分周し、パラレルクロック
（PCLK）
出力信号を発生させます。PCLK信号はパラレル出力レジ
スタにクロック同期をかけます。通常の動作は、入力
シリアルデータを16ビット毎に出力レジスタにラッチ
させるため、カウンタがSCLK周波数を16分周します。
同期信号入力（SYNC+、SYNC-）がデータのリアライ
メント及びリフレーミングをおこないます。SYNC信号
が少なくともSCLKの４サイクルの間ハイなら、パラレル
出力データはSCLKの１サイクル分のみ遅れます。この
リアライメントは、完全なPCLK信号２サイクルの間に、
SYNC信号の正遷移で実施されることを保証します。
結果的に、PCLKとデータ間のアライメントを１ビット分
シフトさせ、このPCLKサイクル間のデータの先頭ビット
はドロップします。図3のタイミング図と図4のタイミング
パラメータを参照してください。
LVDS
PCLK-
MAX3885は高速でデジタル回路とインタフェースに
必要なLVDS入出力機能を備えています。このLVDSは
IEEE 1596.3のLVDS規格に準拠します。さらに、
遷移時間の高速化、省電力化及び雑音余裕度の改善の
ため、スイングが500mVp-pから800mVp-pまでの
低電圧差動動作の技法を導入しています。正常に動作
させるために、パラレルクロック及びデータLVDS出力
（PCLK+、PCLK-、PD_+、PD_-）の反転と非反転出力
端子間に1 0 0Ωの差動DC終端処理を必要とします。
これらの出力をグランドに終端処理しないでください。
図2. ファンクションダイアグラム
D15
D14
D13
SCLK
SD
SYNC
PCLK
(LSB) PD0
D0
D16
D32
D48
D65
PD1
D1
D17
D33
D49
D66
•
•
•
(MSB) PD15
TRANSMITTED FIRST
ONE BIT HAS SLIPPED
IN THIS TIME SLICE
D15
D31
D47
D64
D80
図3. タイミング図
_______________________________________________________________________________________
5
MAX3885
詳細 ___________________________________
MAX3885
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
tSCLK = 1 / fSCLK
SCLK
tSU
tH
SD
PCLK
tCLK-Q
PD0–PD15
NOTE: SIGNALS SHOWN ARE DIFFERENTIAL. FOR EXAMPLE, SCLK = (SCLK+) - (SCLK-).
図4. タイミングパラメータ
なお、同期信号のLVDS入力（SYNC+、SYNC-）の間は
内部差動入力抵抗器100Ωで終端処理してありますの
で、外部終端抵抗器を必要としません。
THEVENIN-EQUIVALENT TERMINATION
+3.3V
133W
PECL入力
シリアルデータとクロックPECL入力（SD+、S D -、
SCLK+、SCLK-）はPECLソースとインタフェースする
とき、抵抗器の組み合わせで自己バイアス回路を構成
すると、53Ωの終端抵抗器がVCC - 2Vに対し必要です
（PECL入力終端処理例を参照）。結果的に50Ωの入力
抵抗と等価になります。
133W
MAX3885
ZO = 50W
PECL
INPUTS
ZO = 50W
86.6W
86.6W
アプリケーション情報 ___________________
ECL AC-COUPLING TERMINATION
PECL入力終端例
図5にPECL入力終端処理方法の例を示します。VCC 2Vに終端処理するための電圧がないとき、テブナンの
等価終端法を適用します。EC出力のICとインタフェース
するとき、MAX3885内部の自己バイアスは、簡便な
ECL ACカップリング終端処理でかけられます。
ZO = 50W
MAX3885
53W
ZO = 50W
PECL
INPUTS
-2V
レイアウト技法
最高の性能を発揮させるために、最適な高周波のレイ
アウト技法を使用してください。電源にはフィルタを
施し、グランドへの接続は最短距離でおこないます。
可能な限り複数のビアを使用します。さらに、MAX3885
の高速入出力とインタフェースするとき、標準インピー
ダンスケーブルの使用を推奨します。
6
53W
-2V
図5. PECL入力終端処理例
_______________________________________________________________________________________
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
VCC
GND
PD5-
PD6-
PD5+
PD6+
PD7-
PD7+
48
VCC
GND
PD8-
PD8+
PD9-
VCC
PD9+
GND
TOP VIEW
GND 49
32 GND
PD10- 50
31 PD4+
PD10+ 51
30 PD4-
PD11- 52
29 PD3+
PD11+ 53
28 PD3-
PD12- 54
27 PD2+
PD12+ 55
26 PD225 VCC
VCC 56
MAX3885
GND 57
24 GND
PD13- 58
23 PD1+
PD13+ 59
22 PD1-
PD14- 60
21 PD0+
PD14+ 61
20 PD0-
PD15- 62
19 PCLK+
PD15+ 63
18 PCLK-
GND 64
8
9
GND
VCC
SD+
VCC
SD-
VCC
GND
VCC
10 11 12 13 14 15 16
GND
7
SYNC-
6
SYNC+
5
VCC
4
SCLK-
3
VCC
2
SCLK+
1
GND
17 GND
TQFP
チップ情報 _____________________________
TRANSISTOR COUNT: 2820
_______________________________________________________________________________________
7
MAX3885
ピン配置 __________________________________________________________________________
パッケージ ________________________________________________________________________
TQFPPO.EPS
MAX3885
+3.3V、2.488Gbps、SDH/SONET
1:16 デシリアライザ、LVDS出力付
8
_______________________________________________________________________________________

Download Report