安全を支える高信頼性技術と故障予測/回避技術

安全を支える高信頼性技術と
故障予測/回避技術
不良・故障検知により、電子部品の寿命を予測
故障回避技術
不良が発生する前に、回路技術や電圧
制御デバイスで不良を回避
不良検知技術
動作中に、環境モニタや加速試験で
不良になりうる状況を未然に予測
高信頼性メモリ
様々な環境下での動作マージンを改善す
るメモリセルや回路技術
Fault
Tolerance
Reliability
Functional
Safety
Detection
Avoidance
不良予測・回避技術
Memory BUS
RAM0
BIST
RAM2
RAM1
不良予測
故障回避
冗長
RAM
BIST
動作マージン拡大設計
自己診断
ASR0
ASR1
CVDD0
WL31
WL1
高信頼性
(Dependable memory)
高信頼性
(Dependable memory)
高信頼性技術
...
VDD
CVDD31
VDD
...
...
...
自己診断
ASW1
ASW0
...
WL0
WL driver
Pull-down
NMOS
WE
(write-enable)
・高信頼性を要求される自動車のあらゆるデバイスに適応可能
・小規模な追加回路 (SRAM Array に対して0.5%未満）
・消耗パーツのように電子デバイスの交換・メンテナンスが可能
Y0
...
Y31
より安全なシステムへの
ルネサスのアプローチ
より安全なシステム
 欠陥低減
 高信頼性プロセス
 信頼性評価技術
 動作マージン拡大
 不良予測
 不良回避
信頼性への取り組み
信頼性・品質を高める活動サイクル
確認
信頼性評価
・デザインレビュー
・信頼性試験
市場
ニーズ
作り込み
解析/分析
設計品質
時間的品質特性
・設計基準
・故障率
・MTBF,MTTF…
製造品質
故障解析
・製造プロセス
・スクリーニング
・故障モード
・解析方法…
車載用製品に適応する
品質マネジメントシステム
ISO/TS16949
要求事項
ルネサス固有の
品質マネジメント
一般製品
ISO9001要求事項
経年劣化や環境変化による
信頼性低下の課題
SRAMのDependabilityとは
ソフトエラー
Vthばらつき
NBTI
電源ノイズ
温度
製造起因、経時変化、環境変化など
さまざまな要因によってディペンダビリティが劣化
Nominal voltage
Operation fault
1E+20
Reliability (FIT)
電源ノイズ
1E+14
1E+08
1E+02
1E-04
0.6
Vthばらつき
NBTI劣化
温度 etc…
Soft error
0.8
1.0
1.2
1.4
(V)
ディペンダビリティが劣化すると、SRAM不良が増加
Dependable SRAM
Technology
Autonomic dependable memory system
動作マージンを改善する
メモリセルや回路技術
動作マージン拡大設計
ASR0
ASR1
CVDD0
CVDD31
VDD
...
...
...
...
VDD
WL31
ASW1
WL1
ASW0
...
WL0
Pull-down
NMOS
WL driver
WE
(write-enable)
...
Y0
Read assist circuit
・WLを下げてマージン改善
不良予測技術
Y31
Write assist circuit
・セルバイアスを下げてマージン改善
動作中に、環境モニタ回路 (温度・電源など)
やSRAMを加速試験することで、不良になり
うる状況を未然に予測
Memory BUS
RAM0
BIST RAM2
RAM1
冗長RAM
BIST
・ Runtimeでメモリテスト(BIST)を実行
・ BIST中は冗長RAMに自動でデータSwapすることで、
ユーザー動作不変
不良回避技術
不良になりそうになったら、回路技術や
電圧制御で回避する
No Error OK
BIST
Error
Assist level Max?
no
Assist level Up
yes
Over drive VDD
Dependable SRAMの応用
セキュリティのニーズ
鍵・IDの保護には
サイドチャネルアタック
対策を行った、
耐タンパ設計が必要
暗号機能
通信・ネットワーク
セキュリティ（暗号技術）
認証
End to Endの
機器認証
(証明書・署名等)
セキュリティ
ニーズ
暗号理論の歴史
サイドチャネルアタックと対策の歴史
鍵・ＩＤ保護
セキュリティ情報の
保護管理
(セキュアMCU)
自動車に要求されるセキュリティ
ランダムレイアウト
AES：Rejndael暗号(2001)
ノイズジェネレータ/電流制御
タイミング撹乱
RSA暗号方式の実用化(1996)
理論の発見は1977年
DES暗号方式(1977)
剥離解析
電磁波解析
単純電力解析
電力差分解析
線形読解法(1993)
タイミング解析
差分読解法(1989)
自動車にも高いセキュリティが要求される
Dependable SRAMの応用
自動車における課題
自動車における想定される被害
偽チップ (複製)
⇒純正と偽った商品の流通
(EV/PHEV用バッテリー、電源ケーブル等)
保証されていないバッテリーの使用。最悪は燃えるケースも
⇒バックドアを使った個人情報の流出
クレジットカード情報、個人住所などの悪用。被害金額が膨大
偽造バッテリー
個人情報
ＥＣＵの改竄
⇒ＥＣＵ内部の設定変更
(リミッターカット等)
リミッターカット、燃料費調整など⇒重大事故への発展。
⇒走行距離の偽造
タコメーターの初期化
⇒中古車市場における不正な金額での取引
・
・
・
⇒自動車の盗難(イモビライザーへのアタック等)
イモビライザーを攻撃
⇒鍵が無くても車を盗難可能
Dependable SRAMの応用
デバイス固有ID(PUF)生成機能
複製困難なデバイス固有ID
e-Finger
print
SRAM bit
pattern
デバイス毎に異なる
電子指紋技術
製造の揺らぎを利用した電子指紋技術
SRAMによるID生成機能
Memory operation
ID generation
VWL
VWL
VDD
VDD VDD
N0
N1
Memory
operation
Pass
Fail
N0
N1
ID generation
WL
N0
Flipped
WL
N1
Failures occur in only ID
generation mode.
＜通常時＞
普通のSRAMとして動作  IDは完全に秘匿
＜ID生成時＞
- WLのレベルを上げて不良発生
- 発生した不良のアドレスをIDとして利用
 SRAMの不良はTrのランダムばらつきによっておこるため
生成されるIDもランダムで高いユニーク性がある
 不良になる/ならないの不安定なアドレスを除外することで
生成されるIDの再現性を確保
対象の LSI からのみ生成できる
秘密の暗号鍵
Key Programming
Key management S/W
PUF
Step 1
デバイス固有
Helper data
デバイス固有
PUF
Step 2
デバイス固有
Helper data
デバイス固有
User Key
デバイス固有
Key
Seed
固定値
Key Reconstruction
Step 3
PUF
デバイス固有
Helper data
デバイス固有
デバイス固有
Key
Seed
User Key
固定値
PUF を用いたセキュリティ技術
Authentication
Secure storage
SoC
(Flash外付)
Secure MCU
との連携
②鍵情報を送付
②暗号通信
ROM
Helper
data
汎用
MCU
暗号 IP
①PUFで認証
ROM
PUF
①鍵情報を送付
PUF
暗号 IP
③暗号通信
Secure Comm.
汎用MCU
PUF
Helper
data
①鍵を生成
Cryptography
汎用MCU (独立)
PUF
ROM
暗号 IP
Helper
data
②暗号通信
汎用MCU
PUF
ROM
暗号 IP
Helper
data
暗号 IP
①鍵を生成
②プログラム
を復号
③プログラム
の実行
ROM
Helper
data
Program
(暗号化)
High-reliability Technology Ensuring
Safety and Technologies for Fault
Forecast and Prevention
Forecast of remaining lifetimes of electronic parts
through detection of faults and failures
Technology for
avoiding failures
Avoiding faults by circuit technology and
voltage control devices
Fault detection
technology
Conditions that may cause faults during
operation are forecast through environment
monitors and acceleration tests.
High-reliability
memory
Memory cells and circuit technologies that
improve operational margins under various
environmental conditions
Solution details
Fault
Tolerance
RAM0
Fault forecasting
Avoiding failures
Self-diagnosis
High reliability
(Dependable memory)
BIST
RAM2
RAM1
Design with larger operational
margins
ASR0
ASR1
CVDD0
WL31
WL1
High reliability
(Dependable memory)
Redundant
RAM
BIST
...
Self-diagnosis
Memory BUS
...
VDD
CVDD31
VDD
...
...
Reliability Functional Detection
Safety Avoidance
Technologies for fault forecast and
prevention
ASW1
ASW0
...
High-reliability technologies
WL driver
WL0
Pull-down
NMOS
WE
(write-enable)
Y0
...
Y31
- Applicable to any devices of automobiles, which require high reliability
- Small addition of circuits (0.5% or less for SRAM arrays)
- Electronic devices can be replaced and maintained like consumable parts.
Partners
Renesas Approach
toward Safer System
Safer system
 Reduction of defects
 High-reliability process
 Evaluation technology for high
reliability
 Larger operational
margins
 Fault forecasting
 Avoiding faults
Efforts for Reliability
Cycle for better reliability and quality
Confirmation
Evaluation of
reliability
- Design review
- Reliability test
Market
needs
Realization
Analysis
Chronological
quality profile
Design quality
- Design standards
- Failure rate
- MTBF, MTTF ...
Manufacturing quality
Fault analysis
- Manufacturing process
- Screening
- Fault mode
- Analysis method...
Quality management system appropriate for
automotive products
ISO/TS16949
requirements
Renesas-specific quality
management
General products
ISO9001 requirements
Reliability Issues Related to
Aging and Environment Changes
SRAM dependability
Variation of Vth
Software errors
NBTI
Power source noise
Temperature
Degradation of dependability due to various causes
such as production errors, aging, and environmental
changes
Nominal voltage
Operation fault
1E+20
Reliability (FIT)
Power source
noise
1E+14
1E+08
1E+02
1E-04
0.6
Variation of Vth
NBTI degradation
Temperature, etc.
Soft error
0.8
1.0
1.2
1.4
(V)
Degradation of dependability increases SRAM faults.
Dependable SRAM
Technology
Autonomic dependable memory system
Design with larger operational
margins
ASR0
Memory cells and circuit
technologies that improve
operational margins
ASR1
CVDD0
CVDD31
VDD
...
...
...
...
VDD
WL31
ASW1
WL1
ASW0
...
WL0
Pull-down
NMOS
WL driver
WE
(write-enable)
...
Y0
Read assist circuit
- Improved margins
through lower WL
Fault
forecasting
technology
Y31
Write assist circuit
- Improved margins through lower cell bias
Conditions that may cause faults during operation are
forecast through environment monitoring circuits (for
temperature, power source, etc.) and SRAM acceleration
tests.
Memory BUS
RAM0
BIST RAM2
RAM1
Redundant
R
d d t
RAM
BIST
- Runtime memory test (BIST)
- Data are automatically swapped to the redundant RAM
during BIST so that the user operation is not affected.
Fault avoiding
technology
Any fault that may materialize is avoided by
circuit technologies and voltage control.
No Error OK
BIST
Error
Assist levelMax?
no
Assist levelUp
yes
Over drive VDD
Utilization of Dependable SRAM
Security Needs
Encryption
technology
Protection of keys and IDs
requires a tamper-resistant
design that withstands sidechannel attacks
Communication/network security
(encryption technology)
Authentication
End-to-end
device authentication
(certificates/signatures)
Security
needs
Protection of
keys and IDs
Protection and
management of
security
information
(Secure MCU)
History of encryption theories
History of side-channel attacks and countermeasures
Security required for automobiles
Random layout
AES: Rejndael encryption (2001)
Noise generator / current control
Timing disturbance
Practical realization of the RSA
encryption method (1996)
The theory was discovered in 1977
DES encryption
method (1977)
Delamination analysis
Electromagnetic analysis
Simple powering analysis
Differential power analysis
Linear cryptanalysis (1993)
Timing analysis
Differential cryptanalysis (1989)
Utilization of Dependable SRAM
Issues of Automobiles
Envisioned damage to automobiles
False chip (duplication)
-> Circulation of imitation products
(batteries, power cables, and so forth for EV/PHV)
Use of batteries without quality assurance. This causes a fire in
worst cases.
-> Personal information leakage through the backdoor
Unlawful use of credit card information and residential addresses of
individuals. Large amount of loss
Personal information
Fabricated
battery
ECU falsification
-> Setting change in ECU
(e.g. cutting the limiter)
Cutting the limiter, fuel cost adjustment, etc. -> Leads to a
serious accident
-> Fabrication of travel distance
Initialization of the tachometer
-> Requesting unfair prices in the used car
market
・
・
・
-> Theft of automobiles (attack on the immobilizer, etc.)
Attack on the immobilizer
-> Auto theft is possible without
the key.
Generation of Device-specific ID
(PUF) by Dependable SRAM
Device-specific ID difficult to copy
e-Finger
print
SRAM bit
pattern
Digital fingerprint technology
providing different fingerprints for
different devices
Digital fingerprint technology that uses production
fluctuation
ID generation by SRAM
Memory operation
ID generation
VWL
VWL
VDD
VDD VDD
N0
N1
Memory
operation
Pass
Fail
N0
N1
ID generation
WL
Flipped
N0
WL
N1
Failures occur in only ID
generation mode.
<Normal time>
Operation as a normal SRAM device  ID is completely kept secret
<During ID generation>
- The WL level is raised to generate a fault.
- The generated fault address is used as the ID.
 Because an SRAM fault occurs with the randomness of Tr,
the generated ID has high randomness and uniqueness.
 By excluding addresses that are uncertain whether they
become faulty or not, reproducibility is achieved for the
generated ID.
Secret encryption key that can be
generated only from the target LSI
Key Programming
Key management S/W
PUF
Step 1
Device-specific
Helper data
Device-specific
PUF
Step 2
Device-specific
Helper data
Device-specific
User Key
Device-specific
Fixed value
Key Seed
Key Reconstruction
Step 3
PUF
Device-specific
Helper data
Device-specific
Device-specific
Key Seed
User Key
Fixed value
Security Technology Using PUF
Authentication
Secure storage
SoC
(external Flash)
Secure MCU
interoperation
2. Encrypted
communication
2. Sending key info
ROM
1. Authenticated
by PUF
Helper
data
Generic
MCU
Encrypted IP
Encrypted IP
1. Generating key
ROM
Helper
data
2. Encrypted communication
Generic MCU
PUF
Encrypted IP
Helper
data
3. Encrypted communication
Generic MCU
PUF
1. Sending
key info
ROM
PUF
Secure Comm.
ROM
Helper
data
PUF
Encrypted IP
Cryptography
Generic MCU
(independent)
PUF
Encrypted IP
1. Generating
key
2. Program
decryption
3. Program
execution
ROM
Helper
data
Program
(encryption)

Download Report