演習問題 PLAを用いたアドレスデコーダ • PLAを用いて3ビットアドレスデコーダを設計せよ ア ド レ ス デ コ ｜ ダ X2 X1 X0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 X2X1X0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 000 1 001 1 010 1 011 1 100 1 101 1 110 1 111 1 演習問題 PLA,メモリを用いた順序回路 • DFFを用いて下図の回路を設計せよ 0/0 00 1/1 11 0/0 1/0 1/0 0/0 01 X2 X1 X0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 I 0 1 0 1 0 1 0 1 Q1 拡大入力表 Q0 Q1 + Q0 + O 0 0 0 1 1 0 1 1 I IQ1O0 D1 D0 D1 D0 D1 D0 O 000 Q1 Q1 Q0 Q0 I Q1 O D1 D0 Q0 ア ド レ ス デ コ ｜ ダ 001 010 011 100 101 110 111 O Q1 Q1 D1 Q0 Q0 D0 Q1 Q1 D1 Q0 D0 Q0 1 問題 PLAを用いた論理回路 問題 PLAを用いた論理回路 • 次の論理式をPLAを用いて設計せよ • 下図のPLAの論理式を求めよ X X Y Y Z Z O O O= 問題 PLAを用いた比較器 X2 • 2ビット比較器をPLAを用いて設計せよ X2 X1 Y2 Y1 ZX ZY Zeq X2 X1 Y2 Y1 ZX ZY Zeq 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 X1 Y2 Y1 ZX ZY Zeq 3ビットアドレス 問題 メモリを用いた多数決回路 X1X2X3 • 3変数多数決回路をアドレスデコーダと メモリを用いて設計せよ Z1/2 :賛成過半数で可決 ZAll :満場一致で可決 X1 X2 X3 0 0 0 0 0 0 1 1 0 1 0 1 Z1/2 ZAll 1 X1 X2 X3 1 1 1 1 0 0 1 1 0 1 0 1 Z1/2 ZAll X1 X2 X3 1 1 1 1 ア ド レ ス デ コ ｜ ダ 2ビットデータ Z1/2 ZAll Z1/2 ZAll 000 001 010 011 100 101 110 111 2 問題 PLA,メモリを用いた順序回路 • JKFFを用いて下図の回路を設計せよ 0/0 00 1/1 1/0 0/0 11 01 0/0 1/0 10 1/0 0/0 拡大入力表 I 0 1 0 1 0 1 0 1 Q1 Q0 Q1 + Q0 + 0 0 0 1 1 0 1 1 I IQ1O0 J1 O K1 J1K1 J0 K0 J0K0 O 000 Q1 Q1 Q0 Q0 I Q1 O J1 K1 J0 K0 Q0 ア ド レ ス デ コ ｜ ダ 001 010 011 100 101 110 111 O Q1 J1 Q0 J0 Q1 J1 Q0 J0 Q1 K1 Q0 K0 Q1 K1 Q0 K0 第15回課題(7月31日〆切) • • • • 提出日 月 日 学年 2年 ・ 3年 ・ 4年 学籍番号 氏名 3
© Copyright 2024 ExpyDoc
