SURE: Shizuoka University REpository
http://ir.lib.shizuoka.ac.jp/
Title
Author(s)
移動体通信用FET増幅器に関する研究
高木, 直
Citation
Issue Date
URL
Version
1995-09-28
http://doi.org/10.11501/3106988
ETD
Rights
This document is downloaded at: 2016-01-06T21:13:08Z
電子科学研究科囎蜘灘灘繊鎌灘
OOO2515567 R
難
静岡大学博士論文
移動体通信用FET増幅器に関する研究
1或澱
、｝阿淵・
纏ll
絵l
l。、瞬＿1
1 ．；・一一・ 孟
／／爲［伽期’
島．鱒＿＿騨一一“ua・・v．尊
1995年9月
高 木
直
目 次
1．序論…一一一一一…一一一一一一一一一一一一一一一一一………一…一一一 1
参考文献 ・…一一……一一…一一一………………一…………一…… 7
2．高出力FET増幅器…一…一…一一一…一…一……………一一…一一
10
2．1序言…………一一…一一………一…鴨｝一卿一嫡…一“ ’一 一一 ’” ”’”一一一一 d−
10
2。2 FETセルの構造と解析モデル ……一……一……一…………
12
2．2。l SIV構造FETセルへの適用 一一一一一一…一一……一一一一．＿
15
2．2．2 エアブリッジ構造FETセルへの適用 …一…一…………−
20
2．3 FETセルのゲート幅と合成数に関する検討 ………一……一一一一一
20
2。4 インピーダンス変成機能付き電力分配／合成器 …………一一一一一一一
28
2．5 4GHz帯チップ合成形内部整合FET増幅器 …一……………
32
2．5．1設計…一一一一一一一一一一一一一一一…一………一一一一…
32
2．5．2 試作結果 一一一一一一一一一一一一一一一一一一…一……一一一…
38
2。6 28GHz帯モノリシック電力合成形FET増幅器とこれを用いた
1W増幅器モジュrル ー…一………一一…一…一…………一…
42
2．．6．1 28GHz帯モノリシック電力合成形FET増幅器…一……
42
2．6．2 1W増幅器モジュール …一……………一…一……一…
46
2．7結言一……一…一……一一……一…………一……一…一一一一
50
参考文献 ・……………一一一…一…………一一一一“…一・一一… …“…
51
3．並列動作FET増幅器の安定化 …一一………一…一…………一一…
52
3．1序言一………………一………………一一……一一一一
52
3．2 並列動作FET増幅器におけるループ発振 …一…一…………一一
54
3．2．1 解析モデル ー一一………一…一一一一…一……一……一…
54
3．2．2 ループ発振の発振条件 一一一一一一一一……一………一…
55
3。2．3 試作増幅器における計算および実験結果 一一………一一…
67
（ア） 適用例1 −一一一一一一一一＿＿．．＿＿＿，＿一．．一＿＿．＿＿＿
67
一i＿
（イ） 適用例2 −一一一一一一一一一一一一一一一一一一一一一一一一一一一一 72
3。3 FET増幅器におけるfo／2の電力の発生に伴う不連続動作 …… 77
3。3．1 解析モデル ……………一一一一一一一………一一…一一一一一… 77
3．3。2 fo／2の電力の発生に伴う不連続動作の発生条件と
その計算法 ………一…一……一……………一一一一… 78
（ア） fo／2波に対するSパラメータ ー……一…………一一一一… 78
（イ） fo／2波に対する並列動作FET増幅器のループ発振
条件とその計算法 一一一一一一一一一一一一一一一一一一一一一一一一… 84
3。3．3 試作増幅器における計算および実験結果 一一一一一一一一一一一一一一… 86
3．4結言…一一一一一一一一一一一一一一一一一一一一一一一一一一一一…一一一一・一一一・一一k 一一一一一一一一一一…104
参考文献 一………………一………………一一一………一……… 105
4．高効率FET増幅器 …………一…一…一……一…………一一…一… 106
4。1序言…一一一一一一一一一一一一一一一一一一一一一一一一一一一一…一一一一一一一一一一一一一…106
4．2 基本波および2倍波にたいする最適負荷インピーダンスの決定 一…−108
4．2．1 2倍波注入ロードプル …一…一一一…一……一……一一…… 108
4．2．2 基本波ロードプル ー一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一113
4．3 集中定数素子を用いた2倍波処理回路 一一一一一一一一一一一一一一一一一一一一一… 115
4．4 増幅器の設計……一……一……一一………………一一一一…… 116
4。4。1 多段増幅器のFETゲート幅の決定 ……一…一………一一 116
4．4．2 4段増幅器 一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一… 122
4．5 実験結果 一…一一一一…一一一一一一一一…一一一一一一一一一一一一…一一一…一一一… 123
4．6結言…一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一…128
参考文献 ……………一…一…一…一…一一…一…一……一……一…− 129
5・低ひずみFET増幅器一…………一……一…一…一…………一一…−130
5．1序言一・一一…一一一一一一一一一一一一一一一一一一…一一一一一一一。一一一一一一一…一一一一…130
5．2 フーリエ変換を用いた単一信号によるひずみ解析 ………一一…… 131
5．2。1 解析法 一・一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一… 131
＿ii＿
5。2。2 1Mの計算法 ……一一一一…一…一一一一一……一一一一一…一一一一
133
5。2．3 NPRの計算法 ……一……一……一一…一……………
134
5．3 低ひずみ増幅器への適用 ………一一………一………一……−
144
5．3．1 低ひずみ増幅器の構成と特性 一……………一…一…一…
144
5・3・2 1MとNPRの測定結果と解析結果の比較 一一……＿＿＿
145
5．4結言………………一一一一一……一………一一一…一……
150
参考文献 ……一………一…一………一一……一一………………一
151
6．ミリ波高出力・高利得FET増幅器 ………一……一…一………一一…
152
6．1序言一一一……一………一一一…一一…一………一一一…………
152
6。2 Tandem−FET −一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一
153
6．3 Tandem−FETを用いたミリ波モノリシック高出力増幅器…−
159
6．4結言一…一…一一一一………一一……一……一一…一一…………
167
参考文献 ………一………一一……一……一……一一…一…………一
168
7．結論……一一………一一一一…一……………一…一……………169
謝辞・一一一一一・一一一一一一一一一一一一一一一。一一一一一一一一一一一一一一一一一一一一一一一一一一一一一…173
t．．一一
奄奄堰Q
第1章 序 論
携帯電話やコードレス電話を始めとするマイクロ波を用いた移動体通信の多様化、大衆
化が欧米・日本を中心に急速に進展している。日本における携帯電話は、1979年にア
ナログ方式のサービスが開始され、その後、大容量化や携帯機の小形・軽量化により普及
してきた。1993年にはディジタル方式のサービスが開始され、また、1994年に携
帯機端末販売の自由化が開始され、これを契機に需要はさらに拡大しっっある。
これらの移動体通信機器の送信機には、高出力な電力増輻器が必要である。マイクロ波
帯の電力増幅器として、従来、電子管を用いたTWTA（Travelling Wave Tube Ampli−
fier）があるが、装置の小形・軽量化、低価格化、高信頼化等の要求から、比較的低い周
波数帯のものからSSPA（Solid State Power A叩1ifier）に置換されっっある。とくに、
近年のFET（Field Effect Transistor）に代表されるマイクロ波半導体の製造技術の進
歩は目覚ましく、SSPAとしてFET増幅器が広く用いられており、これに伴い、FE
T増幅器の高出力化が要求されている。
FET素子は一般に単位ゲート幅当たりの出力が低いため、高出力を得るためにはゲー
ト幅を増大したり、多数のFET素子を並列動作させその出力を合成したりして高出力化
が図られる。このため、高出力FET増幅器の設計においては、大きなゲート幅のFET
素子から出力を効率良く引き出す回路構成法や、並列動作時におけるFET素子のばらっ
きに起因する不安定動作の抑圧が重要となる。
移動体通信の携帯機では、限られた電池容量で長時間通信を行うために低消費電力化が
望まれている。このため、特に、電力消費の大きい送信用電力増幅器の高効率化が重要に
なる。また、携帯機では、持ち歩いて使用するため小形・軽量であることが望まれており、
個々の部品の小形・軽量化も重要となる。
携帯電話やコードレス電話では、これまでアナログ変調方式が採用されてきたが、音声
通信だけでなくデータ通信等の伝送内容の多様化や加入者の増大に対応するためディジタ
ル変調方式の導入も進められている。ディジタル方式携帯電話では送信用電力増幅器のひ
ずみによる通信品質の劣化を防ぐため、増幅器の高効率化、小形・軽量化に加えて低ひず
み化が要求される。一方、移動体通信の基地局には、大容量化の要求から、送信用電力増
幅器の大電力化、および多数キャリアを同時に増幅するマルチキャリア共通増幅機能が要
＿1一
求される・電力増幅器において多数キャリアを共通増幅すると、相互変調ひずみによるキ
ャリア間の干渉が問題となるため、特に低ひずみな性能が要求される。
現在・移動体通信には周波数として主にUHF帯（300MHz∼3GHz）が用いら
れている。しかし、加入者の増大に伴いUHF帯だけでは周波数が足りなくなると予想さ
れ、UHF帯以外の高周波数帯の利用が考えられている。特にミリ波帯は、未使用の周波
数が多いこと、他の通信システムとの干渉が少ないこと、通信端末の小形・軽量化が期待
できることなどから・将来のパーソナル通信や移動体衛星通信等の周波数として期待され
ている・しかし・ミリ波帯を利用できるようにするためには今後、半導体回路の高性能化
および低価格化が必要であり、今後の技術開発に負うところが大きい。
近年のFETを始めとするマイクロ波半導体の製造技術の進歩はめざましく、以上のよ
うな移動体通信システムの送信用電力増輻器のほとんどがFET増幅器で構成されっっあ
る。
本論文では、移動体通信用FET増幅器に関して、回路設計の観点から高出力化、高安
定化、高効率化、低ひずみ化、高周波化の課題に対して筆者が行った研究結果を述べる。
なお、ここで述べるFET増幅器の設計法は移動体通信機器に限らず、衛星通信、レーダ、
センサー等のマイクロ波を用いたシステムの送信用電力増幅器の設計にも広く適用できる
ものである。
2章は、高出力FET増幅器に関する研究成果である（1）・（2）。FET増幅器の高出力
化は、素子構造および回路設計の両面からの改良によって達成される。前者にっいては、
素子の高耐圧化および熱抵抗低減のための改良が進められている。高耐圧化のための一っ
の方法として階段リセス（StepPed Recess）構造FET（3》がある。また、熱抵抗低減の
ための熱放散の良い素子構造として、PHS（Plated Heat Sink）《4》やSIV（Source
Island Viahole）《5）等がある。一方、後者の回路設計については、 F E T素子内の単位
FETの出力を効率良く引き出す合成回路の設計が重要となる。一般に低周波数帯ではF
ET素子のゲ臨を増大して高出力化を図っている．しかし、ゲート麟大に伴L・素子
寸法が波長に比べて無視できなくなると、素子内の単位FETが均一動作をしなくなり、
この結果・出力を効率良く引き出すことができなくなる問題がある。このような問題を解
決する方法として・ゲート幅が小さなFETセノレを複数個並列動作させ、その出力を合成
一2Pt
する方法がある・ここでは・①FETセルを複数の単位FETと接続用伝送線路とから成
る解析モデルで表わし・これを用いてFETセルのゲート幅を決定する方法、②電力分配
／合成器の損失を考慮した時に、要求される出力を最も効率良く実現するためのFETセ
ルのゲート幅と合成数の決定方法、さらに、③複数のFETセルの出力合成回路として
1／4波長線路を用いて構成されインピーダンス変成器の機能を兼ねた電力分配／合成器
を提案する。また・ここで提案したFETセルのゲート幅および合成数の決定法、および
インピーダンス変成機能付き電力分配／合成器を、4GHz帯高出力FET増幅器に適用
した結果について述べる。4GHz帯高出力FET増幅器では、マキシマリ・フラット形
多段インピーダンス変成器の機能を兼ねた電力分配／合成器を考案し、4個のFETチッ
プ出力を合成したチップ合成形内部整合FET増幅器を試作し、衛星通信の帯域をカバー
する3．5∼4．2GHzの帯域において43dBm以上の出力を達成した（D。このF
ET増輻器はINTELSAT一孤やN−STARを始めとする衛星搭載SSPAの高出
力段増幅器に使用されている。また、この設計手法をモノリシック増幅器に適用した例と
して・28GHz帯高出力FET増幅器について述べる。ここでは、モノリシック構造に
適した平面形電力分配／合成器を考案し、これを用いたモノリシック電力合成形FET増
幅器を試作し、28GHz帯で世界に先駆けて29dBm以上の出力を達成した《2）。こ
のFET増幅器はKa帯衛星通信地球局の送信用電力増幅器に使用されている。
3章は、並列動作FET増幅器の高安定化に関する研究成果である《6》・《7）。高出力F
ET増輻器では、一般に複数のFET素子を並列動作させその出力を合成することにより
高出力化を図るが、FET素子を並列動作させる場合、各FET素子とこれを接続する電
力分配／合成回路とから成るループの存在により、発振（以下ではこれをループ発振と呼
ぶ）したり、入力電力（周波数fo）を増大した時にfo／2の電力の発生に伴って利得
が不連続に変化する（以下ではこれをfo／2の電力の発生に伴う不連続動作と呼ぶ）現
象を生じることがある。このため、高出力FET増幅器の設計においては、このようなル
ープ発振やfo／2の電力の発生に伴う不連続動作を防止することが重要となる。
ループ発振については、FET素子のばらっきに起因する奇伝搬モードの存在により生
じることが先に報告されている《8）・（9）。しかし、マイクロ波帯の並列動作FET増幅器
のループ発振を定量的に解析した例は無く、これを防止する設計手法も明確でなかった。
一3一
ここでは、並列動作FET増幅器におけるループ発振条件式を導出するとともに、比較的
複雑になる実際の回路において発生の有無を計算により求める新しい方法を提案している。
試作モデルについての計算結果は実験結果と良く対応しており、本解析法の妥当性が確か
められた（6＞。
一方、fo／2の電力の発生に伴う不連続動作にっいては、その発生メカニズムおよび
それを防止する回路設計法にっいての報告例は見当たらない。ここでは、その発生メカニ
ズムにっいて検討し、これが周波数fo／2の一種のループ発振により生じることを明ら
かする。FET素子に入力電力として周波数foの大きな信号を入力すると、FETは非
線形動作をし、回路中に存在する雑音信号とミキシングされた結果、新たな周波数の信号
を生み出す。雑音信号のうち、特に周波数fo／2の成分を考えると、ミキシングにより
生じた出力信号周波数もfo／2となる。並列動作増幅器では、上記ループ発振と同様な
動作メカニズムにより周波数f◎／2の出力信号が、ループの存在により、再びFETの
入力信号となる。このため、回路条件によっては周波数fo／2で発振が生じることにな
り、この時、信号周波数foに対する利得が不連続に変化することになる。ここではl
fo／2の電力の発生に伴う不連続動作の動作メカニズムおよび発生条件式を導出すると
ともに・比較的複雑になる実際の回路においてこれを計算により求める方法を提案してい
る。試作モデルにっいての計算結果は実験結果と良く対応しており、本解析法の妥当牲が
確かめられた（7》。ここで得られた、計算法は2章で述べた増幅器をはじめとして多くの
並列動作増幅器の設計に適用されている。
4章は、高効率FET増幅器に関する研究成果である《1°）。FET増幅器の高効率化を
回路的に達成する手法として、基本波および高調波に対する終端条件を最適化し、FET
素子の出力端子に印加される電圧および電流波形を整形することにより、高効率化を図る
F級動作があるm）。F級動作における理論最大効率は100％である。しかし、 F級動
作では、全ての偶数次高調波に対する負荷インピーダンスを短絡、また、全ての奇数次高
調波に対する負荷インピーダンスを開放とする必要がある。一方、実用を考えた場合、処
理できるのは低次の高調波に限定される。高調波の寄与は低次のものほど大きいことが報
告されており・高調波のうち2次までを最適に終端することにより、理論上最大効率が
86％になるく12》。ここでは、2次高調波までを最適に終端した高効率増幅器の設計法と
一4＿
して・①2倍波注入m−・ドプル法および基本波ロードプル法を組み合わせることによる最
適な負荷インピーダンスの設定法、②集中定数回路素子を用いた2倍波並列共振回路と短
い位相調整線路とで構成される小形な高調波処理回路、③ドライバ段を含めた多段増幅器
の効率を最大とする各増幅段のFETゲート幅の決定法について述べ、高効率FET増幅
器の設計法を提案する。UHF帯モノリシック4段FET増幅器の設計に適用した結果、
従来相当品の1／8の大きさで・かっ、飽和出力31dBm、最大ドレイン効率63％の
従来品以上の良好な性能が実現された（10）。この増幅器はアナログ携帯電話の送信電力増
幅器として使用されている。
5章は・低ひずみFET増幅器に関する研究成果である（B｝。移動体通信システムの大
容量化の要求から、そこに用いられる増幅器には、しばしば多数のキャリアを同時に増幅
することが要求される。このような増幅器では、相互変調ひずみによるキャリア間の干渉
を抑えるため・低ひずみな性能が要求される。従来、増幅器の相互変調ひずみ特性を評価
するパラメータとして、2個のキャリアを共通増幅した時の相互変調ひずみ（IM；
Intemodulation）が主に用いられてきた。しかしこのパラメータは、共通増幅するキャ
リア数が増大した場合のひずみ特性を表現するには不十分である。マルチキャリア共通増
幅時の相互変調ひずみの評価パラメータとして、最近、マルチキャリアに見立てたホワイ
トノイズを入力信号に用いるNPR（Noise Power Ratio）がしばしば用いられる（14》
“5》
B従来、多数キャリアを共通増幅したときの増幅器の相互変調ひずみ特性を解析に
より求める方法として、単一信号で測定された増幅器の振幅・位相特性を多項式で近似し、
この多項式を用いて相互変調ひずみ成分を求める方法が用いられてきた（16）《2°）。しか
し、これらの方法では、測定された振幅および位相特性を広いダイナミックレンジで高精
度に表わそうとした時、多項式の項数を大きくする必要があり、NPRのような多数の入
力キャリアに適用しようとすると式が複雑になり見通しが悪い問題があった。ここでは、
マルチキャリア共通増幅器の解析における従来のこの問題を解決する新しいひずみ解析法
を提案する。この方法はフーリエ変換に基づき解析するもので、一一信号で測定された振幅
および位相特性の測定結果をそのまま用い、また、周波数領域で与えられた複数キャリァ
からなる信号を逆フーリエ変換により時間領域の信号に変換することにより、IMやNP
Rを高精度に算出できる。試作増幅器の基本波、IM，，IM5およびNPRの計算に適
一5一
用した結果・計算値と測定値は線形領域から飽和領域までの広い範囲で良く一致し、本解
析法の有効性が確かめられたく13》。ここで、得られた解析法は、衛星搭載用SSPAの設
計に適用されている。
6章は、ミリ波高利得・高出力FET増幅器に関する研究成果である（21）。 FET素子
の利得が急激に低下するミリ波帯では、高利得化が重要となる。ミリ波帯増幅器の高利得
化のためには、まず使用する素子の高利得化が重要であり、ゲート長の短縮やヘテロ接合
を用いたHEMT（High Electron Mobility Transistor）素子の高耐圧化（22》などの改良
が進められている。一方・回路設計の観点からは増幅器を縦続接続した多段構成が考えら
れる。しかし・利得が極端に低下するミリ波帯において高利得でかっ高出力な増幅器を得
ようとすると・そこで用いる電力分配／合成回路の損失が問題となる。また、寸法が大き
くなりモノリシックで構成できない問題もある。ここでは、ミリ波帯の高出力FET増幅
器の高利得化に有効なTandem−FETを提案する。Tandem−FETは短い伝
送線路を介して直結された駆動段FETセルと出力段FETセルから成り、 FETの利得
が低下するミリ波帯においても高利得が得られ、かっ、広帯域な性能が得られる特長があ
る。4個のTandem−FETとインピーダンス変成機能を兼ねた小形で低損失な電力
分配／合成回路とを半導体基板上に一体構成したモノリシック高出力増幅器を試作し、3
7GHz帯で小信号利得4．5dB，飽和出力27．3dBmの性能を得た（21）。これに
より、将来のミリ波パーソナル通信の送信用電力増幅器に対する展望が得られた。
7章は結論で・2章から6章までのまとめと今後の課題について述べる。
以上の研究成果は、いずれも電子情報通信学会誌その他に報告されている。
一6＿
参考文献
（1）Taka￡i T・・lkeda Y・・Yaman・uch撒，Takeda F． and Hashim。t。 T∵Hi窓h P。wer
GaAs FET AmpIifier Development’，Denshi Tokyo， No。32， PT）．148−152 （1993）．
（2）Takagi T・…Sein・K．，lida A．，K・biki Y．，盟itsui Y。 and Takeda F．：’A l watt 28
GHz Band Amplifier Using Clustered FETs’， 1985 1EEE 麗TT−S Int． 盟icr◎wave
Sy田posiu磁 Digest， PP．324−327 （1985）。
（3） Sakamoto S。・Sonoda T．，Ikeda Y。，Kasai N。，Sakayori T。，Igi S．，Yaman◎uchi 蟹．
・Takamiya S。 and Kashimoto Y。：’High Power and Hi窪h Efficiency GaAs FETs
in C Band’， 19th EuMC Proceedings， PP。225・−230， （1989）。
（4） Hirachi Y．，Takeuchi y．，Matsumura T． and Ohta K．：’A NoveI Via Hole P． H． S．
Structure in K−band Power GaAs FET’， 1981 1EEE Int． Electron Device
Meeting， Tech． Digest， pp脅676・−679 （1981）。
（5） Kobiki 盟。・Mitsui Y．，Sasaki Y。，Komaru 盟。，Se‡no K．，and Takagi T．：’A Ka−Band
GaAs Power 盟蟹IC’， 1985 1EEE 麗icrowave and 蟹illimeter一騨ave 蟹oR◎1ithic
Circuits Sy皿Posiu皿 Digest， pp。31−34 （1985）．
（6） 高木 薩，池田 幸夫，浦騎 修治：e並列動作FET増額器におけるループ発振の解析”， 信学技穀 MW89−59， pp．69−74
（1989−07）．
（7） Takagi T．，Mochizuki M．．Itoh Y。 and Tsuji S．，：’AnaIysis ◎f High Pcwer FET
A恥Plifier Instability due to fo／2 Loop Oscillation’， 1994 Asia−Pacific
蟹icr◎wave Conference Proceedings， PP。571−574 （1994）．
（8） Kassakian J． G． and Lau D．：’An Anaiysis and ExperimentaI Verification of
Parasitic Oscillation in Paraileled Power MOSFETs’， IEEE Trans． Electron
Devices， ED−31， 7， pp．959−963 （July 1984）．
（9） Freitag R． G．，Lee S． H． and Krafesik D。 M．：’Stability and Improved Circuit
Modeling Considerations for High Power 翼MIC A孤PIifiers’， 1988 1EEE MTT−S
Int． 盟icrowave Symposium Digest， PP．175−178 （1998）．
（10） 高木 直，池田幸夫，中島康晴，橋本 勉：a高調波処理國路を用いた高効率UHF帯モノリシヲク多段FET増輻器の設計法”，電子情報通信学会論文誌C−1，
J76−C−1， 11， pp．389−398 （1993−11）．
一7一
（11） Sinder D．鼠：”A The◎retical Analysis and Experimental Confirmatio藪 of
Optimally Loaded and Overdriven RF Power A皿Plifier’， IEEE Trans。 EiectroR
Devices． El）−14， 12， PP．851−857 G）ec．1984）．
（12）N・j」ma T・and Nishiki S．・’High Efficiency Micr。wave Hartu。nic Reac重i。n
Amplifier’・ 1988 1EEE MTT−S Int． Microwave Sy皿posium Digest， PP．1007−−1010
（1988）．
（13） Takagi T・・Ogura S．，Ike（玉a Y．，Suematsu N．：’Intetmoduiation and Noise Power
Ratio Analysis of 璽ultiple−Carrier A皿PIifiers Using 翌）iscrete Fourier
Transfor澱ち IEICE Tralts。 Electron．， E77−C， 6， PP。935−941 （June 1994）．
（14）lnada R・・Ogawa H．，Kitazume S． and Desantis P．、’A C。mpact 4GHz Linearizer
f・r Space Use’・E聡Trans葱cr・wave The・ry and Tech．， MTT−34，12，
PP．1327−1332 （Dec。 1986）．
（15）M・・challa S・・Katz A． aRd Aubert D． E．・’An lnte騨ed Ku−Band Li鷺earizer
Driver A加Plifier f・r TWTAs with HighrGain and Wide Bandwidth−， AIAA 14th
Internati・na1 C・m翻cati・ns Satellite Systems C・nference， PP．167，．174
（1992）．
⑱留estc・tt RJ・：’lnvestigati・n・f臨iple f』．／f． d』． Carriers thr。ugh a
Satellite t・w・t Operating Near t・Sa加rati・ガ， Pr・ceeding。f IEE，114，6，
pp．726−740 （June 1967）．
（17）麗edhurst R・G・and Harris R．A．・’Calculati・n。f N。nlinear Dist。rti。n
Pr◎ducts ’・ Proceeding of IEE， 115， PP．909−917 （July ユ968）．
（18）佐々描・職・繕UHF欄にお欄蝋ひずみ嚇”，テレビジ，ン学会議24，12， PP．．958．．964
（1970−12）．
（19）野島難岡襯燃べき級数X示による進繍幡入出襯灘の解祈とひずみ灘へ嘲・，電子欝会灘．
」6・4−B， 12， pp。1449−−1456 （1981−12）．
（20） 末揆 憲治， 飯田 瞬夫， 高木 直， 浦崎 修治：a弱V｝葬擦形顧域における多数キャリヤ共透増幅器の枳互変調ひずみ簡易計算法”．
電子情報遷悟学会譲文誌C−L J78−C−1， 3， pp。187−−193 （1995・−3）．
一8＿
（21）
Takagi T−Se・in・K．，Kashi脚a T．，Hashim・t。 T． and Takeda F．、’A翻1畑eter−5
響ave 璽onolithic High Po珊er Amplifier Using a Novel Ta雛de阻 FET’， IEICE
Trans。 Electron。・ 艶｝75−C， 6， PP。669−673 （JUN￡ 1992）．
（22）
Fujii T．，Sakam・t・S．，S・n・da T．，Kasai翼一Tsu」i S−Ya血an。uchi LTaka艶iya S．
and Kashimoto Y。・−New Pseudom◎rphic 翼一 ／N f GaAs／lnGaAs／GaAs Power HE麗丁
響ith High Breakdown Voltages’， 1990 1EEE GaAs IC Sy猷posiu亜 Digest，
pp．109−112 （1990）．
＿9一
第2章高出力FET増幅器
2．1 序 言
高出力FET増幅器は・電子管を用いた従来のTWTAに比べて、高い信頼性、小形、
低電圧動作・取扱いが容易・等の優れた特長を有している。それゆえ、高出力FET増幅
器は移動体通信・衛星通信・地上マイクロ波通信などの通信システムの送信機として広く
実用されっつある。
FET増幅器では、一般に、多数の単位のFET（以下単位FETとよぶ）を並列に接
続してFETセルを構成し、さらに複数個のFETセルを並列動作させ、その出力を合成
することにより高出力化が図られる。しかし、使用する素子数が増大すると、信頼性が低
下したり・装置が大きくなるなどの問題が出てくる。このため、素子レベルにおける高出
力化を図り使用する素子数の低減を図ることが重要である。
FET増幅器の高出力化は、単位FETやFETセルの構造および分配／合成回路の両
面からの改良によって達成される。前者の単位FETやFETセルの構造にっいては、高
耐圧化および熱抵抗低減のための改良が進められている。高耐圧化のための一っの方法と
して、階段リセス（Stepped Recess）構造FET（1＞がある。また、熱抵抗低減のための
熱放散の良い構造として、PHS（Piated Heat Sink）（2》やSIV（Source Island
Viahole）く3）などがある。一一方、後者の分配／合成回路については、 F E T増幅器内の単
位FETの出力を効率良く引き出す合成回路の設計が重要となる。ここでは、回路設計面
からみた高出力FET増幅器の設計法について述べる。
FETは単位ゲート幅当たりの出力に限りがあるため、FET増幅器の高出力化を図る
ためにはFETのゲート幅を増大することが必要である。FETのゲート幅を増大する一
般的な方法として、まず、単位FETを単純に並列に接続してゲート幅を増大させたFE
Tセルを構成し、さらに、複数のFETセルを並列動作させその出力を合成することがあ
る。必要なゲート幅を実現しようとする時、FETセルのゲート幅が大きい程使用するF
ETセル数が少なくなり回路構成が簡単になる。しかし、多数の単位FETを並列に接続
してFETセルのゲート幅を増大していくと、FETセルの幅寸法も増大していく。FE
Tセルの幅寸法が波長に比べて無視できなくなる領域では、FETセル内の各単位FET
＿10一
の入出力端子にかかる高周波電圧に振幅、位相差が生じ、均一動作をしなくなり、各単位
FETが本来有している利得や出力が効率良く引き出せなくなるという問題が出てくる。
このため・高出力FET増幅器の設計では、まず単位FETが均一動作をするようなFE
Tセルの最適なゲート幅を決定し・次にFETセルの出力を低損失な電力分配／合成器で
合成する必要がある。ここでは、複数の単位FETとそれらを接続する伝送線路とからな
るFETセルの解析モデルを提案し、単位FETが均一に動作するためのFETセルの構
成条件を求めている。
一方、FETセルのゲート幅をむやみに小さくすることはFETセルの合成数が増大す
るため、分配および合成回路の寸法が大きくなるとともに、回路損失が増大する問題がで
てくる・このため・要求出力を得る時に最も効率が良いFETセルのゲー禰と合成数を
決定する必要がある・ここでは・電力分配／合成器1こよる損失を考慮し鱒に最も効率良
く高出力性能を実現できるFETセルのi」’一一ト幅と舗数の決定方法にっし・て述べている。
高出力化のためには麟のFETセルの出力を小形で低損失な勧分配／合成器で合成
する腰がある・一方・高出加ET増儲で1ま、 FETの低い入出力インピーダンスを
伝送系の特性インピーダンスに整合させる回路が腰である．ここでは、インピーダンス
飴を顛し・かっ・電力合成を行う回路としてインt・・一一ダンス変麟能付き電力分配／
合成器を提案している。
上記の回路設計技術を舗した・4GHz帯2・Wチップ餓形内部盤FET鵜器、
および・28GHz帯モノリシッ蝿力合成形FET増縮の設計・試作繰について述
べる・4GHz帯20Wチップ合成形内纏合FET増幅器では、ゲート蜘2．6mm
のFETチップ姻の出力をインピーダンス変成機能付き電力分配／合成回路で餓する
ことにより・3・5∼4・2GHzの繊で飽和出力43−43．2dBmの朧を得た。
また・28GH滞モノリシッ蝿力合成形FET鵜器では、ゲート幅800ncmの
FETセル姻の出力を新たに考案した平面離の合成器で合成することにより、28
GHzで1dB利得圧縮点出力29dBmの性能を得た。
2。2 FETセルの構造と解析モデル
ここでは・まず・FETセルの代表的な構造としてSIV構造とエアブリッジ構造の
FETセルを示し・各構造に対応したFETセルの解析モデルを提案する。次に各解析モ
デルによる計算結果と実験結果との比較を行いモデルの有効性を示す。
図2・1（a）にSIV構造FETセルの構造を， （b）にエアブリッジ構造FETセ
ルの構造を示す。いずれのFETセルも、2個のゲートフィンガを含んで構成された単位
FETが複数個並列に配置され、各単位FETのゲートおよびドレイン端子が共通のゲー
トおよびドレイン電極にそれぞれ接続された構造になっている。このうち、SIV構造F
ETセルは、厚さ数10μmのGaAs基板上に構成され、各単位FETのソース電極は
それぞれ独立にバイアホールで裏面接地導体に接続された構造になっている。この結果、
高周波帯での利得を低下させる寄生のソースインダクタを低減できる特長があり、特にミ
リ波のような高周波領域で使用すると有効である。一方、エアブリッジ構造FETセルは、
適常のモノリシック集積回路で使用される厚さ100∼150μmのGaAs基板上に構
成され、隣接する各単位FETのソースはエアブリッジで相互に接続され一か所に集めら
れ、そこでバイアホールで裏面接地導体に接続される構造となっている。SIV構造FE
Tセルに比べ寄生のソースインダクタが大きくなるが、プrcセスが容易であることから、
マイクロ波帯のモノリシック高出力増幅器で比較的多く用いられている。以上のFETセ
ル構造は、用途や周波数帯に応じて使いわけられている。
図2．2（a）， （b）に、ここで提案するSIV構造およびエアブリッジ構造のFE
Tセルの解析モデルをそれぞれ示す。（a）のSIV構造FETセルの解析モデルは、複
数の単位FETとそれらのゲートおよびドレイン端子を接続する伝送線路とで表されてい
る。 （b）のエァブリッジ構造FETセルの解析モデルは、複数の単位FETとそれらの
単位FETのゲートおよびドレイン端子を接続する伝送線路およびソース端子を接続する
インダクタとで表されている。ゲートおよびドレイン端子を接続する伝送線路の電気寸法
は、ゲート電極およびドレイン電極の寸法に対亦して決定される。
以下において、本解析モデルを28GHz帯SIV構造FETセルおよび10GHz帯
エアブリッジ構造FETセルへ適用した結果にっいて述べる。
＿12一
Gate F量nger
Uuit FEr
D面n
GaAs
Au PHS
（a）
SIV構造FETセル
Air Bridge
Unit F酊
Diain
髪7：訟
’譲二三；多鋳”
’老卿．．
）夢・1舞二．
1難ご、
Seurce
Ga
Via櫛Hole
（b） エアブリッジ構造FETセル
図2．1 代表的なFETセルの構造
一13＿
Unit FE’1’（Wg＝200μ蹴）
r》bk
Transmission lirre
（2b，θo）
a2’taiePt・
→Ptb2
a1働→陣
ab bl
a1㌧轍》
bl・
a2°＿唾
“…1…b2e
Gate
n＝2k
Drain k＝k’
Transmissio臓L五ne
（2b，θ（ゾ2）
。 θ（熔6deg（28GH之）
8
（a） SIV構造FETセル
Unit FEr
／
Gate
／
Transmlssion
Line
（Zo，θ◎）
／
Inducto『
（L）
（b） エアブリッジ構造FETセル
図2．2 FETセルの解析モデル
一14＿
Source
2。2。1 SIV構造FETセルへの適用
図2。2（a）の解析モデルに基づき、単位FETの不均一動作に伴う最大有能電力利
得G。《m。x》の低下にっいて検討した。計算にあたりゲート幅Wgu＝200μmの単位F
ETを試作し、そのSパラメータを測定した。表2．1に28GHzにおける単位FET
のSパラメータ測定結果を示す。
図2．3に、単位FET数n←2k；kは自然数）をパラメータとして28GHzに
おける各単位FETの入力進行波電力laiI2および出力進行波電力ibii2を計算
した結果を示す。なお、計算では伝送線路の特性インピーダンスZ。および電気角θ。を
ゲートおよびドレイン電極の物理寸法を考慮してそれぞれ40Ω、6°（at28GHz）
とした。図から、nの増大に伴い、各単位FETのlaii2、ibil2の偏差が大き
くなることがわかる。例えば、n ・8の場合iaii2の偏差は6dB、ibii2の偏
差は15dBとなり単位FETが均一動作しなくなることがわかる。
次に、このような不均一動作があるとFETセルの利得も低下することを示す。図2．
4にnを変化させた時のFETセルのG、（m。。》の計算結果を示す。図から、n・・8ではn
＝2に比べて約3。4dBの利得低下があることがわかる。図2。3および図2．4の計
算結果から単位FETがほぼ均一動作し、かっ、利得低下もほとんどみられないFETセ
ルのゲート幅とするためにはnを4以下にする必要があることがわかる。なお、FETセ
ルのゲート幅Wgcは、単位FETのゲート幅Wguおよび単位FETの個数nを用いて、
Wgc ・n・Wguで与えられる。
表2．1 単位FETのSパラメータ測定結果
S11
S12
書
薯
рa i deg
рa i deg
．34i。149 奪
書一25 i 35
S21
S22
dB i deg
dB｝deg
1−4・1i 44
。1．6i．42 婁
at 28 GHz
＿15一
n＝2k
（k認1，2，＿。）
0
（ 醗一噸n＝2
一一一20
0
ee−10
巳
能
お一20
−30
543211t 2e 3e 4曾5s
Number of Unit FET：i， i9
図2．3 単位FETの入力進行波電力および出力進行波電力の計算結果
一一
P6一
6
偉鳥 4
es
×
§
耳
δ2
0
n
図2．4 FETセルのG、（。、。）計算結果
一17．＿一
以上の検討結果に基づき・−n＝：4（Wgc・＝800μm）のFETセル2個から成る電
力合成形FET増幅器を試作した・増幅器において、FETの全ゲート幅は1600μm
である。図2・5に電力合成形FET増幅器の等価回路を、図2．6にその写真を示す。
図2・7に実線で28GHzにおける電力合成形FET増幅器の入出力特性測定結果を示
す・なお・図中の破線は対比のために示す単位FET（Wgu ・200μm）の入出力特
性であり・一点鎖線は単位FETの実測値から合成効率100％として求めた計算値であ
る。実線と一点鎖線とでは約1dBの差があるが、分配回路の損失0．3dB，合成回路
の損失0・4dB・FETセルの単位FET数nをn ・4としたことによる利得低下
0．1dBを考慮すると、両者は0．2dBの範囲で一致している。図2．4の結果との
比較から、単純にn・＝8（Wgc＝1600μm）のFETセルを用いた場合に比べて単
位FETの特性が有効に引き出されていることがわかり、本解析モデルによる設計の有効
性が確かめられた。
Dividing
FET Ce翌
Combining
αrcuit
Circuit
（Zx， Oi）
（Z2，02） （Z3，θ3）
Drain
Isolation Resistor
図2．5 電力合成形FET増幅器の等価回路
＿18一
真
幅
写
の
器
増
T
E
F
形
成
合
電
力
6
乞
図
κ 肛 m
／ a μ
／．
ン＼喩 ・。
価・謬 3。
果
結
掟
性
0 特
出
2 力
︶ m 砿
B 器
⑩ 鵜 俳
7
g 囲 一
n T 1
10
薦
船
電
0
@2。︵ヨq自℃︶ぢ卸へ。 鴎
2・2・2 エアブリッジ構造FETセルへの適用
図2・2（b）の解析モデルに基づき、単位FETの不均一一動作に伴う最大有能電力利
得G・（m・・）の低下について検討した。計算にあたりゲート幅Wgu＝400μmの単位F
ETを試作し・そのSパラメータを測定した。表2．2に10GHzにおける単位FET
のSパラメータ測定結果を示す。伝送線路の特牲インピーダンスZoおよび電気角θoは
ゲートおよびドレイン電極の物理寸法から決定している。また、ソース端子間を接続する
インダクタLはエアブリッジの物理寸法から決定している。
図2・8に実線でGa（m・・》の計算結果を示す。図中に比較のため、○印で対応するFE
Tセルの実験結果を示す。計算結果と実験結果とは良く一致することからモデルの有効性
が確かめられた・また、図からFETセルのゲート幅Wgcをむやみに増大（nを増大）
することは利得低下をもたらすことがわかる。
2。3 FETセルのゲート輻と合成数に関する検討
FETセルの解析モデルが図2．2（a）で与えられる時、n個の単位FETから成る
FETセルの利得Gc（n）および出力Pc（n）は，単位FETの利得Gu，出力Pu、
および入力側の分配損K，n（n）、出力側の合成損K。、t（n）を用いて次式で与えられ
る。
Gc（n）＝：Ki．（n）eK。ut （n）・Gu
（2。1）
Pc（n）瓢n・K。。し（n）・Pu
（2。2）
ここで、Kin（n）とK。。t（n）が近似的に等しいとすると、 Gc（n）およびPc
（n）は次式で与えられる。
Gc（n）＝K（n）2。Gu
（2．3）
＿20一
表2。2 単位FETのSパラメータ測定結果
s11
S12
dB i deg
＿2。45i＿111 …
S21
dB i deg
S22
3
：
рa i deg 8
рa i deg 唇
＿18．3；18 …
6．24i93 …
一7．72i−68 ε
at 1◎GHz
15
ca
や
）
×
◎Measured
Freq．＝10GHz
S｛muXated
Wgc＝n×Wgu
Wgu＝400μm
es 10
繧
）
6＼o
o一
5
0
2
4
6
8
n
図2・8 FETセルのG。（㎜。》計算結果
一21一
10
Pc（n）＝n・K（n）⑫Pu
（2．4）
Kin（n） ＝K。uし （n）・＝K（n）
（2．5）
ここで・K（n）は・単位FETの最大有能電力利得Gu。〈。。x》と、FETセルの最大有
能電力利得Gc（n）・《m・・）とを用いて次式から求めることができる。
K（n） ：（Gc（n）a《max》／GUa（max））1／2
（2．6）
次にFETセルの合成について述べる。図2。9に2m個のFETセルを合成する時の
増幅器の構成モデルを示す。図において、一っの合成（2合成）あたりの分配回路におけ
る損失をLi，合成回路における損失をLoとする。LiとLoは回路損失とFETセル
の特性ばらっきに起因する分配／合成損とからなり、回路構成によって値が異なる。n個
の単位FETからなるFETセルを2m個合成して構成される増幅器の総合の利得
Gt（m， n）および出力Pt（m，n）は、FETセルの利得Gc（n），出力
Pc（n）および分配回路の損失Li，合成回路の損失Loを用いて次式で与えられる。
Gt（m，n） ＝Li皿eLom・Gc（n）
（2．7）
Pt（m， n） ：Lom。2m・Pc（n）
（2。8）
なお、FET増幅器の総合のゲート幅Wgt（m， n）はm， nを用いて次式で与えられ
る。
Wgt（m， n）＝2m・Wgc（n）
（2、9）
Wgc（n）＝n・Wgu
（2．10）
一22＿
FET Cell
Li
＼鰯！
Li
！1！
Li
Input
Output
o・・’一一一一一・一・・
！ノ！
図2．9
2m個のFETセルを合成する時の増幅器の構成モデル
一23＿
ここで・Wgc（n）はFETセルのゲート幅、また、Wguは単位FETのゲート幅で
ある。
FET増幅器の設計では、最適なmとnの組み合わせを選ぶことが必要である。ここで
は・4GHz帯FET増幅器を例にして、最適なmとnの決定法について述べる。なお、
以下の検討にあたり、単位FETのゲート幅Wguを2．1mmとした。表2．3に単位
FETの4GHzにおけるSパラメーダ、GuおよびPuの測定結果をまとめて示す。
図2．2（a）のFETセルの解析モデルを用いて計算したFETセルの最大有能電力
利得Gc（n）・（m・・）と単位FETの最大有能電力利得Gu。《m。。》とを用いて、式（2．
6）からK（n）を計算により求めた。図2．10にK（n）の計算結果を示す。次に、
式（2。3）， （2、4）からGc（n），Pc（n）を計算した。図2．11に
Gc（n），Pc（n）の計算結果を示す。図2．11からn≧8でGc（n）が急激に
低下し始めることがわかる。また、nの増大に伴い、Pc（n）は飽和する傾向があり、
n≧10ではPc（n）がかえって減少することがわかる。
FETセルの利得Gc（R）および出力Pc（n）の値がわかると、式（2。7），
（2。8）を用いて増幅器の総合の利得Gt（m，n）および出力Pt（m，n）を計算
できる。図2．12に、m諜0，1，2，3の場合にっいて、Gt（m，n），
Pt（m， n）の計算結果を示す。なお、m・0はFETセル1個の場合に対応している。
また、増幅器の分配および合成回路による損失はLi＝＝ O。933（−0。3dB）およ
びLo＝0．912（−0．4dB）とした。Li， Loの値の妥当性を調べるため、
m＝＝ 2の場合の実験結果を図中に⑳印で示した。図から、計算結果と実験結果とは比較的
良く一致しており、Li，Loとして与えた値の妥当なことがわかる。
図2．12から要求出力を得るのに最適なnおよびmを決定することができる。例えば、
42．5dBmの出力を得るには、①m・3， n＝3．2とするか、②m・2， n＝
6．0とすれば良いことがわかる。しかし、この時、利得は、①では10．1dB、②で
は10．7dBとなり、またFETの総合のゲート幅Wgt（m， n）は、①では53。
8mm、②では50。4mmであり、利得およびFETの総合のゲート幅を考慮すると②
の構成を選んだ方が良いと言える。
＿24＿
表2・3 単位FETのSパラメータ、GuおよびPuの測定結果
S11
S12
3
5
рW i deg
рa i deg
3
3
￨2の1−153
ﾓ陰・8i 3
S21
窪
рa i deg
73i62
S22
3
рa i deg
Gu，
Pu
dB
dBm
12．2
29．6
｛
E6・3i−133
at 4 GHz
1．2
1。o
0．8
㊥
図0・6
0．4
0。2
0
0
n
図2．10 K（n）の計算結果
一25＿
15
盆
）
v
0 5
o
40
翁
9iiig 35
×
0
30
山
25
0
2
4
6
8
10 12 14
n
図2．11 FETセルの利得Gc（n）および出力電力Pc（n）の計算結果
一26＿
15
奪
ズ
10
縁
菖
5
ご
Measured Data
Corresponding to m＝2
−Calculated Data
0
50
45
繧
巳40
璽
葺35
N
蝕
Freq．＝4GHz
Wgt（m， n）＝2m Wgc（n）
30
Wgc（n）＝n・WgU
WgU ” 2。lmm
25
0
2
4
6
8
10 12 14
MI
図2・12 増幅器の総合利得Gt（m，n），総合出力電力Pt（m，n）の計算結果
一27一
2・4 インピーダンス変成機能付き電力分配／合成器
高出力FET増幅器では・FETセルのゲート幅を増大させるとともに、複数のFET
セルを並列動作させて高出力を得る。このような構成の高出力FET増幅器では、FET
全体の入出力インピーダンスZin，Zoutは非常に低インピーダンスとなり、通常、
0・数Ω∼数Ωになる。このため・FET全体の低い入出力インピーダンスを伝送系の特
性インピーダンスZo（通常50Ω）にインピーダンス変成する整合回路の設計が重要と
なる・また・複数個のFETセルの出力合成に用いる小形で低損失な電力分配／合成器の
設計が重要となる。
大きなインピーダンス変成比を有する回路の広帯域インピーダンス変成器としてマキシ
マリeフラット形インピーダンス変成器やチェビシェフ形インピーダンス変成器がある
（4》。図2．13にこれらのインピーダンス変成器の回路構成を示す。図において、ZL
はFETの入出力インピーダンスに対応する。通常FETの入出力インピーダンスはリア
クタンス成分を含み複素数であるが、ここではZLを純抵抗として取り扱う。マキシマリ
・フラット形インピーダンス変成器とチェビシェフ形インピーダンス変成器で1／4波長
線路の特性インピーダンスの与え方が異なり、その結果、反射係数ρ←lrDの形が
前者ではマキシマリeフラットとなり、後者ではイコール・リップルとなる。
θ
r⊇
図2．13 インピーダンス変成器の回路構成
一28＿
マキシマ」・フラット形インピーダンス変成器の場合、インピーダンス整合される比帯
域（△f／fo）は、許容する反射係数の最大値ρm、インピーダンス変成比（ZO／
ZL）、1／4波長線路の段数Nを用いて次式で与えられる（4）。
△f／fo＝2−4／π①cos一112ρ孤／ln （ZL／Zo） 11／N
（2．11）
式（2．11）から、ρmが大きい程、Zo／ZLが小さい程、また、Nが大きい程、
△f／foが大きいことがわかる。
図2．14（a）， （b）に合成数M←2m）が4個の場合にっいて従来の考え方で
構成した高出力FET増幅器の構成例を示す。 （a）はあらかじめFETセルの電力分配
／合成を行った後に、インピーダンス変成するもので、 （b）は各FETセルごとにイン
ピーダンス変成した後に電力分配／合成するものである。両者ともインピーダンス変成器
と別に電力分配／合成器が必要であり、その回路損失により利得や出力が低下したり、回
路寸法が大きくなる問題がある。特に、高出力FET増幅器のようにインピーダンス変成
比が大きな場合、 （a）の構成では、多重反射の影響で、電力分配／合成器の回路損失の
数倍以上の利得低下や出力低下が生じることもある。
このような、従来の構成における問題点を改善するため、ここでは、マキシマリ・フラ
ット形インピーダンス変成器の機能を持った電力分配／合成器を提案する。図2．15に、
FETセルの合成数Mが4の場合にっいて増幅器の構成例を示す。
一般に、電力分配／合成器として、1／4波長線路を組み合わせて構成されるWilkin
−sonハイブリッド（5｝があり、図2。15の構成ではハイブリッドに用いる1／4波長線
路に上記のマキシマリeフラット形インピーダンス変成器の機能を持たせている。本回路
構成の特長は、①電力分配／合成器をインピーダンス変成器と別に構成する必要が無いた
め・小形・低損失化が図れること、および、②実現が難しい低い特性インピーダンスを、
複数の1／4波長線路の並列回路で比較的容易に実現できることがある。2．5で、実際
の適用例について述べる。
一29＿
FET CeU
／
1短pedance
Traヱ1sfor通er
1！npe（ia皿ce
TransfOr狙er
／
Input
Output
Power
Divider
Power
Comb iner
（a） FETセルの電力分配／合成を行なった後にインピーダンス変成する構成
1皿peda互1ce
FET Cell Impedance
Traユ】sf◎rπ監er
Transformer
＼
／
Input o−一一一
一・一一一一・・−
Power
Divider
j）Output
Power
Coml）iner
（b） FETセルのインピーダンス変成を行なった後に電力分配／合成する構成
図2．14高出力FET増幅器の従来の構成例（M＝＝ 4の場合）
一30＿
FET CeU
Input
Output
L−＿．．＿＿＿一＿一．−y＿＿一」 L＿＿一一一一＿．＿＿一一＿．．．．」
P・wer Divider p。wer C。mbiner
盤繍cti°n°f lmpedance 欝譜cti・n・f lmpedance
図2・15 インピーダンス変成機能付き電力分配／合成器を用いた増幅器の構成
（M瓢4の場合）
一31＿
2・5 4GHz帯チップ合成形内部整合FET増幅器
2、5．1 設 計
ここでは、4GHz帯で出力が42．5dBm以上となるFET増幅器の設計について
述べる・まず・最適なFETセルのゲート幅と合成数を決定する。2。3の結果から、出
力42・5dBmを得るm・nの最良な組み合わせはm＝＝ 2， n ・6。0である。この結
果に基づき・FETセルのゲート幅はWgc・＝12。6mm（n・＝6）とし、FETセル
の合成数Mは4（＝・ 22）とした。
次に1個のFETセルを1チップで構成したFETチップを製作した。図2。16に実
線でゲート幅12・6mmFETチップの4GHzにおける入出力特性測定結果を示す。
図から、線形利得GLは12。1dB，飽和出力P。。tは37。3dBmである。次に、
ハーモニックバランス法によるシミュレーションを行なった。図2．17にシミュレーシ
ョンに用いたFETチップの等価回路を、表2．4に回路素子パラメータを示す。これら
のパラメータは測定により得られたFETチップの静特性およびSパラメータから得られ
た。図2．17において、非線形な回路素子は3っの電流源、すなわち、ドレイン・ソー
ス電流Id。，ゲート・ソース電流1。。，ドレイン・ゲート電流Id。である。これらの電流
はFETの静特牲から得られた。図2。18（a）， （b）はFETの静特性を示す。
（a）はV。。をパラメータとしたId。−Vd。特性を、 （b）は1。、−V。。特性を示す。な
お、FETの耐圧は十分高く、考えている範囲ではId。は非常に小さいので、 Id。＝・ Oと
した。図2．16に破線で5次までの高調波成分を考慮しておこなったシミュレーション
結果を示す。図2。16において、実験結果とシミュレーション結果とは比較的良く一致
しており設計の妥当性が確認された。
次に電力分配／合成器を設計する。図2．19にインピーダンス変成比Zo／ZLに対
する帯域幅の計算結果を示す。計算は、反射量Pm＝O。2（VSWR ＝・ 1．5）として、
変成器の段数をパラメータにしておこなった。4個のFETチップからなる全FETの
Zo＝50Ωに対するインピーダンス変成比は入力側で200，出力側で40となる。図
から、比帯域△f／foを20％以上とするためには、入出力のインピーダンス変成器の
段数を共に2以上とする必要があることがわかる。ここでは段数を2とした。
一32＿
40
35
繧
◎
ぶ
：：1 30
0
25
15
20
25
30
Pin （d］B m）
図2．16
ゲ｝ト幅12・6mmFETチップの4GHzにおける入出力特性測定結果
亙dg
Lg
←
Rg Rdg Cdg
Rd Ld
Gate
Drain
上19SCgsd
Cgs Ids
Rds Cds 上 Cdsd
τ
↓ 1 恥
Rs
Source
図2。17 FETチップの等価回路
表2．4 計算に用いた素子パラメータ
Lg
0．Ol8 nH
Ls
0．Ol5 nH
Ld
0、072 nH
Cgsd 0．004 pF
Cgs 9．848 pF
Cdg 1．065 pF
Cds L 694 pF
Cdsd 0．379 pF
Rg
Ri
Rdg
Rds
Rs
Rd
＿34＿
0．023 Ω
0．022 Ω
0．002 Ω
30。00 Ω
0。023 Ω
0。107 Ω
4
Measured
S量m“互aしted
3
Vgs・＝十〇・3V
Vgs・・◎V
（
）2
ゼ
−05V
國
1
一i．5V
−2V
−2．5V
o
0
2 4 6 8
Vds（V）
（a） Ids−Vds特性
0．ヱ
省
）0．01
跳
國
0．001
Vgs（V）
（b）Igs−Vgs特性
図2．18 FETの静特性
一35＿
lO
1／4Wavelength Transmission Line
ZO
八
ZL
100
（
VSWR＝15
）80
．9
駕
餌60
9
て渉40
はヨ
3−stage
2−stage
タ
喝
麟 20
Qq
1−stage
O 100 200 300
㎞pedance Conversion Ratio
図2．19 比帯域とインピーダンス変成比との関係
一36＿
図2．2Qに4GHz帯において設計したチップ合成形内部整合FET増幅器の等価回
路を示す。4っのゲート幅12．6mmのFETチップとインピーダンス変成機能付き電
力分配／合成器とからなる。図において、各1／4波長線路の特性インピーダンスZ、，
Z2，Z3，Z4はマキシマリ・フラットインピーダンス変成理論に基づき次式で与えら
れる。
Zl＝2eZo3／4 （Zin／4）1／4 （2．12）
Z2＝4。Zo1／4 （Zin／4）3／4 （2．13）
Z・＝4°Z・1／4（Z・ut／4）3／4 （2．14）
Z・＝2eZ・3／4（Z・ut／4）1／4 （2．15）
ここで、ZinとZoutはFETチップの入力および出力インピーダンスである。
FET Chip （Wg＝12。6孤孤）
lz3
In
Out
図2・2・チップ合成形内纏合FET増儲の等価回路
一37＿
上式は・ZinとZoutが実i数である場合に成り立っが、実際のFETチップでは、
一般にZin・とZoutは複素数である。たとえば、4GHzにおいてZin＝0。9＿
3・1jΩ・Zout＝6・3−2。3jΩである。このため、まずFETチップの入出
力にリアクタンス素子を付加してZinとZoutの虚数部をキャンセルした後に式
（2・12）∼（2．15）を適用する必要がある。Zinの虚数部をキャンセルするリアク
タンス素子として・ここではボンディングワイヤによるインダクタ（インダクタンスL）
を用いる。Lは次式を満たすように決定される。
2πfeL＝−lm（Zin）
＝＝ 3．1（Ω）
（2。16）
一方、Zoutの虚数部をキャンセルするため、ここではZ3の整合セクションの電気角
θをπ／4よりわずかに大きくする。θの値は次式を満たすように決定される。
Z3 etan（θ一π／4） ＝−lm（Zout）
＝2。3（Ω）
（2．17）
2．5．2 試作結果
図2．21に試作した4GHz帯チップ合成形内部整合FET増幅器の写真を示す。パ
ッケージ寸法は17。4×24×3。8mm3である。インピーダンス変成機能付き電力
分配／合成器は厚さ0．1および0．2mmの高誘電率（εr＝38）基板上にマイクロ
ストリップ線路で構成されている。
図2．22に小信号における線形利得（GL：Linear Gain）およびVSWRの周波数特
性を示す。実線は実験結果を、破線は計算値を示す。3．5∼4．2GHzの帯域で利得
は11．8∼12．6dB，入出力VSWRは2．4以下である。
図2．23に入力電力に対する出力電力、電力付加効率の測定結果を示す。3．5∼
4．2GHzの帯域で、飽和出力P。、しは43∼43．2dBm，電力付加効率η。ddは
39∼42％の性能である。
一38＿
な
ノ憲
百
田
轟ー嚢灘灘灘難鑛羅蓑鐸 増
、・ 、塁鶴、
角 噌⊥
乞
図
’
2⑪
15
APt
℃
10
）
o
5
0
9
7
1脚麗
鋒
5
鷲
3
0櫨p櫨
，岬簡噺一ま
、、’
25
3．0 3。5 4。0 4．5 5．O
Frequency（GHz）
図2e 22 小信号利得およびVSWRの周波数特性
一40＿
11ア齢一
・ク
35GHz
／
4．2GHz
言30
（
）
ノ
雪
）
鴛
！・
o
幽25
V
／／
／／
25
Pin（dBm）
図2．23 入出力特性測定結果 …
一4コ＿
℃
℃
倭
2・6 28GHz帯モノリシック電力合成形FET増幅器とこれを用いたlW増編器
モジュール
2・6．1 28GHz帯モノリシック電力合成形FET増幅器
28GHz帯で・1W級の出力が得られるFET構造としてモノリシック電力合成形F
ET増輻器を考案した。図2。24にその等価回路を示す。2、2の結果から、FETセ
ルの構造として28GHz帯でも．比較的高利得を有するSIV構造FETセルを採用し、
4個のゲート幅800μmのFETセルを並列動作させる構成としている。また、FET
セルの出力合成回路として新たに平面形ウイルキンソンカップラを考案し、これによりモ
ノリシック集積回路技術での製作を可能にしている。
FET CeU（Wgc＝800μm．）
r帽崩齢繭一鳳一轍顧脚 鱒需聯隅鱒繍
u
≠……………「
」λ／4引
kλ！4今1
L−一一一一一一一一一一一一一一＿＿＿＿＿脚．＿＿＿、＿＿＿＿＿＿＿＿＿＿」
図2．24 モノリシック電力合成形FET増幅器の等価回路
＿42＿
複数のFETセルの出力を1／4波長の長さで合成できる電力分配／合成器として、
Wi lkinsonハイブリッドがある。しかし、端子数が3以上のWilkinsonハイブリッドは図
2．25に示すように構造が立体的となる問題がある。4個のFETセルの合成回路をモ
ノリシック集積回路技術で製作するためには平面構造にする必要があり、図2。26に示
す新しい平面形多端子合成器を考案した。これは、2個の2端子WNkinsonハイブリッド
と、各剛kinsonハイブリッドのアイソレーション抵抗の中点を接続するボンディングワ
イヤとから構成されている。この合成器の特長は、平面構造であるのでモノリシック集積
回路で容易に製作できること，および、長さが1／4波長と小形なことがある。合成器の
各端子間のアイソレーション特性を良くするためには、アイソレーション抵抗R，の値を
各端子からFETセルの出力側を見込む出力抵抗RFに等しくするとともに、ボンディン
グワイヤによるインダクタンスL，をできるだけ小さくする必要がある。
R ，；として4Ωを持っゲート輻800μmのFETセルに対する4合成器を設計した。
この合成器はFETセルの出力抵抗（RF＝・ 4 Sk）を伝送線路の特性インピーダンス（
Rc・・15Ω）にインピーダンス変成する機能も有している。実際の回路設計では、 R，
をFETのアクティブチャネルと同時に製作されるエピタキシャル抵抗で製作するので低
い抵抗値を得ることが難しいため、RIは15Ω（RF＝4Ωの約4倍）とした。また、
ボンディングワイヤの物理寸法（直径25μm、長さ0。6mm）から、高周波ではボン
ディングワイヤによるインダクタンスLBを無視できずLBは約0。45nHとなってい
る。
図2．27に実線で合成器のSパラメータ計算結果を示す。なお、図中の破線は比較の
ために示したアイソレーション抵抗を装荷しない時の計算値である。RiとLβは最適値
となっていない。しかし、実線からSllは一5dB以下、 S21は一20dB以下、 S31と
S41は一12dB以下となっている。これらの値は破線で示したアイソレーション抵抗を
装荷しない場合のそれらよりも小さく、良好な特性となっている。FETセルはモノリシ
ック集積回路技術で隣接した位置に製作されるので、FETセル聞の特性ばらっきはあま
り大きくないと考えられる。このため、図の実線の特性であっても十分使用できると考え
られる。
一43＿
Rc
図2．25多端刊ilkin・・nハイブリッドの構造（端子数N＝4の場合）
z＝2＞fiRiT：5＝cRF
RI ・・ RF
Z
RIl
qI 2
Z
5
Rc
RF
LB
Z
3
RI
Z
RF
RF
qI 4
R灘
図2．26 平面形多端子合成器の構造
＿44一
5
1
RF ＝4St
2
Rc鵠15Ω
3
4
RI＝15Ω
Z凱155Ω
LB嵩0．45 nH
0
磐
一2
） 一4
。9
ぢ
一6
（D
の
一8
一一一一
@10
RI＝15Ω，LB＝0。45nH
−一一 qI＝oO， LB諾∞
0
鵯一10
冒
￡
幽一20
8
同
一30
24
26 28 30
Frequency（GHz）
図2。27 平面形多端子合成器のSパラメータ計算結果
一45＿
32
繰
︵承︶℃窯腎 齪
真 10 5 0 性
写 特
の 力
器 出
幅 5 入
増 2 の
E 幅
T 器
形 7
シ ゜ 15 電
リ
@鎖 灘 乃 胸 汐
乞 3 2 2 1 1 9
0 5 0 5 0
2
図
＼
Dム・−
㎜㎝
m
T
e ／
S
h
ク
図
／
ジ
増
0
図
レ
1
3
2
35
30
A
繧
こ25
蟹
2寒
腎
15 0
10 15 20 25
Pin（dBm）
図2・32 増幅器モジュールの28GHzにおける入出力特｛生測定結果
繧
◎
斡
o
Frequency（GHz）
図2・33 増幅器モジュールの出力電力の周波数特性測定結果
一49＿
2．7 結 言
FET増幅器の高出力化のためには、まず、単位FETが均一動作するようなFETセ
ルの最適なゲ｝ト輻を決定し・次にFETセルの出力を低撤蝿力分配／合成器で合成
する必要がある・ここでは・騰の単位FETとそれらを接続する伝送eaesとからなるF
ETセルの解析モデルを提案し・靴FETカミ均一に動作するためのFETセルのゲート
幅決定法にっいて述べた。
一方・FETセルのゲー幅をむやみに・」・さくすることはFETセルの合成数の増大を
招く・このため・電力分配／合成器の寸法が大きくなるとともに、回路損失が増大する問
題がでてくる・ここでは・電力分配／合成器による損失も考慮して、最も効率良く高出力
性能を実現できるFETセルのゲート輻と合成数の決定方法についても述べた。
高出力FET増幅器では、複数のFETセルの出力を低損失な電力分配／合成回路で合
成するとともに・FETセルの低い入出力インピーダンスを伝送線路の特性インピ＿ダン
スにインピーダンス変成する必要がある。ここでは、電力分配／合成とインピーダンス変
成とを同時に行なうものとしてインピーダンス変成機能付き電力分配／合成回路を提案し
た。これにより、回路の小形化と低損失化が図れる。
上記の設計技術を適用した、4GHz帯チップ合成形内部整合FET増幅器、および、
28GHz帯モノシック電力合成形FET増幅器の設計e試作結果にっいて述べた。前者
はゲート幅12．6mmのFETチップ4個の出力をインピーダンス変成機能付き電力分
配／合成器で合成した構成で、3．5∼4．2GHzの帯域で飽和出力43∼43．2
dBmの性能が得られた。また・後者はゲート輻800μmのFETセル4個の出力を新
たに考案した平面構造の合成器で合成する構成で、28GHzで1dB利得圧縮点出力
29dBmの性能が得られた。
一50＿
参考文献
（1） Saka澱oto S．・Son◎da T。，Ikeda Y．，Kasai 】V．，Sakayori T。，Igi S．，Ya盈an◎登ch i 遷。
・Takamiya S・ and Kashi田oto Y．：’Hi暮h P◎wer and High Efficiency GaAs FETs
in C Band’， 19t血 Eu麗C Proceedin≦ζs， PP．225−230， （1989）．
（2） Hirachi Y。・Takeuchi Y．，蟹atsu搬ura T． a獄d Ohta K。：’A 翼ovel Via Hole P． H． S。
Structure in K・−band Po認er GaAs FET’， 1981 1EEE Int． Electr◎n Device
Meeting， Tech． Di竃est， pp．676−679 （ヱ981）．
（3） Kobiki 遷。・璽itsui Y．，Sasaki Y。，Ko斑aru 蟹．，Seino K． and Takagi T。：−A Ka＿Band
GaAs Power蟹頚IC’・ IEEE湿icro・興ave and 蟹illi！Beter−Wave葱onolithic Circuits
Sy憩Posiu麗 Di暮est， pp．31−43 （1985）．
（4）R・ber毘C・11in・’FGundati・ns f・r璽icr・畷ave Engineering（Sec。nd拠iti。n）’
，蟹cGraw Hi I I， pp．343−360 （1992）．
（5）￡」細kins・n・’An翼一翼ay Hybrid p・wer Divider’， IRE Trans．擁ic鵬ave
Theory and Tech．， 蟹TT−8， PP．1ヱ6−118 （Jan． 1960）．
一＿−
T1＿
第3章並列動作FET増幅器の安定化
3．1 序 言
FET増幅器の高出力化を図るため、FETを並列に接続しその出力を合成する設計手
法がよく用いられる。このような並列動作FET増幅器では、図3．1に示すような各F
ETとこれを接続する回路とから成る閉ループ内で発振（以後、ループ発振とよぶ）の生
じることがある・また・信号周波数foで非線形に動作する出力レベルにおいて、図3。
2に示すようなfo／2の電力の発生に伴う不連続動作（以後、fo／2の電力の発生に
伴う不連続動作とよぶ）が観測されることがある。このため、並列動作FET増輻器の設
計にあたって、これらの不安定動作を解析しこれを抑制する必要がある。
マイクロ波帯の増輻器の安定牲を表わすパラメータとして安定係数Kが一般に用いられ
ている（n。しかし、上記のようなループ発振や不連続動作を安定係数Kによって解析す
ることはできない。
先にR．G． Freitagらは、ループ発振が閉ループ内の奇モード励振により発生することを
報告している（2》。しかし、そこでは、発振条件および複雑な構成の増幅器においてそれ
を計算により定量的に解析する手法について述べられていなかった。このため、これを抑
制する設計手法も明確でなかった。ここでは、ループ発振の発振メカニズムにっいて述べ、
発振条件を導出するとともに、一一般の場合に発振条件および発振周波数を計算する方法に
ついて述べる。試作モデルに適用した結果、計算結果と実験結果とは良く一致し、本解析
法の妥当性が確かめられた。また、本解析法により、ループ発振を抑制するのにアイソレ
ーシurン抵抗を装荷することが有効であることを示し、実験によりこれを確認した。
一方、fo／2の電力の発生に伴う不連続動作にっいては、これまで解析された報告例
は見当たらない。ここでは、このような不連続動作が、foとfo／2のミキシング効果
とfo／2の奇モード励振により発生するfo／2のループ発振により生じると考え、そ
の発振条件および発振周波数の計算法を示す。試作モデルに適用した結果、計算結果と実
験結果とは良く一致し、本解析法の妥当性が確かめられた。また、本解析法により、fo
／2の電力の発生に伴う不連続動作を抑制するのにアイソレーション抵抗を装荷すること
が有効であることを示し、実験によりこれを確認した。
一一
T2＿
FET 1
細t 〈＿＿一、、 Ou騨
Matching Matching
Cifcuit Circu髭
／！ ＼
Input Dividing FET2 0晦）ut Combining
Cijrcuit Circuit
図3．1 FETを並列動作させた場合のループ発振の様子
fo：Fundamental Frequency
お
津
o
蜘
お
欝
Powef DrOP
幽
ぢ
fb12 is Observed
Input Power
図3．2 fo／2の電力の発生に伴う不連続動作
・一一53＿
以下・3・2で・並列動作FET増幅器におけるループ発振について述べ、3．3で、
FET増幅器におけるfo／2の電力の発生に伴う不連続動作について述べる。
3。2 並列動作FET増幅器におけるループ発振
3．2。1 解析モデル
ここではまず、図3．3に示すように、2個のFET（または、入出力回路の一部を含
むFET回路）がT分岐で接続されている簡単な構成の場合にっいて考える。ここでFE
Tl、FET2の特性は同一であるとする。このような2っの回路から成る系の電磁界の
一一
高?
は、偶モードと奇モード電磁界の重ね合わせとして求めることができる。図3．3
の構成において、まず、偶モード進行波e。と奇モード進行波e。とを考え、それぞれに
対する動作にっいて述べる。
el FET1
→
Ou騨Output
Input input
Matchlng
Matching
Circuit
Circuit
＼
Input T−juncbon
FET2
Output T−junction
図3。3 2個のFETがT分岐で接続されている回路モデル
＿54＿
図3。4に偶モード進行波の伝搬の様子を示す。偶モード成分のうち、FETで増輻さ
れた波は図の0点で同相、等振輻でたし合わされ出力端子側に出力される。また、偶モー
ド成分のうち、FETで反射された波は図の1点で同相、等振輻でたし合わされ入力端子
側に出力される。これから、偶モード成分にもとずく発振の有無は通常の単一FETの場
合と同様に安定係数Kを求めることにより解析できる。
図3。5に奇モード進行波の伝搬の様子を示す。奇モード成分については、FETで増
幅された波は、0点で逆相、等振輻でたし合わされることになり0点で電圧が0になり等
価的に短絡となる。このため、奇モード成分の波は0点で位相が180°反転して全反射
される。また、奇モード成分の波のうちFETの入力側で反射された波は、図の1点で逆
相、等振幅でたし合わされることになり1点は等価的に短絡となる。このため、奇モード
成分の波は1点で位相が180°反転して全反射される。別の見方をすると、奇モード成
分の波は図の実線または破線のように入出力整合回路の影響を受けずにそのまま並列動作
している他方のFET側に伝搬していくと見ることもできる。以上のように、ループ発振
は回路中に存在する雑音が図3．5の実線あるいは破線で示すようなループを描いて伝撮
するうちに成長するために生じると考えられる。
3．2、2 ループ発振の発振条件
図3．6（a）に偶モード進行波に対する等価回路を示す。a1。， a L・。， b，。， b 2。は
偶モードの入出力進行波電圧である。FET1とFET2はT分岐により接続され、入力
および出力側にはそれぞれインピーダンスZes（反射係数rtts），ZeL （反射係数
r。L）の負荷が接続されている。ここで、入力側のT分岐と入力負荷から成る回路およ
び出力側のT分岐と出力負荷から成る回路を2ポート回路とみなすと、シグナルフローは
図3．6（b）のように表すことができる。図において、Sij（i．jq，2）はFETのSパ
ラメータであり・FET1とFET2のSパラメータは同一であるとする。また、
T・sij（ij＝L2）， T・Lij（i，j瓢L2）はT分岐と入力負荷または出力負荷から成る2ポー
ト回路のSマトリクスである。これらの2ポート回路のマトリクス〔Tes〕， 〔T．L〕
は、r。 S，r。Lを用いて次式で与えられる。
＿55．．．一
＜一一 く剛
O
P・ ”》 一》
・＜…一、
ee↑
FET2
図3．4
偶モードによる進行波の伝搬の様子
睾 藍
1 馨
量 貫
響 量
暮 I
l 薗
5 1
e 聖
1 霊
一一一一p願S F−−D
鍾 婁
馨 婁
1 警
1 豊
羅 1
謹 1
L嗣轍騨。願鱒、輌一儘一＃1
蓄 璽
鴛 昌
馨 暮
i き
σ．．．“一・遥 L＿
匪 i
婁 毒
1 9
裏 置
鑑 墾
召 摯
瓢備榊櫛＿一＿＿騨＿」
FET2
図3．5
奇モードによる進行波の伝搬の様子
一56＿
ale
a2e
FET 1
Zes
ZeL
（a） 等価回路
ale S21 b2e
S22
S11
TeL11
Tes11
ble
S12
a2e
S21
TeL12
b2e
Tes21
Tes 12
Tes22
ale
TeL21
TeL22
S22
S11
ble SI2 a2e
（b） シグナルフロー
図3．6 偶モード進行波に対する等価回路とシグナルフロー
＿57一
．．一一⊥＋圭Lユ．号res
31＋ ?es 31＋÷res
［T。s］二
（3．1）
1＋⊥res
3
1
−一
3
3
1re、
¥
［T，L］＝
2
−十
3
9
1＋−！．reL
3 1＋⊥reL
3
4Lre、
3
∠Lre、
9
」一＋ 9
1＋⊥reL
3
3
（3．2）
1＋」−reL
3
図3．7（a）に奇モード進行波に対する等価回路を示す。al。， a2。， b，。， b2。は
奇モードの入出力進行波電圧である。FET1とFET2は丁分岐により接続され、入力
および出力側は短絡されている。ここで、入力側のT分岐と短絡回路から成る回路および
出力側のT分岐と短絡回路から成る回路を2ポート回路とみなすと、シグナルフローは
図3．7（b）のように表すことができる。図において、Sij（i，」＝1，2）はFETのSパ
ラメータでありこれは図3。6（b）と同一である。また、T。Sij（i，」＝1，2）， T。Lij
（i，」瓢1，2）はT分岐と入力側または出力側の短絡回路から成る2ポート回路のsパラメー
タである。これらの2ポート回路のSマトリクス〔T。s〕， 〔T。 L〕は次式で与えら
れる。
［T・s］畿
mも1911
（3．3）
【篤L］一［も191
（3．4）
一．
T8＿
＆1◎ ］F；欝丁1 ら◎
b1◎ b20
−alo FET2 一らo
−b1◎ −b1◎
（a） 等価回路
alo S21 b20
Sll
S22
TOSU
T◎s12
Tos22
TOLヱ1
biO S12
＆2G
TOS21
TOL12
『alo S21
−b2◎
T◎L21
T◎L22
S11
S22
一b1G S12−a20
（b） シグナルフロー
図3・7 奇モード進行波に対する等価回路とシグナルフロ＿
一一
T9＿
回路中に存在する任意の進行波は・偶モード進行波と奇モード進行波の重ね合わせとし
て与えることができる。ここで・偶モード進行波と奇モード進行波の重ね合わせにより定
義される以下の進行波電圧を導入する。
al卜＝a1。＋a1。
（3。5）
a2←＝：a2。＋a2。
（3。6）
blf ：ble十b1◎
（3、，7）
b21＝・ b 2。＋b2。
（3．8）
a1 ＝ale−a量o
（3．9）
a2 ＝a2e−a20
（3．10）
b1 諜ble−b1。
（3．11）
b2 ＝b2。−b2。
（3．12）
ここで、定義から次式が成り立っ。
圏＝〔s】圏
（3．13）
匿1］＝［s］囲
（3．14）
［ll：］＝［T㎞側
（3．15）
＿60一
［ll二］＝ ｛T・ut ］［llニコ
（3．16）
ここで・ 〔S〕はFETのSマトリクスであり、 Sマトリクス〔Tin〕， 〔T。。、〕は次
式で与えられる。
式（3・17）・（3・18）と式（3．1），（3．2）との比較から、以下の関係力くある
ことがわかる。
〔Tin） ：〔T， s〕
〔T。uし〕＝：〔T。し〕
この時・偶モード進行波と奇モード進行波を重ね合わせて得られた進行波に対するシグナ
ルフローは図3．8のように与えられる。
一61＿
a1＋
@S21
Su
b2＋
S22
Tim i
Tout11
bゴト S12 a2＋
Tini2
Tin21
Touti 2
bガ
S21
Tim2
Tou 21
T◎ut22
Sl1
bゴ
S22
S12 a2一
図3。8 偶モード進行波と奇モード進行波を重ね合わせて得られた進行波に対するシグ
ナルフロー
一62＿
次に・偶モードにおける入出力回路の反射係数r．S，r． Lを近似的にPe，＝
「・L＝1とする。この時・マトリクス〔T i。〕， 〔T。、t〕は次式で与えられる。
［Ti・］ 一 ［？6］
（3．17）ノ
［T・ut］ ＝
m？6］
（3．18）’
この時、図3．8のシグナルフローは簡略化され、図3。9のように与えられる。
次に・図3・9のシグナルフrr・一をmv・てループ発振条件鱒出する。式（3． 13）∼
（3・16）および式（3・17）’∼（3．18）一から、初めにal・が存乱たとして、
bドをa1｝とSi」の関数として表わす。同様なことをa21，aIr，a2 にっい
ておこなうと次式が得られる。
b1 ／a1＋＝：b！＋／alrm＝：f（Si」）
（3．19）
b2 ／a2卜＝＝b2｝／a2｝＝＝9（Si」）
（3．20）
ただし
f（Sij）＝ Kl／K3
（3。21）
9（Sij）＝＝ K2／K，
（3．22）
K1＝2Sl1S22S12S21−S112S222
−S122 S212十S12S21十S！！2
（3．23）
K2＝2Sl1S22Sl2S21−S112S222
−S122 S212十S12S21十S222
一63＿
（3．24）
十
a1
S21
b2÷
1
1
bゴ
S12
a2
図3．9 簡略化されたシグナルフu一
＿64一
K3＝＝1−S12S21−S222
（3。25）
K4＝1−S12S21−S112
（3．26）
もし、初めに存在したa1トに対して、それから生じるb，’がlbI ／al目≧
1、かっ、∠b1−／a1＋＝2nπ（nは整数）であれば、発振は成長する。同様なこ
とがb1＋／al”，b2“／a2f，b2f／a2mについてもいえる。
これから、ループ発振は以下の条件Aまたは条件Bのどちらかを満たすときに生じると
いえる。
条件A
ib韮『／a！＋ 1瓢ib1＋／a董 i謹lf（Si」） 1≧1
かっ、
（3。27）
／b1−／a1＋ ：∠b1卜／al ＝／f（Si」）・＝2nπ
条件B
lb・ ／a2＋1判b2f／a、1判9（S、」）1≧1
かっ、
（3．28）
／b・’／a・㌧∠b2←／a2−一∠9（S、j）−2nπ
（ただし、nは整数）
式（3・27）∼（3・28）から・発振条件を計算機iによりシミュレーションすることが
できる・すなわち・条件Aは図3・10のシグナノレフ・一においてb，／allを計算
し・式（3・27）にあてはめれば良く、また条件Bは図3。11のシグナルフ。一におV、
てb2”／a2＋を計算し・式（3．28）にあてはめれば良い。
一65−一
十
a1
S21
b2＋
，●印●°働「■
／
1
’
’
S11
ノ
S22
S12
；
2
b1＋
…
a2＋
1
§
§
b2一
a1
｛
S21
｛
S22
S11
＼
、
、
、
、
、鞠吻馳謄●曽
bゴ S12 a2一
図3。10 条件Aを計算する場合のシグナルフロー
十
a1
S21
b2＋
S22
Sl1
S12
b1＋
a2＋
1
1
b2櫛
a1
S21
Su
S22
bゴ S12 a2
図3．11 条件Bを計算する場合のシグナルフロー
一一
U6一
ト配い を゜無 、る
一分て B3が ーけ
ゲたれ 件図− ﹀設
のねら 条゜R ーを
個兼け すは ＋ 、
に、示
線
2
を
設
−、
R
4ぞ
れ、
破 ／
a
。成
器−
が す
1
ら
示変R 一
か
れ
合
をス抗 3°
そ
場
線
真
ン抵 図に
る
b1実
帯を回のb2イ い条に
験 Tにソすのを抵 Hるわ
る 増 Fの
てめ
Fつ
にお
たい
作
1 しのたれ
ある
から
−＋
満足
破の
／一
A件
3 用
適 試
にm
6成
構に
3る
べこ
お5
1果結
2゜
2。が1調に゜算4−条
︶
ア ゜＝回3Aた図の゜∠よ
3゜
︵
3
g
成
図
件
る
、
合
3
、
図
W
合
。
条
べ
4
場
図
つ
とに
幅
／
る
調
1
い
か
こ
図3．13 内部整合FET増幅器の等価回路
＿68一
5
一一一
麟Q
も
）
vithout RI
With RI
0
十
δ 一5
醤r畷
ゆ
一10
一一一 15
180°
恥
の
◎90°
十
8 0。
こ
爵9・°
一180°
0
5 10
Fre q．（GHz）
図3。14 条件Aの計算結果
15
一一
ρQ
一一
T
P0
一一…Without RI
や
）
With RI
一一
十
Q0
8
程 一3◎
d
A
一40
180°
働
・8 go・
）
十
8 0°
＞
N
ゆ一90°
一180°
0
5 10
Freq．（GHz）
図3．15 条件Bの計算結果
15
一方、図3。・15から、R、の有無にかかわらずib2m／a2fl＜1であり・条件
Bは成立しない。
以上の計算結果から、この試作内部整合FET増幅器ではRIが無い場合には2GHz
近傍で条件Aに基づき発振するが、RIが有る場合には発振しないはずである。
図3．16に試作内部整合FETにおいてRユを除去した場合の発振スペクトラムの実
験結果を示す。基本周波数2．1∼2。4GHzで発振している。一方・R・が有る場合・
発振は観測されない。この結果は、計算結果とよく対応している。なお、図3．16の結
果では、高調波成分のうちの2倍波および4倍波は観測されるのに対して3倍波はほとん
ど観測されない。この現象はループ発振が主に奇伝搬モードにより発生することから以下
のように説明される。奇伝搬モードではFET1とFET2が逆相で動作しており・その
結果FETlとFET2で発生した信号をフーリエ級数展開した時の基本波および奇数次
高調波成分は0点で逆相合成されることになる。もともとの振幅が小さい奇数次高調波成
分は0点で逆相合成された結果、外部にほとんど出てこなくなる。一方、フーリエ級数展
開した時の偶数次高調波成分は0点で同相合成され、ほとんどが外部に出力されるため比
較的大きな値が観測されることになる。
↑
2fo
4fo
ミ
fo
讐
Y
一
2
12
22
Fre（郵（GHz）
図3．16 内部整合FET増幅器においてRlを除去した場合の発振スペクトラム
＿71一
（イ） 適用例2
図3・17に試作した28GHz帯モノリシック電力合成形FET増輻器の写真を示す。
4個のゲート輻Wg ・0・8mmのFETセルとインピーダンス変成器を兼ねた分配，合
成回路から成り・これらがGaAs基板上に一体構成されている。特に合成回路は2個の
電力合成器の各アイソレーション抵抗（抵抗値2R、）の中点を金ワイヤ（インダクタ
L・）で接続する構成になっている。図3．18にこのFET増幅器の等価回路を示す。
条件Aを調べるためにおこなったb1−／a，＋の計算結果を図3。19に、条件Bを
調べるためにおこなったb2”／a2｝の計算結果を図3．20にそれぞれ示す。実線は
金ワイヤでアイソレーション抵抗の中点を接続した場合、破線は金ワイヤが無い場合の計
算結果である。図の破線から、LBが無い場合には8GHz近傍で条件Aおよび条件Bが
ともに成立する。しかし図の実線から、L，が有る場合にはlb1−／a、el＜1、か
っ、lb2 ／a2＋i＜1であり条件A，条件Bとも成立しない。以上の計算結果から、
このモノリシック電力合成形FET増幅器ではL，が無い場合には8GHz近傍で発振す
るが、LBが有る場合には発振しないはずである。
図3．21にモノリシック電力合成形FET増幅器においてL，を除去した場合の発振
スペクトラムの実験結果を示す。基本周波数8GHzで発振している。一方、 L，が有る
場合、発振は観測されなかった。この場合にも実験結果と計算結果はよく対応している。
＿72一
幅
増
E
T
F
シ
リ
ノ
モ
1
7
翫
2 2
a 、0
十 隔
1 ーム
a tO
＋ AT−1− A⋮lI−1願
幅
器
増
モ
シ
ツ
E
T
リ
ノ
1
8
5
QQ
や
o
）
十
δ
一一一
T
置▽＿9
ゆ
一10
一15
180°
響9・・
）
㌔ ・・
こ
A−90°
−180°
0
5
10 15 20
Freq．（GHz）
図3。19 条件Aの計算結果
＿74一
25
5
…一一
With LB
ρq
も
0
）
十
8
vithout LB
一5
＞
β
一10
一一一一
@i5
180°
bの
o
も
90°
）
十
0°
〉
β 一90°
M
一一一
@180°
0
5
10 15 20
Freq。（GHz）
図3。20 条件Bの計算結果
25
2fb
艶
↑
量
§
2
12
22
Fre（弥（GHz）
図3．21 モノリシック電力合成形FET増幅器においてLbを除去した場合の発振ス
ペクトラム
一76一
3。3 1FET増輻器におけるfo／2の電力の発生に伴う不連続動作
3。3、1 解析モデル
まず、図3．22に示すように、2個のFETがT分岐により接続されている簡単な構
成の場合について考える。ここでFET1、FET2の特性は同一一であるとする。
増幅器への入力信号電力が増大するとFETは非線形動作をする。入力信号の周波数を
foとし・閉ループ内に存在する雑音成分のうち周波数がfo／2の信号成分を考えると、
FETの非線形動作によって入力信号foとミキシングされ、再びfo／2の信号成分が
発生する。周波数foの入力信号電力が大きくなるとミキシングの効果も大きくなり、
fo／2の信号成分に対して変換利得を持つようになる。
次に・fo／2の信号成分に対して、偶モード進行波e，と奇モード進行波e。とを考
える・この時・図3・22における動作はfo／2に対する各FETのSパラメータが入
力信号foの電力に依存して変化することを除いて、先の図3。1における動作と類似し
ていることがわかる。
FET1
Xnpu七
OutPut
f◎
図3・22 2個のFETがT分岐により接続されている簡単な構成
一77＿
このことから・3・2と同禄の考えが適用され、fo／2の信号の進行波に対して、式
（3・27）・ （3・28）であたえられる条件AまたはBを満足する時にf◎／2のル。．プ
発振が生じるといえる。周波数foの入力信号で動作している増幅器において、このよう
なfo／2のル｝プ発振が生じると・そこで増幅特性が変化し不連続動作が生じると考え
られる。
fo／2の信号に対するループ発振条件は、3．2と同様な方法で導出される。ただし、
この場合にはFETのf◎／2に対するSパラメータがfoの入力信号の振幅と位相（
fo／2に対する相対位相）により変化するとして取り扱う必要がある。次節で、周波数
foの入力信号によりFETが励振された状態で、 fo／2の信号に対するループ発振条
件を計算する方法について述べる。
3。3．2 fo／2の電力の発生に伴う不連続i動作の発生条件とその計算方法
ここではまず、FETが周波数foの入力信号で動作している状態でのfo／2に対す
るSパラメータを計算し、foの信号の振幅および位相（fo／2に対する相対位相）に
よりf◎／2に対するSパラメータが変化する様子を示す。つぎに、並列動作FET増幅
器が周波数foの入力信号で増幅動作している状態でのfo／2に対するループ発振条件
AおよびBを計算する方法にっいて述べる。
（ア） fo／2波に対するSパラメータ
FETが周波数foの入力信号で励振されている状態でのfo／2波に対するSパラメ
ータを計算する等価回路を図3。23（a），（b）に示す。図3．23（a）はS11と
S21を、同図（b）はSl2とS22を計算するための等価回路である。この等価回路では、
fo波とfo／2波を分離するための理想帯域通過フィルタが仮想的に設けられている。
foに対しては入出力に整合回路を設けFETがfoの入力信号で励振されるようにして
いる。一方、fo／2に対してはFETを直接50Ω負荷に終端する構成にしている。図
3．23（a）の等価回路においてbl／al，b2／a1を計算することによりSu，
S21がそれぞれ求まる。
一78＿
Input Matching
Output Matching
Circuit
fo
Circuit
鵡
fo∼
皇＞A2 fd2
耐2一恥幽＝5・Ω
S11＝b1／al
S21＝b2／al
（a） Sll， S21を計算する場合
Outpu芝 Ma重c証簸9
Circ漉
fo∼
飛ソ2
嬉
S22：：b2／a2
（b） S12， S 22を計算する場合
図3・23FETが周瀬f・の鵬で励振されている渤f。／2に対するSパラメ
ータを計算する等価回路モデル
一79＿
また・図3・23（b）の等価回路においてb，／a、，b、／a、を計算することに
よりS12・S22がそれぞれ求まる。これらは、ハーモニックバランス法を用いた非線形シ
ミュレーションにより計算できる。
ゲート輻3mmのエァブリッジ構造FETを用いfo＝4GHz（fo／2・＝2GHz）
の場合について・f・di入力信号の振幅および位相をパラメータにしてf。／2波1こ対す
るSパラメewタを計算する。この計算に先立ち、このFETを用いた増幅器のfo＝4
GHzにおける入出力特性を計算した。図3．24に計算結果を示す。計算は図3。23
（a）・ （b）においてfo／2の電力を0としておこなっている。1dB利得圧縮点出
力PldB ・29・3dBmで・この時入力電力Pin＝17．2dBmである。次に図
3・23（a）・ （b）の等価回路を用いてfoの入力信号でFETが励振された状態に
おけるfo／2に対するSパラメータを計算した。図3．25にfo／2波に対するS11，
S12，S 21， S22の計算結果を示す。図において、破線はfoに対する入力信号電力
Pinが一20dBm、実線はPinが＋15dBmの時の計算結果である。また、横軸
は図3．23（a），（b）のA，点におけるfoの信号に対するA2点におけるfo／
2の信号の相対位相θを表わしている。Pin＝−20dBmの時はθを変化させても
fo／2波のSパラメータがほとんど変化しないのに対し、Pin・＋15dBmになる
とθによってSパラメータが大きく変化するようになる。このことは、Pin ・・ −20
dBmではFETが線形動作しておりfo／2とのミキシング効果が小さく、Pin：＋
15dBmではFETが非線形動作しておりfo／2とのミキシング効果が大きくなるこ
とと対応している。以上のように、FETのfo／2波のSパラメータはfoの入力信号
の振輻およびfoの信号に対するfo／2の相対位相θにより変化することがわかる。
ここで、foの入力信号で動作する並列動作FET増幅器を考える。回路中に存在する
雑音のうちの周波数がfo／2の成分を考えると、foの入力電力が十分小さい時には
fG／2に対するループ発振条件を満たさなくても、foの入力電力が大きくなるとfo
／2に対するSパラメータが変化し、fo／2に対するループ発振条件を満足する可能性
がでてくる。fo／2の雑音信号の初期位相は任意の値を取り得る。いずれかの初期位相
でループ発振条件を満足すれば、そこでループ発振が生じることになり、その結果、周波
数foに対する入出力特性が不連続に変化する現象が生じると考えられる。
一80＿
君
ca
§
督
￡
35
100
30
80
25
60
20
40
15
（
）
も
喝
驚
2⑪
1⑪
5
10
15
20
25
30
o
Pin （dBm）
図3。24
ゲート幅3mmのエァブリッジ構造FETを用いた増輻器のfo 。． 4GHz
における入出力特性計算結果
＿81＿
fo”4G｝1｛z
Vd＝8．Ov
−…一一
0
oin＝−20dBm
∼ ＋15dBm
翁
◎
一135 ！扇
＝・ 。1
）
8
6
麟
の
一140
一2
−90
90
0
θ（deg）
（a） S11
fo＝4GHz
Vd＝8．OV
…… oin寓一20dB搬
一 ＋15dBm
翁
◎
20
一29
窃
署
）
篇
黛
6
の
N
15
一30
一180
0
180
θ （deg）
（b） S12
図3．25 FETが周波数foの信号で励振されている時のfo／2に対するSパラメ
ータ計算結果（1／2）
＿82＿
fo＝4GHz
Vd＝8．Ov
−一…
oin＝−20dBm
− ＋15dBm
1δ0
（ 10
翁
鵯
・｛3
）
）
二
δ
欝
の
100
0
一180
Y
180
0
θ（deg）
（c） S21
fo瓢4GHz
Vd＝8．OV
−一…−
一6
霞
◎
oin謹一20dB】〔n
− ÷15dBm
一140
驚
一15◎署
）
一8
嘱
δ
斜
◎Q
−160
一10
一180
0
一170
18◎
θ（deg）
（d） S22
図3。25 FETが周波数foの信号で励振されている時のfo／2に対するSパラメ
ータ計算結果（2／2）
一83＿
（イ） fo／2波に対する並列動作FET増幅器のループ発振条件とその計算法
図3・26（a）・ （b）に・FETが周波数foの入力信号で動作している時の
fo／2に対するループ発振条件を計算する回路モデルを示す。なお、図の（a），（b）
はそれぞれ・3・2におけるループ発振条件AおよびBの計算に対応するもので、各FE
Tがfoの入力信号で励振された状態でのf◎／2に対するa，’／a、およびa、・／
a2を計算するものである。これらの回路モデルでは、foとfo／2を分離するための
理想帯域通過フィルタおよび入射波と反射波とを分離するための理想サーキュレータが仮
想的に設けられている。理想帯域通過フィルタにより、周波数foの入力信号はfo／2
に対する回路に影響されることなく、FETl， FET2に同相給電される。3．2と同
様の考え方が適用でき・a1’／a1またはa2’／a、が以下の条件Aまたは条件Bの
どちらかを満足する時にfo／2のループ発振が生じる。ただし、以下の式においては、
al’ ^a1およびa2’／a2はfoの入力信号の電力Pinおよびfoに対するfo
／2の相対位相θに依存する関数となっている。
条件A
lal’／a1
（Pin， θ） 1≧1
かっ、
／a1’／a1
（3．29）
（Pin， θ） ＝：2nπ
条件B
Ia2’／a2
（Pin， θ） 1≧1
（3．30）
かっ、
／a2’／a2
（Pin， θ）＝＝2nπ
（ここで、nは整数）
一一
W4−．
fo／2
馬
FET1
f6／2
鑑瀦。墓
撚i。g
￡♂2∼
∼ち
も12
（a） al’／alを計算する場合
∀2
°’
f42
FET1
兇
?D．’
駕
りし
の
∼免
偽
’x．’
∼｛b
りし
鑑蓋。騒
臨，g
c〈卑
Ro
∼f♂2
りし
∼ち
需と偽
％／2
FET 2
篤
∼
偽
fo／2
偽
∼
りし
（b） a2’／a2を計算する場合
図3・26並列接細ET増儲が周灘f・の信号で蕨されている時のf。／2に
対するループ発振条件を計算する回路モデル
一85＿
3・3・3 試作増幅器における計算および実験結果
ここでは・並列動作FET増幅器の不連続動作がfo／2のループ発振に伴って発生す
ることを計算および実験により確認する。また、アイソレーション抵抗により、これを抑
制できることを示す。
まず・実験に用いる並列動作FET増幅器を以下の方針で設計した。
①閉ループ回路が構成されるようにFETを並列に2合成する。
②入力信号周波数foで高利得、高出力を得るように入出力整合回路を設計する。
③周波数foの入力電力Pinが小さい領域ではfo／2のループ発振条件を満足しな
いが、Pinが増大した時にはループ発振条件を満足するように閉ループ回路を設計
する。
C1◎sed Loop Circuit
翼剛欄…脚脚 舳画恥脚……欄脚蜘『
ﾕ夢菖慮㎝㈱禰蜘騨 …露
ET
input
Cbu￠put
1 Wg ・・ 3．（）mm
FET
L＿＿＿＿聖・三撫i擁＿圭鯉亜蝿緩短蜘腔L＿＿＿＿」
図3。27 並列接続FET増幅器の回路構成
一86．、−m
図3．27に並列動作FET増幅器の回路構成を示す。FETとしてゲート輻3mmの
エァブリッジ構造FETを用い、 foを4GHz帯として上記①∼③の条件を満足するよ
うに入出力整合回路を設計した。図において．抵抗Raは③の条件を満足させるために装
荷したもので、設計ではRa＝1。2Ωとしている。図3．28に設計した増輻器の線形
利得とリターンロスの周波数特牲の計算結果を示す。線形利得は4GHzにおいて
13．6dBとなっている。
20
粛
㊥
＄
β10
類
お
餌 0
領
◎5
．望
O−10
紹
①
．霞
一20
2
3 4 5 6
7
Frequency（GHz）
図3．28 並列接続FET増幅器の線形利得とリターンロスの計算結果
一87＿
図3．29（a）∼（d＞にfo／2に対するal’／a1の周波数特性の計算結果を
示す。図の（a）， （b）， （c）， （d）は、fo／2の信号のfoの信号に対する相
対位相θが0°，45°，90°，135°の場合にそれぞれ対応している。計算はfo
の信号に対する入力電力Pinが二20dBm，＋18dBm，＋20dBmの3つの場
合について行った。図の（a），（b），（d）（それぞれθが0・，45・，135・）
の場合、式（3．29）であたえられたループ発振の条件Aを満たさないが、図の（c）
（θが90°）の場合、Pinの値によっては式（3．29）のループ発振の条件Aを満た
している。fo／2の信号は雑音中の周波数fo／2の信号成分であり、その初期位相は
任意の値を取り得ると考えることができる。θのいずれかの値でループ発振の条件を満た
せば、そこでループ発振が生じる。図の（c）から、Pin＝一一20dBmと小信号の時
はループ発振しないが、FETが非線形動作するPin ・＝＋18dBmの時にfo／2が
約2．13GHzでループ発振し、さらに入力を増大してPin＝＋20dBmとすると
再びループ発振が停止する。
図3．30（a）∼（d）にfo／2に対するa2’／a2の周波数特性の計算結果を
示す。図の（a）， （b）， （c）， （d）は、出力側から入力されるfo／2の信号の
foの信号に対する相対位相θが0°，45Q，90°，135°の場合にそれぞれ対応
している。計算は入力信号周波数foに対する入力電力Pinが一20dBm，＋17
dBm，＋20dBmの3っの場合にっいて行った。θが0°，45°，90°の場合、
図3．30（a）∼（c）からわかるように、式（3。30）であたえられたループ発振の
条件Bを満たさないが、θが135°の場合、図の（d）からPinの値によっては式
（3．30）のループ発振の条件Bを満たす。Pin・−20dBmと小信号の時はループ
発振しないが、Pin＝十17dBmの時にfo／2が約2．13GHzでループ発振し・
さらに入力を増大していきPin＝＋20dBmとすると再びループ発振が停止する。以
上の結果から、ここで設計した増幅器は、周波数によってはfo／2のループ発振に伴う
不連続が生じると予想される。また、この時Pinが十分に小さい時にはループ発振をせ
ずに安定に動作するが、Pinが増大してFETが非線形動作する電力レベルになると
fo／2のループ発振に伴う不連続が生じ、さらにPinを大きくすると再び安定動作す
るようになることが予想される。
一一 88＿
Pin畿一20dBm
＋18dB搬
＋20dB搬
1．1
8
、＼
@ 1
ぎ
0．9
30
A
b幻
①
◎
ぎ
、＼
0
ぎ
一30
1．5
2
2．5
fo／2（GHz）
（a） θ＝0°の場合
図3．29 条件Aを調べるためにおこなったa1’／alの計算結果（1／4）
一89＿
Pin＝−20dBm
＋18dBm
＋20dBm
1ユ
8
、＼
@ 1
8
『 Gこ：＝「”＝一ここごこごここ一一｝一一㎝『一｝τ
㍉＼＼＼ ／
へり hハへ
、、、一ノ 、、
0．9
30
bの
①
◎
8
＼ O
NOt
＼』
一30、
L5
2
2．5
戴y2（GHz）
（b） θ＝45°の場合
図3。29 条件Aを調べるためにおこなったal’／alの計算結果（2／4）
一90＿
Pin＝−20dB憩
＋18dB魏
＋20dBm
1ユ
州
＼
、
1
H
0．9
30
A
b幻
㊥
ぎ
、＼
0
8
一30
1．5
2
2．5
f（）／2（GHz）
（c） θ ・90°の場合
図3．29
条件Aを調べるためにおこなったa！’／a1の計算結果（3／4）
＿91＿
一…… @Pin＝−20dB瓶
＋18dBm
−一一一 @ ＋20dBm
1ユ
飼
＼ 1
N
H
0．9
30
b幻
ゆ
乙
8
、＼
0
8
一30
1。5 2 2．5
fo／2（GHz）
（d） θ：135°の場合
図3．29鮒A耀べるためにおこなったal’／alの計算結果（4／4）
＿92＿
Pin＝−20dBm
＋17dBm
＋20dBm
2
1。5
蔚
N＼
1
ε
0，5
100
A愚
b幻
嘱
題 0
一一一｝一一｝ ､−7ご：：一一一喰、一
’ε
＼
寸・、
＼、・、
一100
2
1。5
2。5
堀2（GHz）
（a） θmO°の場合
図3・30 条件Bを調べるためにおこなったa、・／a、の計算結果（1／4）
・…−
X3−−t
需蘭一…一舳
@Pin識一20dBm
＋17dBm
−一一 @ ＋20dBm
2
1．5
吼
、＼
@ 1
ε
0．5
100
恥
暑
嘱
廻 0
’ε
＼、、
、、・、
＼
＼
−100
1．5 2 2．5
fo／2（GHz）
（b） θ＝45°の場合
図3．30 条件Bを調べるためにおこなったa2’／a2の計算結果（2／4）
＿94＿
Pin＝−20dBm
＋17dBm
＋20dBm
2
1．5
㏄
N＼
1
9
o．5
100
A
b幻
穆
添
、＼
＼こ＼、
0
ε
＼
一100
2
1．5
2．5
堀2（GHz）
（c） θ＝＝ 90 Ctの場合
図3．30 条件B翻べるためにおこなったaガ／a、の計難果（3／4）
一95＿
一一…−
@Pin罵一20dBm
＋17dBm
−一一一 @ ＋20dBm
2
1．5
「
、＼
@ 1
ε
0．5
一＿L〆一
＼
100
b幻
8
活
＼ 0
、ζ圃
N・
’N
＼
’Yへ。、
一100
1。5 2 2．5
f（）／2（GHz）
（d） θ＝135°の場合
図3．30 条件Bを調べるためにおこなったa2’／a2の計算結果（4／4）
＿96一
m
で帰
さ測
ゲ一7
復ス
力of
の゜Bに出は観
個
24
＝d
5性
特の
器で
点でz
。o°の幅bH
すf6と増、
示
に
ー
も
の
が
3G
を
2
＝
と
で
い
゜
真3nる点な5
写
れ
∼
の゜
3i
Pな
にbび
さ
7
器図力上よ測
る造力さ，れの
べ構出、︶そこ
述
ジ入しaれ、
てツの少︵そお
いリ器減3をな
つブ幅に3果。
にア増続゜結る
果工る連3定れ
結のけ不図測さ
験
mおが。ム測
実mに力るラ観 。
に
3
z
電
い
ト
が
次
幅
H
力
て
ク
2
た
ト
G
出
し
ぺ
／
れ
35
100
80§
30
君
雪
題
。雲
畜25
60§
国
窮
き
亀20
40悪
昼
く
お
815
10
20き
5
10 15 20 25
1npu七Power（dBm）
図3．32 試作増幅器増幅器の入出力特性測定結果
＿98一
30
0
臼EF 。疹 d8働
A了「『EN i￠ d8
PEAK
しOG
ち
i蛭
o 「
d8／
2も
WA SB
SCF℃
CORR
START 2．郵夢 GHz
S了◎P S2，β9 GHz
RES BW 3．疹 H』卜｛Z
（a）
PtVBX i⑳kHz
SWP 2￠2 rnssc
a点での出力スペクトラム
RE〈・￠at8m
A7了EN i鐸 d8
PEAK
LOG
ち
■
i￠
d8！
▽2
3f♂2
2も
WAS8
SC FC
CORR
S了ARτ 2．￠￠ GHz
RES BW 3。￠ MHz
（b）
図3．33
ST◎P i2．￠野 GH之
diVBX 1⑳kHz
s協コ2鐸2禰舗c
b点での出力スペクトラム
試作増儲増儲の出力スペ外ラム特性
一99＿
測定結果は計算結果と比較的よく対応しており、ここで述べた計算結果の妥当性が確か
められた。なお・測定結果と計算結果とで、fo／2のループ発振をする周波数や不連続
動作が生じる入力電力がわずかに異なるが、この原因は、r．，＝・ 1，reL＝一 1と近似
したこと・および計算に用いたFETと実際の増幅器に使用されたFETの特性ばらっき
に起因すると考えられる。
次に・以上で述べたfo／2の電力の発生に伴う不連続動作がアイソレーション抵抗を
装荷することにより抑制できることを述べる。このため、まず図3．27に示すように2
個のFETの各入力整合回路の対向する部分をアイソレーション抵抗R、＝2．5Ωで接
続した場合についてa1’／alおよびa2’／a2を計算した。なお、計算は、先のア
イソレーション抵抗が無い場合の計算でループ発振条件を満足したθの場合についておこ
なった。
図3．34に、R，を装荷した時のfo／2に対するal’／a1の計算結果を示す。
計算はf◎に対する入力電力Pinが一20dBm，＋18dBm，＋20dBmの3b
の場合について行った。なお、fo／2とfoの相対位相θは90°としている。図から、
Pinによらずla1’／all＜1が得られておりループ発振の条件Aを満たしていな
いことがわかる。
図3．35に、R，を装荷した時のfo／2に対するa2’／a2の計算結果を示す。
計算はfoに対する入力電力Pinが一一 20dBm，＋17dBm，＋20dBmの3っ
の場合にっいて行った。なお、fo／2とf◎の相対位相θは135°としている。図か
ら、Pinによらずla2’／a21＜1が得られておりループ発振の条件Bを満たして
いないことがわかる。
図3．36にRI＝＝ 2。5Ωのアイソレーション抵抗を装荷した増幅器の4．7GHz
における入出力特性測定結果を示す。図から、出力電力が不連続に変化する特性は観測さ
れないことがわかる。また、この時fo／2の電力の発生も観測されていない。以上の結
果から、fo／2の電力の発生に伴う増幅器の不連続動作は、アイソレーション抵抗を装
荷してfo／2のループ発振を無くすことで抑制できることがわかる。
一100一
Piぬ畿一20d8m
＋18dBm
＋20dBm
θ＝90°
1
0．9
80。8
、＼
「’
n．7
0．6
0
bの
搦
瓢
題一30
、
8
＼
一60
1．5
2
2．5
fOf2（GHz）
図3．34 アイソレーション抵抗R，装荷時のa1’／alの計算結果
一101＿
Pin畿。20dBm
＋17dBm
＋20dBm
θ＝135°
2
1．5
「
運 1
、（N
−0。5
100
A
畳
bΩ
遭
o
＼一へ西くV
、N
＼
一100
2
X5
2．5
fo／2（GH z）
図3。35 アイソレーション抵抗Rヨ装荷時のa2’／a2の計算結果
一102一
100
35
§
8◎’送
君30
婁
塁
・馨
窪25
60＄
国
螂
①
噂
曇
昼20
40も
く
趣
津
015
10
20◎
幽
5
10 15 20 25
30
0
1npu七P◎wer（dB艶）
図3。36 アイソレーション抵抗R！装荷時の増幅器の入出力特性測定結果
一103・一
3。4 結 言
並列動作FET増幅器における閉ループ内でのループ発振の発振メカニズムについて述
べ、発振条件を導出するとともに、一般の場合に発振条件および発振周波数を計算する方
法について述べた。試作モデルに適用した結果、計算結果と実験結果とは良く一致し、本
解析法の妥当性が確かめられた。
また、fo／2の電力の発生に伴う不連続動作が、foとfo／2のミキシング効果と
fo／2のループ発振により生じると考え、その発振条件および発振周波数の計算法を示
した。試作モデルに適用した結果、計算結果と実験結果とは良く一致し、本解析法の妥当
牲が確かめられた。
また、これらのループ発振およびfo／2の電力の発生に伴う不連続動作は共に、アイ
ソレーション抵抗を装荷することにより抑制できることを計算および実験により示した。
一104一
参考文献
（1） Ro1ヱett J。麗。：’Stability and Power−Gain Invariants of Linear Two一護》◎rts’・
11∼E Trans． Circuit Theory， CT−9， PP．29−32 （麗ar． 1962）．
（2） Freitag R．（｝。，Lee S． H。，Krafcsik D．頚。，Da認s◎n D．￡。 and Degenf◎rd ∫． E．：
ρStability and I！駐proved Circuit 蟹odeling Consideratio鍛s for High Po認er
盟麗IC A且ゆ1ifiers’， 1988 1EEE 璽TT−S Int。 蟹icr◎駕ave Sy皿p◎siu墨 Di黛est，
pp．175−178 （1988）．
一105一
第4章 高効率FET増幅器
4．1 序 言
携帯電話やコードレス電話を始めとする移動体通信の需要が急速に増大している。これ
らの移動体通信機器では、限られた電池容量で長時間通信を行うために低消費電力化が望
まれている。特に、電力消費の大きい送信用電力増幅器の高効率化が重要になる。また、
移動体通信機器では、持ち歩いて使用するため小形・軽量であることが望まれており、個
々の部品の小形・軽量化も重要となる。
マイクロ波帯の電力増幅器の高効率化を回路的に達成する手法として、基本波および高
調波に対する終端条件を最適化し、電力増幅素子の出力端子に印加される電圧および電流
波形を整形することにより、高効率化を図るF級動作があるく1）。F級動作における理論
最大効率は100％である。しかし、F級動作では、全ての偶数次高調波に対する負荷イ
ンピーダンスを短絡、また、全ての奇数次高調波に対する負荷インピーダンスを開放とす
る必要がある。一方、実用を考えた場合、処理するのは低次の高調波に限定される。高調
波の寄与は低次のものほど大きいことが報告されており、高調波のうち2次までを最適に
終端することにより、理論上最大効率が86％になることが報告されている（2》。
マイクロ波帯では、FETの寄生リアクタンス成分の影響で、2倍波に対する最適な負
荷インピーダンスは必ずしも短絡とはならない（3｝。このため、高効率増幅器の設計にお
いては、効率を最大にする2倍波に対する最適なインピーダンス条件を求めることが要求
されている。FETの負荷インピーダンスを変化させて出力特性を測定する方法にロード
プル法があるが、負荷インピーダンスを電子的に変化させる方法として・基本波に対する
アクティブロードプル法（4）および高調波に対する高調波アクティブロードプル法（5》が
報告されている。Stancliffら《5）はデバイスで発生した2倍波を選択的に増幅して・そ
の位相および振幅を変化させて元のデバイスに注入することにより2倍波に対するインピ
＿ダンスを変化させているが、注入する2倍波がデバイスで発生する2倍波に依存するた
め、2倍波の位相、振幅のコントロールが難しい問題があった。デバイスから発生する2
倍波に依存せず2倍波を注入できる新しい高調波アクティブロードプル法として・筆者ら
は先に2倍波注入ロードプル法を提案したく6）・《7）・この方法では・入力信号の一部を取
一106一
り出し逓倍した後、位相および振幅を調整してサーキュレータを介してデバイスの出力側
から注入するため、デバイスから発生する2倍波に依存せず2倍波の注入量を設定できる
利点がある。また、この方法では、基本波に対する整合を受動回路で行なっており、この
結果、基本波に対する負荷インピーダンスに影響を与えることなく2倍波に対する負荷イ
ンピーダンスを変化させることがことができる。ここでは、2倍波注入ロードプル法によ
り、2倍波に対する最適な負荷インピーダンスを求め、次に2倍波に対するインピーダン
スを固定した状態で基本波ロードプルを行ない、基本波に対する最適な負荷インピーダン
スを求めている。
次に・2倍波に対する負荷の最適化をおこなう回路構成について述べる。従来の2倍波
処理回路を用いた高効率FET増幅器として、2倍波に対する最適負荷インピーダンスを
実現するために、基本波に対して1／4波長のショートスタブ｛8）や1／8波長のオープ
ンスタブ（9）を用いた増幅器や、FETを並列動作させ、各FETで発生した2倍波を対
向するFETに適切な位相で注入することにより高効率化を図るハーモニックリアクショ
ン増幅器（2Ldωが報告されている。しかし、従来のこれらの増輻器では、前者の場合
1／4波長や1／8波長のスタブを用いるため、また、後者の場合カップラや複数のフィ
ルタを用いるため・UHF帯では回路寸法が大きくなる問題があった。
ここでは、集中定数回路素子を用いた2倍波並列共振回路と短い位相調整線路とで縫成
された小形な高調波処理回路を提案している。これは、測定より得られた2倍波に対する
最適な負荷インピーダンスが容量性であることに着目し、並列共振回路で2倍波に対する
オープン点を作り、さらに位相調整線路により反射された2倍波を最適な位相でFETに
注入することにより高効率化を図るものである。
多段増幅器の高効率化のためには出力段の高効率化だけでなく、ドライバ段の消費電力
の低減も重要となる・ドライバ段の低消費電力化のためには、各増幅段の動作レベルに応
じ撮適なFETのゲート幅耀択することカミ必要である．ここでは、ドライバ段⑳肖費
電力が主にFETのゲート幅に鮪することに潮して、各増幅段のFETのゲート幅を
効率が最大となるように決定している。
以上に述べたように・ここでは・①2倍波注入ロードプル法および基本波ロ＿ドプル法
を組み合わせることによる髄な鮪インt°一ダンスの設定法、②集中定期路素子を用
いた2倍波並列共振回路と短い位相調整線路とで轍された小形な高調波処醐路、③ド
一107一
ライバ段を含めた多段増幅器の効率を最大とする各増幅段のFETゲト幅の決定法につ
いて述べ・高効率FET増幅器の設計法を示す．uH喘モノリシック鍛FET増巾醐
の設計に適用した結果・飽和出力31dBm、駄ドレイン効率63％の性能を翫．増
幅器の回路寸法は8・6mm×5。8mmである。
4・2 基本波および2倍波にたいする最適負荷インピーダンスの決定
高効率高出力FET増幅器の設計では、効率および出力に対して最適となるFETの負
荷インピ｝ダンス条件を求めることが必要となる。ここでは、このような基本波および2
倍波に対する最適負荷インピーダンスを求める方法について述べる。
4．2．1 2倍波注入ロードプル
図4．1に2倍波注入ロードプルの測定回路を示す。FET増幅器の出力回路は基本波
および2倍波であらかじめインピーダンス整合する。逓倍器により生成した2倍波の位相
と振幅を位相器および可変減衰器により調整し、広帯域サーキュレータを介して注入する
構成としている。ネットワークアナライザにはFETに注入する2倍波とFETの非線形
動作に起因して発生した2倍波が入力しており、FET増幅器を見込む等価的な2倍波反
射係数roを測定している。FETから負荷を見込む2倍波反射係数rxは、測定により
得られた2倍波に対するroおよび出力回路のSパラメータを用いて次式で与えられる。
rx諏S11十S！2のS2！／（r巳o−S22）
（4．1）
rxの振幅および位相は、注入する2倍波の振幅および位相を調整することにより、任
意に設定できる。本測定法は、基本波の終端条件とは独立に2倍波の終端条件を設定でき
る特長がある。
ゲート幅Wg・＝3．18mmのFETについて2倍波注入ロードプル実験をおこない、
2倍波に対する最適な負荷条件を求めた。実験に用いるFET増幅器の出力回路は、増幅
された基本波を外部に取り出すこと、および外部から2倍波を注入することを可能にする
一108一
Network
SignaI
Analyzer
Source
Power
Divider
Frequency Phase・Vadable
Doubler Shifter Attenuator
／一一儲
Output
P◎wer
Circuit
Meter2
Input FET rx r o
Ch℃uit Under Test
図4。1 2倍波注入ロードプルの測定回路
一一
P09＿
ため・基本波および2倍波に対して同時にインピーダンス整合するように構成する必要が
ある。図4・2に実験に用いたFET増幅器の回路構成を示す。出力回路は伝送線路1，
2および先端開放スタブ1，2から成り、基本波に対する低域フィルタ形のインピーダン
ス変成器を構成している。また、これらの伝送線路および先端開放スタブの特性インピー
ダンスおよび長さは・2倍波に対してもインピーダンス整合するように値が選ばれている。
図4・3にWg諾3・18mmのFETを用いた増幅器の出力反射特性を示す。図から、
出力リターンロスは・基本波（920MHz）で2L 4dB、2倍波（1。84GHz）
で17・5dBであり・基本波および2倍波に対してインピーダンス整合していることが
わかる。
図4・4（a）・ （b）に上記FET増幅器を用いて行った2倍波注入ロードプル実験
結果を示す。図4．4（a）、 （b）はぼxiをパラメータにして／Txに対する出力
Pout・負荷効率ηaddをそれぞれ示している。なお、図中、破線は2倍波注入を行
なわない、すなわち、2倍波に対してインピーダンス整合した場合の特性である。
図4．4（b）から、受動回路で実現できる範囲すなわちlPxi＝1の場合、／rx
＝・一一
V0°のときに最大効率ηadd＝74。2％が得られることがわかる。このとき、
図4．4（a）から、出力Poutもほぼ最大となり、Pout：27。6dBmが得ら
れている。なお、任意のゲート幅Wg’のFETに対する最適な2倍波反射係数rx’は、
Wg’ ^Wgが比較的小さい時、近似的にFET素子のアドミッタンスがゲート幅に比例
すると仮定できるので、ゲート幅Wg’のFETに対するアドミッタンスy、’＝y、 e
nとして、次式であたえることができる。
rx’＝1欄y。’n
1＋yx・n
（4．2）
1−rx
yx＝ P＋rx
一110一
Open Stub 1
Open Stub 2
lFET
lUnder Test
lTransmission Transmissi◎n
聾Line l Line 2
nv＿＿＿＿＿禰齢榊＿＿榊．＿＿＿櫛吻＿＿＿．＿l
Input Ch℃uit Output Circuit
図4．2 2倍波注入ロードプル実験に用いたFET増幅器の回路構成
雷
巳
0
沼
o
1◎
繧
8①
20
餐
8
0
30
05
1．0
15
2．0
Frequency（GHz）
図4．3 FET増幅器の出力反財特毯
一1U一
25
28
曾
豊27
W紬out Injection （27．2dBm）
お
き26
lrxl2
餐
03dB
曾25
Wg罵3．18mm
働OdB
−一・ 1．5dB
0
Pin譜145dBm
24
−180
一90 土0 十90
十180
∠rx（deg）
（a） P。。L対／r。
§80
ζ
．§7・
§
鴇6°
§
ぐ 50
奎
￡4色180
一一
X0 ±0 十90
∠rx（deg）
（b） η。dd対∠rx
図4。4 2倍波注入ロードプル実験結果
一112一
十180
ただし、
n ＝Wg’／Wg
rx：2倍波注入ロードプル実験に用いたFETの2倍波に対する最適反射係i数
（実験結果では、Wg＝3e 18mm， irx｝：1・∠rx ・＝ −70°）
yx：2倍波注入ロードプル実験に用いたFETの2倍波に対するアドミッタンス
4。2。2 基本波ロードプル
図4．5に基本波ロードプルの測定回路を示す。FETの出力に2倍波のみを所望の位
相で選択的に反射させる2倍波反射回路、および基本波チューニング回路が設けられてい
る。本測定回路は、2倍波反射回路をFETと基本波チューニング回路との聞に設けてい
るので、2倍波に対する負荷条件を変化させることなく、基本波のチューニングを行なう
ことができる特長を有している。
Signal
S◎urce
Tuner
FET
f〈）rFundamental Wave
Under Test
P◎wer
Meter 2
Power Input
Meter l Ckc瞭
Second Ha㎜◎nic
Reflection Circuit
図4．5 基本波m一ドプルの測定回路
一113 一
測定は出力31dBm以上を得ることを考慮してゲート幅Wg・7．28mmのFET
を用いて行なった。なお、2倍波に対する反射係数は式（4．2）からlrx’1諜1、
∠rx’＝＝一一117°としている。図4．6に基本波ロードプル実験結果を示す。図より、
最大出力が得られる負荷インピーダンスと最大効率が得られる負荷インピーダンスが異な
り、最大ドレイン効率は68・．2％、その時の出力28．4dBmであり、最大出力は
32．2dBm、その時のドレイン効率59。8％であることがわかる。また出力31
dBm時に効率が最大となる基本波に対する負荷インピーダンスはZL＝13＋2、5」
Ωであり、この時ドレイン効率は64％である。
Wg＝7。28 mm
Vd＝55 V
0。2
1．o
図4。6 基本波ロードプル実験結果
”・。 114 一’
4。3 集中定数素子を用いた2倍波処理回路
出力回路の小形化のため、ここでは集中定数回路素子でなる2倍波並列共振回路と短い
位相調整線路とで構成された小形な高調波処理回路を考案した。図4．7に出力回路の等
価回路を示す。これは、測定より得られた2倍波に対する最適な負荷インピーダンスが容
量性であることに着目し、並列共振回路で2倍波に対するオープン点を作り、さらに位相
調整線路（図中の伝送線路1）により2倍波を最適な位相でFETに注入することにより
高効率化を図るものである。出力回路は伝送線路1，2倍波に対する並列共振回路、伝送
線路2、先端開放スタブで構成されている。伝送線路1およびそれに直列に設けられた2
倍波並列共振回路により、効率が最大となるirxi＝：1、／rx＝−117°としてい
る。伝送線路1の長さは基本波の波長の1／12でよく、2倍波並列共振回路を集中定数
素子で構成すれば、従来の分布定数線路を使ったものに比べ小形化できる。また、伝送線
路1，2倍波に対する並列共振回路、伝送線路2、先端開放スタブによりFETから負荷
側を見込む基本波に対するインピーダンスZLを、出力31dBmで効率が最大となる負
荷条件ZL＝・ 13＋2。5」Ωとしている。なお、この先端開放スタブは長さを3倍波の
波長のほぼ1／4としており、これにより3倍波の発生を抑圧できる。
Open Stub
FET
トOL・ad
Transmissi◎n
Transmissio取
】Line 1
Line 2
」
図4．7 出力回路の等価回路
一U5一
4。4 増幅器の設計
4．4．1 多段増幅器のFETゲート幅の決定
多段増幅器の高効率化のためには出力段の高効率化だけでなく、ドライバ段の消費電力
の低減も重要となる。ドライバ段の低消費電力化のためには、各増幅段の動作レベルに応
じた最適なFETのゲート幅を選択することが必要である。ここでは、ドライバ段の消費
電力が主にFETのゲート幅に依存することに着目して、各段のFETのゲート幅を効率
が最大となるように決定する方法を開発した。以下に概要を述べる。
N段増幅器の総合効率ηt。し、1は、次式で与えられる。
Pout
η tOta1ニ N
（4．3）
k4iPdc（k）
ここで、Poutは増幅器の出力、また、Pdc（k）はk段目のF」ETの消費電力で
あり次式で与えられる。
Pdc（k） ：Pout（k）／ηd （k）
（4，4）
Pout（k）＝Pin（k）eG（k）
（4，5）
ここで、
Pout（k）：k段目FET増幅器の出力
Pin（k）：k段目FET増幅器の入力
G（k）：k段目FET増幅器の利得
ηd （k）：k段目FET増幅器のドレイン効率
一116一
G（k）、η、（k）は使用するFETのゲート輻Wg（k）・入力Pin（k）、お
よび動作級に依存する。あらかじめ、G（k）、ηd （k）のWg（k）、Pin（k）
依存性がわかっていれば上記の関係を使って多段増幅器の効率を最大とする各増輻段のF
ETゲート幅Wg（k）を求めることができる。
図4．8にFETゲート幅決定フローを示す。フローは以下の3つのプロセスからなる。
（1）データベースとして①FETゲート輻対出力、②FETゲート幅対利得、③基本F
ETに対する入力対出力および消費電力（効率）特牲データを準備する。
（2）増幅器の段数および回路構成の決定。この時、回路損失も与える。
（3）ゲート幅をパラメータにして、データベースに墓づき消費電力を計算し、最大効率
が得られる各増幅段のFETゲート幅を決定する。
図4．9（a）∼（d）にゲート幅決定に用いたデータベースを示す。図において、
（a）はFETゲート幅（W。）対1dB利得圧縮点出力（PldB）特性、（b）はFE
Tゲート幅（Wg）対線形利得（GL）特性、 （c）および（d）は基本FETに対する
入力電力（Pi。）対出力電力（P。。t）およびドレイン効率（η Ci）特性を示している。
なお、基本FETをここでは増幅器と同一一プmセスで製作されるゲート輻3。18mnの
FETとし、その測定値を用いた。
図4．10にここでの計算に用いた回路構成を示す。飽和出力31dBm以上とする条
件で、効率を最大にする各増幅段のFETゲート幅およびそのときの予想される入出力特
性を計算により求めた。表4．1に実現性も考慮して決定した各増輻段のFETゲート輻
を、また、図4。11にこの時の入出力特性の計算値を示す。出力段にゲート輻7．28
mmのFETを使用した4段増幅器で、飽和出力31dBm、最大効率62％の性能が予
想される。
一117 一一
START
Data B隷se fbr FET
i1）Wg vs PldB・（2）Wg vs GL，（3）Pin vs Pout，ηd
Setting of琶he Amplifier Stage Number，
狽??@Circuit C◎nfigulad◎n and撫e Ch℃uit Loss
Calculation of the Amplifier Power C◎nsumptbn
≠刀@a F“nc丈ion of Gate Widtぬ
NO
YES
Decisioπ10f the G且te Width of Each S舩ge FET
?b秩@Get血g M＆ximum Efficiency
END
図4。8 FETゲート幅決定フm一
＿118一
40
3◎
Arc
官
℃
電
） 20
2nd，4乞h stage FET
A
o
通
ζ
3rd stage FET
10
lsしstage FET
30
Wg（mm）
Wg（rnm）
（a） P，、iB対Wg
（b） GL封Wg
1eo
30
lOO
920MHz
Wg＝3・18mm
曾
‘言
！書
’「二20
§
50’も
EEI
ま
v”2◎
δo’も
き
き
儀
‘㍉
class−B◎茎｝erati◎n
10
0
10
O 10 20 ◎ 1◎ 2◎
Pin（dBm） Pi轟（dBm）
（c）
最終段FETに対するPout， （d） ドライバ般FETに対するPout，
ηd対Pin ηd対Pin
図4。9 ゲート幅決定に用いたデータベース
ー一 119 −k
表4．1 各増幅段のFETゲート幅
FET
Ampli丘er
rtage
fate Width
1st
0．2mm
2nd
0．2mm
3rd
1．Omm
4乞h
7．28mm
R5 C6
R4 C5
C、 FET，
Rl
C7
」． c・勇
FET3
FET4「騨一一 ww繭一噸「
レ甥』
C募C蕩C・霧
c蕩c暢
図4．10 4段FET増幅器の構成
一120一
Output Circuit
40
100
A
80∼§
繧
舜島 30
）
雪
60 ・弩
巳
お
津
o
20
4◎
譲
ぢ
魯10
Dra圭n
0
0
−40
20麗
Ef丘ciency
一30
一一
Q0
0
一10
Input Power（d］Bm）
図4．11 入出力特性計算結果
一121一
0
む
種た作目 損ヤい
3し動段 低キて
る
計
定
2
、M図
つ
な
設
安
、
し
1
異
を
と
た
成
M
を
の路化ま 構、化
幅回形、 にタ形
段を3段 真G数×
成定、器た器﹂回集6
増 回一い段をたのらは
段
たメつ4成しそか法
4 しラに、構作゜抗寸
示パ路に器試る抵路
2 にS回め幅にい体回
の出
力る
た合
増1
2て
4゜
10T
つ導
半の
器
°E、す整。図、タ
幅増
4゜ 4
F
時
現
抗
4
を
図類
のこ
のを
実に
抵 図失
化パ
シる
゜
モ
O
4。5 実験結果
図4．13に出力回路のFETから負荷側を見たインピーダンスの設計および測定結果
を示す。図中、㊧、○印はそれぞれ基本波（fo）におけるインピーダンスの設計値と測
定値、A、△印はそれぞれ2倍波（2fo）におけるインピーダンスの設計値と測定値、
口印は3倍波（3fo）におけるインピーダンスの測定値である。基本波と2倍波の設計
値と測定値はよく一致している。また、3倍波については全反射の回路になっていること
がわかる。
Yへ5こY
f副ソー一〉＼＜交x
／k（〆／フマづ
3f◎ ＼＼メー一λ”
㍗、一一1
2fo 8
⑳
○
ム
ロ
Calculated I！npedance at fo
琶easured I皿peda鷺ce at fo
Calculated Impedance at 2f◎
猛easured I通pedance at 2f◎
巡easured I斑pedance at 3f◎
（f◎＝92G藍Hz）
図4。13 出力回路のFETから負荷側を見たインピーダンス特性
・・一 123 ・一
図4・14に増帳器の小信号特性を示す。図中、実線は測定値、破線は設計値であり、
広帯域にわたり両者は良く一致している。測定された小信号利得は840MIIzから1G
Hzの馨域で5◎dB以上となっている。また、2倍波は2倍波並列共振回路により、3
倍波は約1／4波長の先端開放スタブにより、利得が十分抑圧されていることがわかる。
図4・15に920MHzにおける入出力特性測定結果を示す。飽和出力31．2
dBm・最大ドレイン効率63％が得られている。これは、図4．10の設計性能とほぼ
一致する結果である。
図4．16に増輻器の出力の周波i数特性を示す。840MHzから1GHzの帯域で飽
和出力31dBm以上が得られている。
60
50
こ
舜◎
4◎
￠罵
o
聴
30
20
麟
b◎
ゆぬ
10
の
0
麟
繧一10
の
一20
05
LO 15 2．0 25
Frequency（GHz）
図4．14 小信号利得の周波数特性
一124一
3．0
1eo
40
A話30
A
80 ミ3
Output P◎wer
〉
誠
y
60 禽
お
．繋
唐 20
［
鮎
科
40 Pt
8x 10
驚
0
20 お
0
0
一20
一30
一40
一10
◎
Input P◎響er （dB磁）
図4．15 入出力特｛生
曾34
磐
）
or 32
wき
魯鮎
讐ぢ30
ヨ曾
認ξ
28
800
850
90◎
950
Frequency （簸H2ζ）
図4．16 飽和出力の周波数特性
一125一
100G
図4・17に出蝿力に対する高調波レベノレの測定結果を示す。2轍および3巌の
基本波に対する棚出加ベルは・それぞれ一50dBc＿40dBc以下である．2
倍灘2倍磁列共振回路により・3轍は細／4賑の先端離スタブで遮断さ縞
調波出力が掴圧されている。
図4・18に増幅器の利得および飽和出力の温度特性測定結果を示す。＿25∼65
°Cの温度範囲における利得および飽和出力の変動幅はそれぞれ2。8dB、0。65
dBである。
一20
o
f◎ 篇 920 躍笠｛z
ふ
（蓬∼U鷺da憩enta1 認ave）
ε
零
一30
お
日
。曾
8
一一
S0
捻
鎖
の
．嵩
一50
捻
冨
鍛
一60
20 25 30 35
Fundamental Output Power （dBm）
図4．17 高調波出力レベル特性
一麟
P26一
56
図
54
bむ（
・回ρQ
の℃5
）
ハ
圃 霞
52
邸。1吋
臼 ◎5
◎つo
（
日
50
31．8
自Q
℃
）
o
3L4
℃ o
ω山
剃
郎→ρ
31。0
N 瓢
菖 A
→の・←）
σ5 二s
ζつ◎
30．6
10
−30 −10
3◎
5◎
A孤bient Te通pera加re（℃）
図4．18 小信号利得および飽和出力の濃度特性
一一
P27一
マ◎
4。6 結 言
高効潮E聴儲の設計法について述べた．まず、①2倍灘入。，．．， F・プル齢よび
基本波゜一ドプル法を組み帥せるこaこよって2倍波および基本波に対する最猷負荷
インピーダンスを求めた・②この鮪インt°一ダンスを実現するため、集中定数回路素子
を用いた2倍波並列蝦回路と短い位相調整線路とで構成された小形な高調槻理回路を
考案した。また・③出力段のみならずドライバ段を含めた多段増幅器の効率を最大とする
各増輻段のFETゲート幅の決定法を示した。UHF帯モノリシック4段FET増幅器の
謝に適用した繰・飽和出力31dBm、最大ドレイン効率63％の性能が得られた。
増輻器の回路寸法は8。6mm×5。8mmである。
一128一
参考文献
（1）
Sinder D．懸．：’A The◎retical Analysis and Experimental Confirmation ◎f
Opti田ally Loaded and Overdriven RF P◎wer A搬Plifier’， IEEE Trans． Electron
Devices。 ED−14， 12， PP．851−−857 （Dec。1984）．
（2）
Nojima T． and Nishiki S．：’High Efficiency Microwave Harm◎nic Reactioft
Amplifier’， 1988 1EEE M’rT−S Int。 簸icro・wave Symposium Digest， PP．1007一ユ◎10
（1988）。
（3）
千葉 耕司，冠 昇：’900MHz帯GaAs高劾率電力増鑛器’，信学技報，琶響83−24． pp。57−61 （1983）．
（4）
Takaya皿a Y．：’A new load−−pull characterizati◎n method for microwave p◎wer
transistors’ C 1976 1EEE 麗TT−S Int。 Microwave Sy撫p◎sium Digest， pp．218−220
（June 1976）．
（5）
Stancliff R・B・and P・ulin D・D・1’Har孤・nic 1・ad−pulr，19791EEE MTT−S lnt．
蟹icrowave Sy！羅P◎siu凪 Digest， PP．185−187 （1979）．
（6）
池田 幸夫，高木 直，浦綺 鯵治：−2倍護注入法によるFETの高効率勲作’， 199◎揺学春季全大， C−64， p。2−486 （1990）．
（7）
Ikeda Y．，Takagi T． and Urasaki S。：’High efficiency operatioH ◎f sec◎nd
har皿onic injection method’， The 3rd Asia−Pacific Microwave C◎nfereRce
Proceedings， PP．685−688 （1990）．
（8）
Geller B． D． and Goettle P． E．：’Quasi−monolithic 4−GHz p◎wer amplifier
with 65−percent power−added efficiency’， 1988 1EEE 盈TT−S Int． 麗icr◎wave
Symposium Pigest， DD−2， PP．835−838 （1988）。
（9）
Chiba K・ and Kan蒲uri N．：’GaAs FET power a皿Plifier module with high
efficiency’ C Electronic Letters， 19， 24， pp。1025−1◎26 （N◎venber 1983）。
（10）
Nishiki S・and Noji班a T。：’Har血onic reaction a！町）1ifier −a novel high−
efficiency and high−P◎wer microwave amplifier−” ， 1987 1EEE MT−S Int．
蟹icrowave Sy搬posium 】）igest， 夏）D−5， PP。963−964 （1987）．
一129 ・一
第5章低ひずみFET増幅器
5．1 序 言
麗嬬魏大と多様化に伴ない樋信システムの熔量化が求められている．このよ
う樋信システムに用いられる増儲に1ま、しばしば多数のキャリアを同時に増幅するマ
ルチキャリア共灘輻灘腰求される・このようなマルチキャリア共騨儲で1ま湘
互変調ひずみによるキャリ瑚の干渉を翫るため、低ひずみな性能が要求される。
従来・増儲の相互変調ひずみ雛を評価する・〈ラメータとして、2個のキャリアを共
瀦輻し塒の相互変調ひずみ（1 M ； lnterm・dulati・n）が主に肺・られてきた．しカ、
しこのパラメータは、共通増幅するキャリア数が増大した場合のひずみ特性を表現するに
は不十分である。マルチキャリア共通増輻時の相互変調ひずみの評価パラメータとして、
最近・マルチキャリアに見立てたホワイトノイズを入力信号に用いるNPR（Noise
P◎wer Ratio）がしばしば用いられる《IL（2》。NPRは、入力信号として与えられたホワ
イトノイズの平均電力と増輻器のひずみにより変調を受け狭いノッチに落ち込んだひずみ
信号の平均電力との比として与えられる。この測定において、マルチキャリアは狭いノッ
チを有するホワイトノイズとして与えられ、変調されたひずみ信号はノッチの帯域内に落
ち込む電力として測定される。
多数キャリァを共通増幅したときの増幅器の相互変調ひずみ特性を解析により求める方
法として・単一儒号で測定された増幅器の振幅・位相特性を多項式で近似し、この多項式
を用いて相互変調ひずみ成分を求める方法が提案されている（3》（7》。しかし、これらの
方法では・測定された振幅および位相特性を広いダイナミックレンジで高精度に表そうと
した時、多項式の項数を大きくする必要があり、多数の入力キャリアに適用しようとする
と式が複雑になり見通しが悪い問題がある。
ここでは、マルチキャリア共通増輻器の解析における従来のこの問題を解決する新しい
方法として、単一信号による振幅・位相特性とフーリエ変換とを組み合わせて用いたひず
み解析法を提案する｛8》。この方法は、一信号で測定された振幅および位相特性の測定結
果をそのまま用い、また、周波数領域で与えられた複数キャリアからなる信号を逆フーリ
・工変換により時間領域の信号に変換することにより、IMおよびNPRを高精度に算出で
一鵬
P30一
きる特長を有している。
2個のキャリアおよびマルチキャリアに見立てたホワイトノイズを共逼増輻した場合に
っいて、基本波、IM3，IM5およびNPRを計算し測定値と比較した結果、両者は線
形領域から飽和領域までの広い範囲で良く一致し、本解析手法が、マルチキャリア共適増
幅器のIMおよびNPR特性を高精度に予測する有効な手段であることを確認した。
5。2 フーリエ変換を用いた単一信号によるひずみ解析
5．2．1 解析法
ここで述べる解析法は、フーリエ変換に基づき解析するもので、一信号で測定された振
幅および位相特性の測定結果をそのまま用い、また、周波数領域で与えられた複数キャリ
アからなる信号を逆フーリエ変換により時間領域の信号に変換することにより、IMおよ
びNPRを算出するものである。
単一キャリアでなる入力信号Vi（t）および増幅された出力信号Vo（t）は次式で
与えられる。
（5．1）
Vi（t）＝Re ｛ρ exp（j2πf。t）｝
mA（1ρ1） exp ｛」2π f・ t＋」θdρD｝剖
V・ （t） ＝ Re
（5．2）
ここで、f。はキャリアの周波数、ρは入力信号の複素振輻である。また、 A（ipl）、
θ（1ρ1）は増幅器の振幅および位相特性を表している。これらは、単一信号の灘定結果に
基づき与えられる。マルチキャリア動作では、振輻・位相特性の周波数依存性が十分小さ
く無視できる時・時間領域における複素振幅は、式（5．1），（5．2）のρとして用
いられる。
図5・1に・IMとNPRの計算過程を示す。ここでは、離散フーリエ変換を用いて計
算する。先ず始めに・周波数軸上で与えられた入力信号を、N個のサンプル値データ
一131一
START
M◎deling of Input−signa1
G（n）
Xnverse
ciscrete Fourier Transform
9（m）
C＆1culah◎n◎f Oゆut−wave艶rm
tsing Arnp撫ude and Pぬase
bharac搬istics
9’（m）
Discrete Fo磁er Transfo㎜
Gt（n）
Calculation◎f IM of NPR
END
図5．1 1MとNPRの計算フロー
一132一
G（n），（n＝O，1，2，… ，N−1で、 n番目のサンプル値を示す）で表わす。入力されるキャ
リア周波数間隔△fはサンプリング周波数間隔△foの自然数倍になるように選ばれる。
サンプル数Nは周波数帯域を広げるためできるだけ大きい数に選ばれる。このときの各サ
ンプル値G（n）は、振幅と位相のデータを持たせるため複素数表示にしている。次にこの
G（n）を、式（5。3）に従う逆離散フーリエ変換で、時間軸入力揺号9（m） （Pt＝0，1，2，
… ，N−1で、 m番目のサンプル値を示す）に変換する。
N−1
9（m）” kΣ。G（k）exp（j2πmk／N） （5・3）
この後、増輻器の振輻・位相特牲を用いて、g（m）から出力波形g’（ra）を算出する。単一
信号に対する式（5。1），（5．2）の関係からg’（ma）は次式で与えられる。
9（m）
9’（m）＝A（lg（m）1）exp｛jθ（lg（m）D｝
（5．4）
lg（m）1
ここでは、A（IpD、θ （Ipl）の関数は単一信号の測定結果に基づくスプライン関数で与
えている。周波数軸上の出力信号G’（n）は、次式で与えられる離散フーリエ変換により
g’ im）から計算される。
G’（n）＝
Eぎ（k）exp（−j2πnk／N） （5．5）
以上の結果・IMとNPRがGてn）から得られる。以下で、2キャリアにおけるIMとマ
ルチキャリアにおけるNPRの詳細な計算過程を述べる。
5。2．2 1Mの計算法
ここでは・2キャリアに対する低次のIMとしてIM，，IM，に着目してその計算手
一133一
法を述べる・キャリアの周麟がそれぞれfi，f、の場合、増儲の繊内に2fド
f2・ 2f2｝flに対応するiM3が、また3fl−2f、，3f、−2f、に対応する
IM，が発生する。
図5・2にIMの計算過程をモデル的に示す。図5。2（a）は周波数軸上の入力サンプ
ルデpmタG（R）を示す。ここで入力信号は振輻が等しく任意位相を有するものと仮定する。
入力信号の時聞軸入力信号9（m）は逆離散フーリエ変換によりG（n）から計算される。図
5・2（b）に墓ωを示す。次に時間軸勘信号9’（，ii）騨一信号における増儲の振幅
⑲位相特性の測定結果から計算され図5．2（c）のように与えられる。9’（m）の振幅・位
柑は増輻器の振輻・位相ひずみにより変調される。図5。2（b）に示すように、同一一振幅
の2キャリアからなる入力電力のピーク値は平均電力に比べて3dB高くなる。このこと
は、2波に対する相互変調ひずみを改善するためには、増幅器の振輻・位相特牲を、動作
点より3dB高い領域まで改善する必要があることを意味している。周波数軸上の出力信
号G−（R）は離散フーリエ変換によりg’（m）から計算され図5．2（d）のように与えられる。
なお、ここではキャリア数として2個の場合を示したが、この解折法は原理からキャリア
数および各キャリアの振輻および位相には制約されず適用できる。
5．2．3 NPRの計算法
NPRはマルチキャリアの平均電力と狭いノッチの帯域内に落ち込むひずみ信号の平均
電力の比として定義される。測定および解析において、マルチキャリアは狭帯域のノッチ
を有するホワイトノイズとして与えられ、変調されたひずみ信号はノッチの帯域内に落ち
込む電力として取り扱われる。NPRの解析では、このホワイトノイズのモデル化が課題
となる。
ホワイトノイズは、周波数に依存しない、一定の電力スペクトルを持つノイズである。
しかし瞬時的に見た時ホワイトノイズは、全くランダムな振幅，位相を持ったキャリアの
集まりになっている。図5．3に複素平面上に表したホワイトノイズのキャリア分布を示
す。ここでは瞬時雑音を表すキャリア電圧V。を複素平面上の電圧V。，V．を使って次
式で与える。ここで、」は虚数単位である。
一134一
iG（n）1
の
carrlers
……… CN−1
0，：1，2，°°煽゜°°°’°’弓’°”，n，’唇樋゜°
frequency
（a）
G（n）
lg（m）1
9も◎3dB
〆…
一一・average
level
012G”°卿’・。。・。・・。。 m。・・°6
， ， ，
， ，
°…… ?m−1
もime
9（m）
（b）
lgt（m＞i
Q12……………m“鱒’°
，
，
，
，
，
，N−1
time
（c）
図5．2
9’
im）
IMの計算過程（1／2）
一135一
lGt（n）1
の
carrlers
IM3
IM3
IM5
IM5
0，1，2，’響゜“’一’°’°°°°°，n，・・・…
゜……’°
CN−1
貨equen￠y
（d） G’（n）
図5．2 1Mの計算過程（2／2）
Vy
亨。引・：°㌦：蕨∼マる1．’
∴縛灘凝聴
ゴ雌肇茸隷灘・
雛
、：
籔蟻労：∵：・
継銅ご、
F三・1蒙難羅
Vx
u鰹艶ぐぺ
．畠
難
脂；1：鍵鷲1灘畷
1☆’∴｝実糠ξ：
図5．3 ホワイトノイズの電圧分布
一136一
V。＝＝V、十jv． （5。6）
V、，V．がそれぞれガウス分布しているとすると、その確率密度関数P。（V。），
P．（V．）は次式で与えられる。
Px（Vx）「叢のの憐） （5・7）
騨＝磁卿〔一斎〕 （5．8）
σ。2 ＝ 6y2（5σ、2／2） （5．9）
ここでσ、2、σ。2はそれぞれV。，V。の分散である。この時、複素平面上の雑音電
圧V。の確率密度関i数P、 （Vn）はV。，V。が相関を持たないことから次式で与えら
れる。
P・（V・）＝P・（V。）Py（Vy） （5。10）
雑音の平均電力lV、12は定義より、次式で与えられる。
lVn l2＝∫lVn l2 Pn（Vn）dVn・
oo oo
託⊥（V．2＋Vy 2−）P。（V。）Py（Vy）dV。dVy
co co
悲V・2P・（V・）dV。＋よVy2Py（Vy＞dVy
＝σ。2＋σy2
＝σ・2 （5。11＞
一137一
式（5・11）からホワイトノイズの平均電力はσ。2となることがわかる．V．eまガウス
分布していることから・3σ・のレンジにIVnlの99％が含まれる拷えられる．今、
3σ・翻当するホワイトノイズ蝿圧をV。．とすると、下式からi V。pl・は平均電力
に比べて9・5dB高いことがわかる。
101・9（IV。P 12）：101・9（3σ。）2
＝101◎9（σn2）＋10109（9）
＝10亙09（lVnl2）＋95
（5．12）
ホワイトノイズに対してこのようなモデル化を行った後、5．2．2で述べたIMを算
出する場合と同様の計算を行うことによりNPRが計算される。まず、周波数軸上の入力
信号G（n）を図5．4（a）に示すように帯域W←n、−n1）のノッチを有するB
（：n。−n。）の帯域を有するホワイトノイズとして与える。すなわち、帯域B内の各
サンプル点にランダムな複素電圧V。を対応させる。ただし、V、の値の確率密度関数
P。 （V。）は式（5．7）∼（5．10）に従う。次に時間軸上の入力信号g（m）は
G（n）を逆離散フーリエ変換することにより図5。4（b）のように与えられる。確率
過程理論く9）から、周波数軸上の入力信号G（n）がガウス分布している時、式（5．3）
のようにG（k）の線形結合で与えられる時間軸上の入力信号g（m）もまたガウス分布
している。増輻された時間軸上の出力信号g’（m）は、単一信号で測定された増幅器の
振輻・位招特性から計算され図5。4（c）のように与えられる。最後に、周波数軸上の
出力揺号G’（n）は9’（m）を離散フーリエ変換して図5。4（d）のように与えら
れる。NPR（dB）は図5．4（d）から次式に従い算出される。
n2
NPR㍉轟1201・9（IG’（n）i）／（nl −n2）
nl・ユ ne
−。轟、。踏忍12・1・9（IG’（n）D／｛（ne 一一 ns）一（n2−n1）｝（5・13）
一一
P38一
IG（n）1
notch
n2… n… ne峰゜‘’‘帝N4
frequency
（a）
G（n）
19（：m）1
sp◎nding
◎uも9dB
一 average
level
0，1，2，……………，m∴…
…… CN−1
もime
（b）
9（m）
図5e 4 NPRの計算過程G／2）
一139一
｛9習（m）1
◎，1，2，……伽……°卿，m，……
…… CN−1
time
（c）9’（m）
lG，（n）｝
0，1，2，……鱒’鱒’°∴n，…… ……，N−1
frequen．cy
（d） G’（n）
図5．4
NPRの計算過程（2／2）
一一 140 一
また、相互変調ひずみの場合と同様に、図5．4（b）における入力波形を見ると、平均
値より約9dB高いピーク値を持っている。これから、増輻器は動作点より約9dB高い
領域までの特性改善が必要であることもわかる。なお、この値は雑音電圧として約3σに
相当するピーク値まで考慮する必要があることに対応しており、これは約1％の頻度で生
じる。
NPRの測定および解析においてホワイトノイズの帯域（B）およびノッチの帯域（W）
を決定する必要がある。もし、NPRがBやWに依存するのであれば、NPRの測定およ
び解析においてその都度BおよびWを定義する必要がある。NPRのBおよびW依存牲を
上述した解析法に基づき計算した。計算において、高出力増輻器（PA）の振輻・位相特
性として図5。5の破線を用いている。
図5．6（a）は、Wを一定（翼10KHz）としてBを変化した時のNPRの計算結
果を示す。図5。6（a）において、計算は2っの異なる相対出力レベルー2dB，一一 8
dBにおいて行った。図から、Bを5。85MHz∼23．4MHzの範囲で変化させた
時、NPRの変化幅は0．69dB以下であることがわかる。図5．6（b）は、 Bを一
定（瓢11。7MHz）としてWを変化した時のNPRの計算結果を示す。図5．6（b）
において、計算は2っの異なる相対出力レベルー2dB，一一 8dBにおいて行った。園か
ら、Wを6KHz∼20KHzの範閉で変化させた時、NPRの変化幅は0．28dB以
下であることがわかる。上記の計算においてNPRがわずかに変化するのは、各計算で用
いたホワイトノイズが完全に等しくはないためと考えられる。図5．6（a），（b）か
ら、NPRはBおよびWには依存しないで一定値になること、一方、平均出力電力レベル
に依存して変化することがわかる。このことは、以下のように説明される。すなわち、周
波数軸で与えられた信号がガウス分布していれば、これを離散フーサエ変換して得られた
時間領軸で与えられる信号もBおよびWにほとんど依存せずガウス分布する。この結渠、
NPRはBおよびWに依存せず、平均電力レベルに依存することになる。以上の計算は
PAの周波数特性が十分小さいという条件のもとで行われた。この条件を実現するために
は・ホワイトノイズの帯域幅（B）をPAの帯域輻に比べて十分小さく選ぷ必要がある。
一工41一
A麹
on夏y
巻
←Pouも．
30
働
き
省
象
碁
）
一10
20
①
◎◎
需
10
篶
鵡
匙
PhaSe→／
嚇
国一20
一20
一10
0
Relative InpuもPower（dZiB）
図5．5 高出力増幅器（PA）と低歪み増幅器の振幅・位相特性測定結果
一・
P42一
5・3 低ひずみ増幅器への適用
5，3。1 低ひずみ増輻器の構成と特性
図5・7に対象とした低ひずみ増幅器の構成を示す。増幅器は、ひずみを補償すべき高
出力増幅器（PA）部とその前段にレベル調整用可変アッテネータを介して接続された
Siバイポーラトランジスタ（Si−BJT）を用いた振幅・位相補償回路とで構成され
ている・Si−一一 BJTは・適切なバイアス、整合条件によりPA部と逆の振幅・位相特性
を与えることができ・その結果・増輻器全体の振幅・位相の直線性を高めて低ひずみ特性
が実現されるqω・図5．5に実線で低ひずみ増幅器の振幅・位相特性の測定結果を示す。
図中、破線は比較のために示したPA部の特性を示している。
Variable
Si−BJT
ATT
PA
図5．7 低歪み増幅器の構成
一144一
5．3。2 1MとNPRの測定結果と解析結果の比較
図5。8にIM，，IM，の測定ブロックダイヤを示す。入力信号として・周波数が1
MHz異なり、電力レベルが同一の2個の正弦波を用いている。出力信号はスペクトラム
アナライザで測定される。
また図5。9にNPRの測定ブロックダイヤを示す。入力信号として・図5・10に示
すホワイトノイズを用いている。ホワイトノイズの帯域幅は1L 7MHzで、帯域のほ
ぼ中心に帯域幅10kHzのノッチが形成されている。出力信号は相互変調ひずみと同様
にスペクトラムアナライザで測定される。
P◎wer
Meter−2
Spectrum
Analyser
S．G．1
∼
∼
S．G．2
図5。8 1M3，IM5の測定ブmックダイヤ
一145−・
多
Power
ll D．U・T・iil
Meter−2
Power
Meter−1
Specmユm
Analyser
∼
Notch filter B．P．F。
B．P．F．
White noise
generator
ヘノLoca1
図5．9 NPRの測定ブロックダイヤ
1
一・ 146 ’一
power
撃ndB／div
11．7MHz
7
｝
1
亀 」
A ’
、葡ノ
乳㌔与
種
謬
獅盾狽モ
freqμe
5MHz／div
powe「
10dB／div
負購equency
10田z／div
図5．10 入力信号スペクトラム
一147＿
一方、増幅器のIM，，IM5，NPRは5。2の方法に従い計算される。計算におい
て、増幅器の振幅・位相特性として図5．5の測定結果を用いている。
図5。11（a）に低ひずみ増幅器の基本波出力（Pout），IM3，IM5，およ
びNPR特性を、また図5．11（b）にPA部のみの同様の特性を示す。図において・
実線は測定値を、破線は計算値を示している。計算においてサンプル数Nを32・768
（＝21s）としている。増幅器の周波数依存性を無視して計算しているにもかかわらず・．
IM，，IM，，NPR特性の測定値と計算値は小信号領域から飽和領域まで良く一致し
ている。図5．11（a）と（b）の比較から、低ひずみ増幅器のIM3・NPR特性は・
飽和から6dB低い出力レベルにおいて、PA部のみのそれらと比較してそれぞれ12
dB，4dB改善されていることがわかる。図5．5と図5．11の結果から、増幅器の
振幅。位相特性がIMおよびNPR特性に大きな影響を及ぼすことがわかる。これから・
朗なIMおよびNPR難の増幅器を得るためには・増幅器の振幅・位相雛の線形性
を改善することが重要であることがわかる．図5．11（a）・（b）から・増幅器の基
本波出力（P。ut）特性に対する測定および計算結果は良く一致しており・また・複数
キャリアを共通増幅した時の飽和出力が、単一信号を増幅し塒のそれに比べて低下する
傾向があることがわかる。
瀦らは先に、ひずみ補償しない増幅器を線形領域で動作させ・かっ・IM・（電圧値）
が（P、。）・／・に比例する条件のもとでは、NPR−IM・＋7・7（dB）の麟があ
ることを報告した・7・．この条件は、図5．11（b）から・PAを相対入力電力レベル
@9dBのあたりで動作させた場合に対応している．そこでは・NPRとIM・の差1ま7
ー一
∼8dBとなっており、文献（7）で述べた関係が成立している・しかし・この関係はひ
ずみ補償を行っ砥ひずみ増幅器の場合（図5．・・（a））には成立せず・また・ひず
み補償を行なわないPAにおいても飽和出力レベル1こおいては成立しない・文献（7）1こ
おけるこのような不一致は、NPRの計算において高次のIM成分や広いレンジ1こおける
IMの変化を考慮していないためである・
それに対し、ここで提案した解析法を用いた計算では・ひずみ補償の撫によらず増巾岳
器の線形領域から飽和領域までの広い鯛で測定結果と良く徴し・増儲のIMおよび
NPR特性を高精度に予測する上で極めて有効な方法である。
一・一 148 一一
BJT＋PA
奪
o
1−carrier
G
奪
2−carrier
mu1⑳1e−carrier
を
蔭
Pout
IM3
神
乱 −10
屠
髪
パ
ー2°
’矢
ぢ
D
o
IM5 透
．窺
書
ゆ
届
寄
一40
。20
一20 −10 ◎
Relative lnpuもP・wer（dB）＝瞥
（a） 低歪み増輻器（ひずみ補償有り）
PA enly
0
0
奪
爾
◎
を
鈎
註
ベ
ぢ一10
／＼
8
M3／ IMs
0
窪
ー200
電
モ
’‡3
笥
麟
遷
￠
鐵一20
−20
4◎
一10 0
Relative lnput P・wer（dB）＝際
（b） PA部（ひずみ補償無し）
図5．11 増輻器のIM3，IM5，およびNPR特性の測定および計算結果
一149一
5．4 結 言
マルチキャリア共騨儲の相互変調ひずみ（IM）およびNPRの新しい騎法艘
案した・この方法は・フーリエ変換に基づき締するもので、礪号で瀧された増瀦
の振輻および位相雛の齪纈をそのままJi［1・V・、また凋騰巌で与えられた麟キ
ャリアからなる鵬を逆フー一リエ変撫こよ猫間巌の信号に変換することにより、IM
およびNPRを高精度に難できる特長鮪している。低ひずみ鞠器に翻した繰、
IM・・IM・・NPRの測定結果と講結果とはひずみmueの撫によらず増儲の線
形領働ら飽轍域までの広い鞭で良く一致し、本締法が、マルチキャリア嫡増幅
駒磁およびNPR雛を高精度に予ini」するうえで葡な手段であることを糖した。
なお・この締法は騙および舗雛の周波数依存牲が顯できる限り、臆の振幅．
位相を有するn個のキャリアからなる一般化された信号に適用できる。
ma． 1 50 一
参考文献
（1） IRada R．，Ogawa H．，Kitazu阻e S。 and Desantis P。：’A Compact 4GHz Linearizer
for Space Use’， IEEE Trafts． Microwave The◎ry Tech．，巖TT−34， 12， PP。1327−
1332 （December 1986）。
（2） 盈oocha I l a S．，Katz A． and Aubert D。 E．：’An Integrated Ku−Ban（至 Linearizer
Driver Ataplifier for TWTAs with High Gain and 響ide Bandwidth’， AIAA 14th
International Communication Satellite Syste11監s Conference， PP。167−174
（1992）。
（3） Westcott R．」．：’Investigation of MUItiple f． m。／f． d． ta。 Carriers Thr◎ugh a
Satellite t。 w． t。 Operating Near to Saturation’， Proceeding of IEE， 114， 6，
pp．726−740 （June 1967）．
（4） 螢edhurst R。 G。 and Harris R． A。：’CaIculation ◎f Nonlinear I）ist◎rti◎n
Products’， Proceed ing◎f IEE， 115， PP。909−917 （July 1968）．
（5） 俵々木 岱， 焔岡 宏：’UHF増纏器における栂互変講ひずみの解折’， テレピジョン学会藷， 24， 12， pp、958−964
（1970−12）。
（6） 野島 俊雄，欝本栄購：’複素べき緩数表示による進行設蒼増薯器入出力葬譲形特牲の解折とひずみ捷蟹法への癒罵’， 電子遮奮学会講文慈B， 」64−B，
12， pp．1449−−1456 （1981−12）．
（7） 末蟄 憲治， 藪田 瞬夫， 高木 直， 浦跨 修治：’Gvme形領域における多数キャサヤ共通壇盤器の椙互変譲ひずみ臨易計算ix ”e
電子情穀通信学会論文註C−1， 」78−C−1， 3， pp。187−193 （1995−3）．
（8） Takagi T．，Ogura S．，Ikeda Y． and Suematsu 翼．：’IRtermodulation and N◎ise
Power Ratio Analysis of 蟹ultiple−Carrier Amplifiers Using I）iscrete Feurier
Transform’， IEICE Trans． EIectron． E77−C， 6， PP．935−941 （June 1994）。
（9） Feller W．：’An Introducti◎n to Probability Theory and Its ApPIicati◎ns’，
John 晋iley ＆ Sons， Inc。， New York （1966）．
（10） 小倉 恵・ 漉田 幸夫， 高木 直：’Si一バイポーラトランジスタを選いた穂易璽サニアライザ’， 1993年電子溝報遜奮学会春季大会． C−73
（1993）．
一151一
第6章 ミリ波高出力・高利得FET増幅器
6。1 序 言
ミリ波帯は・未使用の周波数が多いこと、他の通信システムとの干渉が少ないこと、通
儒端末の小形・軽量化が期待できること等から、パーソナル適信や移動体衛星通信等の将
来の遍信システムの周波数として期待されている（1＞・（2）。ミリ波モノリシック高出力増
輻器は・これらのシステムの送信機として有用である。
このようなミリ波帯の送信用高出力デバイスとしては，従来、電子管やダイオードが用
いられていたが，近年の半導体技術の進歩により，電界効果トランジスタ（FET；
Field Effect Transistor）や高電子移動度トランジスタ（HEMT；High Electron
Xobility Transistor）等の3端子デバイスがミリ波においても利得を有するようになり，
安定動作が容易でかっIC化に適したこれらの3端子デバイスが用いられるようになって
きた。また、ミリ波回路は導波管回路が主流であったが、半導体素子との適合性が良く、
また小形・軽量化が可能なマイクロ波集積回路（MIC；Microwave Integrated
Circllits）が用いられつつあ．る。特にモノリシックMIC（MMIC；麗onolithic
Microwave Integrated Circuits）は、半導体素子と入出力回路とが同一半導体基板上に一
体構成されるので、半導体素子と入出力回路との接続部に起因する寄生リアクタンスの影
響を低減でき高周波特性が改善されることから、ミリ波帯の高出力増幅器に有用である。
一般に、FET増輻器の高出力化は、多数の単位FETを隣接して配置し、 FETのゲ
ート幅を増大することにより行われる。しかし、単純にゲート幅を増大する方法では、F
ET寸法が波長に比べて無視できなくなる高周波領域で、単位FETの入出力端子にかか
る高周波電圧に振幅および位相差が生じ、出力が効率良く引き出せなくなる問題がある。
これを解決する方法として、著者らは、単位FETが均一に動作するようなFETセルの
最適なゲート幅を決定し、複数のFETセルの出力を平面形電力分配／合成器で合成する
モノリシック電力合成形FET増幅器（3）を提案した。これについては2章で述べた。し
かし、ミリ波では、電力分配／合成器の損失や、FET自身の利得低下が大きくなり、高
利得で高出力な増幅器を得ることが難しくなる。
ミリ波帯におけるこれらの問題を解決するため、Tandem−FETを考案した。こ
一一
P52一
れは、短い伝送線路を介して直列に接続された2個のFETセルからなり・ミリ波帯にお
いても高利得が得られる特長がある。このため・合成回路や整合回路の損失が大きなミリ
波帯において、高利得で高出力なモノリシック増幅器を得るのに適している。
ここでは，上記Tandem−一一FETをそれぞれ4個，2欄および1偲用いた3種類の
モノリシック増幅器を試作した。4個のTandem−FET用いたモノリシック増幅・器
で、周波数37GHzにおいて小信号利得GL＝4．5dB，飽和出力P ・・L＝27・3
dBm（0．54W）の性能を得た。電力分配／合成器およびバイアス國路を含んだ増輻
器のチップ寸法は1．7×3．2×0．◎3mm3である。また、2個のTandem−
FET用いたモノリシック増輻器で、G．＝5．6dB， P。。し＝24．5dBm（0．
28W）の牲能を、1個のTandem−FET用いたモノリシック増幅器で・Gし＝5、
1dB， P。、し＝21。 OdBm（0．13W）の牲能をそれぞれ得た。
さらに、ここで開発した3種類のモノリシック増輻器を用いた多段FET増輻器モジュ
・一
汲
試
ｵ，34∼38GHzにおいて小信号利得15dB以上，37GHzにおいて
最大出力27．8dBm（0．6W）の牲能を得た。
6．2 Tandem−FET
図6。1にTande職一FETの等価回路を示す。Tandem−FETは、短い伝
送線路（Transmission Line）を介して直列に接続された駆動段FETセル（Driver F￡T
CeU）と出力段FETセル（P◎wer FET Cel1）とから成り、以下の特長を持っている。
（1）短い伝送線路を介して2個のFETセルが直列に接続されているので、小形でかっ
高利得である。
（2）通常のFETに比べ、最大有能電力利得Ga〈ma。》の周波数特性が平坦であり、こ
の結果広帯域特性を得ることが容易である。
駆動段FETセルと出力段FETセルは、それぞれ複数の単位F8T（Unit FET）から成
る。図6．2にFETセルの等価回路を示す。FETセルは、複数掴の単位FETとこれ
らを接続する伝送線路とから成る。40GHz帯で動作させることを考慮して、単位FE
一一
P53一
Tra自smlsslon
Llne
POWer
FET Cel l （Zt， lt）
FET Cell
Driver
「Zd
（＝Rd十jXd）
Zpρ
（＝盈P十jXp）
図6、l Tandem−FETの等価回路
Transmlssl。n
しlne
（Zo ：50Ω、e寓6．5°）
lnPut
Output
Unit FET
（Wg＝150μm）
図6．2 FETセルの構成モデル
一154一
Tのゲ＿ト長は0．5μm、ゲート幅Wgは150μmとしている。また・高利得化のた
め、半導体のエピタキシャル層の濃度は3×10i7cm 3としている。伝送線路の特牲イ
ンピーダンスおよび電気長は、FETのゲート電極およびドレイン電極の物理寸法から、
それぞれ50Ω、6。5° （40GHz）としている。
図6。2の等価回路から、単位FETのSパラメータ測定結果を用いてFETセルのS
パラメ＿タを計算でき、さらに最大有能電力利得Ga（m。・｝を計算できる・図6・3に単
位FETの数Nをパラメータとして計算したFETセルのGaく…｝を示す。図から・N
の増大に伴い、Ga（皿。。）が減少することがわかる。40GHzにおいて利得低下を
0．1dB以下にするためには、Nを4以下にする必要がある。この計算結果に基づき・
出力、段FETセルのNを4、すなわち、ゲート幅を600μmに選んだ・また・出力段F
ETセルを駆動し、かっ、高利得を実現するため、駆動段FETセルのNは3（ゲート輻
450μm）に選んだ。
駆動段FETセルと出力段FETセルとを接続する伝送線路の特性インピーダンスZt
および長さ2tは、次式の整合条件を満足するように選んだ。
Xd2Rp−Xp2Rd
（6．1）
Zt＝
4t≒第 −1（ （Rd−Rp）ZtRd・Xp−Xd・Rp）
（6．2）
ここで、λgは波長、Rd、Xdは駆動段FETセルの出力インピーダンスZdの抵抗成
分およびリアクタンス成分、Rp、Xpは出力段FETセルの入力インピーダンスZpの
抵抗成分およびリアクタンス成分である。
Zd， Zpは駆動段FETセルのSパラメータ（Sd）、および出力段FETセルのS
パラメータ（S。）を用いて、近似的に次式で与えられる。
一155 一一
3 34GHz
（
37GHz
鶏2
） 40GHz
食
窪 ｛
舅
0
0
−1
2 4 6 8 10
N
（Gate W｛dth ＝ 150N μm ）
図6。3 単位FETの数NとFETセルの最大有能電力利得Ga《＿》との関係
（計算値）
一156一
1＋Sd22
（6． 3）
Zd＝Z◎
1−Sd 22
Zp＝z・1圭ll｛i
（6．4）
ここで、Zoは系の特性インピーダンスであり、50Ωである。
駆動段FETセルのSパラメータ（Sd）および出力段FETセルのSパラメータ
（S，）は、単位FETのSパラメータが与えられれば、図6。2の等価回路を用い計算
により求めることができる。表6．1に、40GHzにおけるゲート輻150nc・mの単位
FETのSパラメータ測定結果、および図6．2の等価回路を用いて計算したSd、S，
の計算結果を示す。
表6．1 単位FETおよびFETセルのSパラメータ
S11
言
рa i deg
S12
蓋
рa ideg
S21
き
рa i deg
S22
睾
рa i deg
§−3，431−121 …
…−19．2142 …
1−2．45145 …
…−3，621−57 …
1
妻
肇
B1。67i。159
薯
B21。gL44
@ ｝
D5．17h3
@ …
D3．74L120
｛
萎
妻
￨23．4i−51
黷U。67i 6
@ …
@ …
黷Rユ3i433
Wg＝150μm
tnit FET
Wg讐450μm
e氾TCe11（Sd）
Wg＝600μm
eET Ce11（Sp）
@ き
一131−164 窪
@ ；
@ …
at 40 GHz
一157 一
表6・1の結果・および式（6・3），（6．4）から、40GHzにおいて、 Zp 。＝
3・6一7・3」（Ω）・Zd−12．8−27．5」（Ω）となる。
式（6．1）・（6・2）に上記Zp、Zdの値を代入して講すると、Zt。16．
3（Ω）・lt＝0．56（mm）となる。
図6・4にTand伽一FETのGa・m。x，の計算結果を実線で示す。図中、＿点鎖
線は比較のために示したゲート幅450μmおよび600μmの単＿FETセルの
Ga（m。。》で、破線はこれらの和である。Tandem−FETのGa（m。、》は、40
GHzにおいて・単一FETセルのGa・m。。、の和になっていることがわカ・る．また、
40GHz帯で平坦な利得特性が得られている。
（10
Q9
℃
Wg＝450ymFET
）
食
十Wg＝600闘mFET
Tandem−FET
2
（胃g＝45◎ym÷600pm）
冨
o
25
30 35
40
Frequency（GHz）
図6．4 Tandem−FETの最大有能電力利得Ga（m。x》 （計算値）
一158一
6。3 Tandem−FETを用いたミリ波モノリシック高出力増輻器
ここでは，Tandem−FETをそれぞれ4個，2個および1個用いた3種類のモノ
リシック増幅器を試作した。
図6。5に、4個のTandem−一一FETを用いた場合のミリ波モノリシック高出力増
幅器の構成を示す。増幅器は6。2で述べたTandem−FETと入出力のインピーダ
ンス整合回路を兼ねた電力分配／合成器とで構成される。
τJa罰dem醐FεT
ゆ リ
ロ ひ
＋
k−一一一一v−w’一・…………V＿＿一・’・’Y．一、，．＿．．．．＿＿ノ
P◎wer Dlvider P。wer C◎mbiner
図6。5 4個のTandem−FETを用いたKa帯モノリシック高出力増輻器
の構成
1／8−wave！ength
了ransmissi◎轟しine
Shunt Open Stub
図6．6 電力分配／合成器の構成
）・・一 159 一一
図6・6に電力分酬合難の徽を示す・勧分配／合成器は、捌に舗された先端
開放スタブと紺／8波長の伝送繍からなるT分岐で轍されている．先糊放スタブ
を用いることにより・インピーダンス変成機能付き電力分配／合成器の小形化を図ってV、
る・その長さは・従来の1／4波長インピーダンス変成器に比べて短くなる．図6．71こ
増儲の小信号利得およびリターン・ス雛の測定繰を示す。37GHzにおVて、，」、
信号利得4・5dB・入出加ターン・ス10dBの性能が得られている．また、ldB
利得繊輻は2GHzとなっている・図6．8に37GHzにおける増儲の入出力雛
の測定結果を示す・PldB−26．3dBm、Psat−27．3dBm（0．54W）
が得られている。
図6・9にTandem−FETをそれぞれ（a）4個，（b）2個および（c）1個
用いた3種類のモノリシック増輻器の写真を示す。いずれも、厚さ30μmのGaAs基
板上に構成されている。FETの熱抵抗およびソースインダクタの低減を図るため、SI
V構造FETを採用している（4）。Tandem−一 FETを4個用いた増幅器のチップ寸
法は1．7×3．2×0．03mm3である。また、Tandem−−FETを2個および
1偲用いた増輻器のチップ寸法は1．0×3．2×0．03mm3である。表6．2に各
増幅器の37GHzにおける線形利得（GL：Linear Gain）および飽和出力（P。、し：
Sa加rated Output Power）の性能をまとめて示す。
表6．2 3種類のモノリシック高出力増幅器の性能
Amplifbr
sype
Number of
sandem。FET
Linear Gain
@ （dB）
Saturated
nutput Power
@ （dBm）
A
4
45
27．3
B
2
5．6
245
C
1
5．1
21．0
at 37 GHz， Vd＝5V
一160−・
一 踊easured
−一一一
oredicted
6
4
翁
e
2
．三
0
8
−2
−4
0
雷
e
8
一5
−2
←∈
一10
9三
三￡
一一
a
3
＄
2
誓E
ξ｝3
P5
0
一5
一10
δ、霊
一15
34 35 36 37 38 39 4◎
Frequency（GHz）
図6。7 4個のTandem−FETを用いたモノリシック高出力増輻器の
小信号利得およびリターンロス特性測定結果
一一
P61 ・一・
30
AE25
◎Q
ε
10
v20
8
1s
6
o
氏15
4
2
10
10
（
）
で
で
に
0
15
20 25
P
n（dBm）
30
図6．8 4個のTandem−FETを用いたモノリシック高出力増輻器の
入出力特性測定結果
一162一
ク
ノ
リ
ツ
シ
モ
の
類
種
3
， ーユ
n力
a出
T
高
ε
9
図
じ
ルdEリツモ号力 m
一
n
F
ノ
パ
に
信
ユ
a
一
モ
属
1
小
入出
゜3
dB
モ個
のd
eい
器
用た
れ゜
6z
Hル
一2
＝°7
増にaTル゜8ジ皿＝
動
段真3n一3示H シTツをい寸出るVあ
ミ゜いシれて利がりWら
た
6
用
リ
そ
れ
号
上
よ
4
し図
を
ノ
を
さ
信
以
図
5
が得
発
゜
T
モ
器
納
小
B
。
°
︶
開
た
幅
収
の
d
す
O
W
でた
しE
Fい
増
に
ル
5
示
︵
6
こ
作
一
用
ク
ジ
［
1
を
m
°
こ
試
m
を
ツ
一
ユ
得
性
B
O
を
e
T
シ
ケ
ジ
利
特
d
︵
レ
虐
ユ
25
聴
。聾喬15
の「◎
蓉得5
のc）
−5
繧 o
鯵（
タ
①Q類一10
函℃
）
お
鄭の一20
め
一30
輯 0
欝
哉 as −iO
盆。，−20
弩8
OLI＿30
34 35 36 37 38 39 40
Frequency（GHz）
図6．11
高出力FET増幅器モジュールの小信号利得および
入出力リターンロス特性測定結果
一165一
30
25
繧
pq
巳20
ω
o
鳥
15
10
−−
T
0
5
10
15
Pin （dB m）
図6．12 高出力FET増幅器モジュールの入出力特性測定結果
一・一 1・66 一一
6．4 結 言
Tandem−FETを考案し、これを用いたミリ波帯モノリシック高出力増幅器を開
発した。4個のTandem−FETの出力を合成したモノリシック増幅器で、37GH
zにおいて、小信号利得4．5dB、ldB利得圧縮点出力26．3dBm、飽和出力
27．3dBm（0。54W）の性能が得られた。また、ここで開発したモノリシック高
出力増幅器を出力段に用いた4段構成のFET増幅器モジュールを試作し、37GHzに
おいて、最大出力27。8dBm（0。6W）の性能を得た。
試作結果から、Tandem−FETが、ミリ波帯のモノリシック増輻器の高出力・高
利得化に有効であることがわかった。
一167一
参考文献
（1）Sh加ada鼠・Suzuki Y．，Arit・皿・Y． and Shi。鍵i T．、’A副imeter認ave璽。bile
SateHite C・rnmunicati・n System f・r Pers・na1 Use’，1凱。nf．29いP．52−56
（1988）．
（2）ls・be S・・Arit・m・Y・・Suzuki Y。，Y・shi阻・t・S．，翼ishida擬．，Shi。血i T．，lida T。
and Kita2脇e S・・’Experi蝋a1 Pers・na1 SateHite C・剛nicati。ns Syste磁
Using 短illimeter−wave for Asia−一◎ceanian Region’， 」。 of the C◎mmuRicatio！夏s
Research Laborat◎ry， 35， 145， PP。209−224 （Juiy g88）．
（3）Taka￡iτ・・Sein・K．，lida A．，K・biki翫臨sui Y． and Takeda F．、’A 1留28GHz
Band A凹PIifier Using Clusterd FETs’， 1985 1EEE 蟹TT−Symposium Digest，
pp．324−−327 （1985）。
（4） Kobiki 琶。・董itsui Y。，Sasaki Y．，Ko1四aru 蟹。，Seino K。 and Takagi T．：−A Ka＿band
GaAs Power 湿穰IC’， 1985 1EEE 擁icrowave and 薙illi皿eter一響ave 樋onolithic
Circuit Sy置｝posiu雌Digest， pp．31−34 （1985）．
一168一
第7章 結 論
本謙は・濁樋信の送信機に用いるFET増儲腰求される融力化、高安定化、
高効靴・低ひずみ化・高周波化の課題1こ対して回鍛計の観点から鞘が行なった研究
成果をまとめたものである。
2章では・高出力FET増幅器に関する研究成果を述べた。FET増幅器の高出力化を
回路的に達成するためには・増儲内の靴FETの出力を効率良く引き出蝿力合成技
術が重要となる。
ここでは・①FETセルを複数の単位FETと接続用伝送線路とで表わした解析モデル
によりFET素子のゲート幅を決定する方法、②電力分配／合成器の損失を考慮した時に、
要求される出力を最も効率良く実現するためのFETセルのゲート幅と合成数の決定方法、
さらに、③複数のFETセルを並列動作させ出力を合成する回路として1／4波長線路を
用いて構成されインピーダンス変成器の機能を兼ねた電力分配／合成器を提案した。これ
らは4GHz帯および28帯高出力FET増幅器の設計に適用された。4GHz帯高出力
FET増幅器では・マキシマリ・フラット形多段インピーダンス変成器の機能を兼ねた電
力分配／合成器を考案し・4個のFETチップ出力を合成したチップ合成形内部整合FE
T増輻器を試作し・衛星通信の帯域をカバーする3．5∼4．2GHzの帯域において
43dBm以上の出力を達成した。このFET増幅器はINTELSAT−VgEやN−ST
ARを始めとする衛星搭載SSPAの高出力段増幅器に使用されている。一方、28GH
z帯高出力FET増幅器では・モノリシック構造に適した平面形電力分配／合成器を考案
し・これを用いたモノリシック電力合成形FET増幅器を試作し、28GHz帯で世界に
先駆けて29dBm以上の出力を達成した。このFETはKa帯衛星通信地球局の送信用
電力増幅器に使用されている。
3章では、並列動作FET増幅器の高安定化に関する研究成果を述べた。高出力FET
増幅器では・一般に複数のFET素子を並列動作させその出力を合成することにより高出
力化を図るが・FET素子を並列動作させる場合、各FET素子とこれを接続する電力分
配／合成回路とから成るループの存在により、ループ発振やfo／2の電力の発生に伴う
不連続動作の現象を生じることがあり、増幅器の設計では、このような現象を防止するこ
一・ 169 一
とが重要である。
ここでは、まず、並列動作FET増幅器におけるループ発振条件式を導出するとともに、
比較的複雑になる実際の回路において発生の有無を計算により求める新しい方法を提案し
た。試作モデルについての計算結果は実験結果と良く対応しており、本解析法の有効性が
確かめられた。一方、fo／2の電力の発生に伴う不連続動作にっいては、その発生メカ
ニズムが周波数fo／2の一種のループ発振により生じることを明らかにした。ここでは、
fo／2の発生を伴う不連続動作の動作メカニズムおよび発生条件式を導出するとともに、
比較的複雑になる実際の回路においてこれを計算により求める方法を提案した。試作モデ
ルについての計算結果は実験結果と良く対応しており、本解析法の妥当牲が確かめられた。
ここで得られた、計算法は2章で述べた増輻器をはじめとして多くの並列動作増輻器の設
計に適用されている。
4章では、高効率FET増幅器に関する研究成果を述べた。F￡T増幅器の高効率化を
回路的に達成する手法として、基本波および高調波に対する終端条件を最適化し、FET
素子の出力端子に印加される電圧および電流波形を整形することにより、高効率化を図る
F級動作がある。しかし、F級動作では、全ての偶数次高調波に対する負荷インピーダン
スを短絡、また、全ての奇数次高調波に対する負荷インピーダンスを開放とする必要があ
る。一方、実用を考えた場合、処理できるのは低次の高調波に限定される。
ここでは、2次高調波までを最適に終端した高効率増幅器の設計法として、①2倍波注
入ロードプル法および基本波ロードプル法を組み合わせることによる最適な負荷インピー
ダンスの設定法、②集中定数回路素子を用いた2倍波並列共振回路と短い位相調整線路と
で構成された小形な高調波処理回路、③ドライバ段を含めた多段増輻器の効率を最大とす
る各増幅段のFETゲート幅の決定法について述べ、高効率FET増編器の設計法を提案
した。UHF帯モノリシック4段FET増幅器の設計に適用した結果、従来相当品の
1／8の大きさで、かっ、飽和出力31dBm、最大ドレイン効率63％の従来品以上の
良好な性能が実現された。この増幅器はアナログ携帯電話の送信電力増幅器として使用さ
れている。
5章では・低ひずみFET増幅器に関する研究成果を述べた。多数キャリアを共通増幅
・−
P70一
したときの増幅器の相互変調ひずみ特牲は、従来、単一信号で測定された増幅器の振幅。
位相特性を多項式で近似してひずみ成分を求めることにより解析されていた。しかし、広
いダイナミックレンジで高精度に計算するためには、多項式の項数を大きくする必要があ
り、解析が複雑になる問題があった。
ここでは・多数キャリア共通増幅器の解析における従来の問題を解決する新しいひずみ
解析法を提案した。この方法はフーリエ変換に基づき解析するもので、一信号で測定され
た振輻および位相特｛生の測定結果をそのまま用い、また、周波数領域で与えられた複数キ
ャリアからなる信号を逆フーリエ変換により時間領域の信号に変換することにより、IM
やNPRを高精度に算出する。試作増幅器の基本波、 IM，，IM，およびNPRの計算
に適用した結果、計算値と測定値は線形領域から飽和領域までの広い範囲で良く一致し、
本解析法の妥当牲が確かめられた。ここで、得られた解析法は、衛星搭載用SSPAの設
計に適用されている。また、この解析法は多数のキャリアを共通増幅することが要求され
る移動体通信の基地局用SSPAの設計に有効である。
6章では、ミリ波高利得・高出力FET増幅器に関する研究成果を述べた。FET素子
の利得が急激に低下するミリ波帯では、高利得化が重要となる。ミリ波帯増幅器の高利得
化のためには、増幅器を従属接続した多段構成が考えられる。しかし、利得が極端に低下
するミリ波帯において高利得でかっ高出力な増幅器を得ようとすると、そこで用いる電力
分配／合成回路の損失が問題となる。また、寸法が大きくなりモノリシックで構成できな
い問題もある。
ここでは、ミリ波帯の高出力FET増幅器の高利得化に有効なTandem−FETを
提案した。Tandem−FETは短い伝送線路を介して直結された駆動段FETセルと
出力段FETセルから成り、FETの利得が低下するミリ波帯においても高利得が得られ、
かっ。広帯域な性能が得られる特長がある。4個のTandem−FETとインピーダン
ス変成機能を兼ねた小形で低損失な電力分配／合成回路とを半導体基板上に一体構成した
モノリシック高出力増幅器を試作し、37GHz帯で小信号利得4．5dB，飽和出力
27．3dBmの牲能を得た。これにより、将来のミリ波パーソナル通信の送信用電力増
幅器に対する展望が得られた。
一 171 一一
以上、本論文では移動体通儒の送信機に用いるFET増幅器に要求される高出力化、高
安定化、高効率化、低ひずみ化、高周波化の課題に対して、回路設計の観点から基礎資料
と設計指針を与えた。なお、これらの設計法はいずれも移動体逼信機器以外にも適用でき
るものである。
今後、さらに設計精度の向上を図るためには、熱やばらっきを考慮した設計技術が必要
である。また、さらに高性能化を図っていくためには、デバイスシミュレーション等を用
いた素子構造の最適化設計技術の開発が重要になると考える。
一172一
謝 辞
本研究を働るに当り・終始懇切な御鱒・御難を賜りました鯛大学電子工学研究
所所長水品静夫博士に心から感謝の意を表します。
また・本論文をまとめるのに際し、有益な御討論・御助言をもって御指導下さいました
静岡大学教授池田弘明博士、同教授岡村静致博士、同教授篠原茂信博士、同教授渡辺健藏
博士に深く感謝致します。
本研究の機会を与えて頂くとともに、御指導・御鞭挺いただきました三菱電機株式会社
社友喜連川隆博士、同社情報技術総合研究所副所長片木孝至博士ならびに同社電子システ
ム事業本部技師長紅林秀都司博士に感謝致します。また、三菱i電機在職中より貴重な御指
導を頂きました東京工科大学教授橋本勉博士、岡山理科大学教授武田文雄博士に感謝致し
ます。
本研究を行い、且っ論文をまとめるに当り、多大の御指導を頂いた三菱電機株式会社情
報技術総合研究所部長石田修己博士、同部長浦崎修治博士ならびに同部長田治米徹博士に
感謝致します。また、論文作成において細部にわたる助言と協力を頂いた同主幹伊藤康之
博士に感謝致します。
本研究を行うきっかけを作って頂くと共に、多くの御指導を頂いた三菱電機株式会社逼
信機製作所技師長別段信一博士、同主管技師長溝渕哲史氏、同プロジェクトマネジャー森
久義氏、同社通信システム統括事業部部長小坂益規氏、同社鎌倉製作所部長中村雅澄氏、
同課長広瀬晴三氏はじめ多数の方々に厚く感謝致します。また、半導体開発および製作に
同社情報技術総合研究所中山正敏博士、同森一富氏に感謝致します。
一174一

中間赤外観測装置用 極低温バッファ回路のための

γ線スペクトル測定装置の電子冷却によるノイズレベルの低減

不動産コンサルティング入門研修 インターネット通信講座（PDF）

半那 純一

溝延馬場遺跡 - 山形県

＼ 副 甘 レ ＼ 吊ら - 山形県テニス協会

15時より大抽選会を開催します！本部テント前に集合してください その後

ダウンロード - 鏡石町

PDFを閲覧する