デバイス性能 半導体薄膜電子デバイス特論 1000 H23.4.11 H23.4.18 H23.4.25 H23.5.2 H23.5.9 H23.5.16 H23.5.23 第８回 第９回 第１０回 第１１回 第１２回 第１３回 第１４回 第１５回 H23.5.30 H23.6.6 H23.6.13 H23.6.20 H23.6.27 （レポート課題） H23.7.4 H23.7.11 H23.7.25 （レポート締切） 消費電力[mW] 第１回 第２回 第３回 第４回 第５回 第６回 第７回 遅延時間 [ps] 2000 Bulk CMOS 1000 SOI 0 100 Bulk CMOS SOI 10 1 0.5 1.0 1.5 2.0 2.5 3.0 3.5 1 電源電圧[V] 10 100 最小アクセス時間 [ns] 1. 高速デバイス 2. 低消費電力デバイス 3. 耐放射線デバイス http://www.mns.kyutech.ac.jp/~nakao-m/ SOIデバイス応用 本特論の狙い 第１回 第２回 第３回 第４回 第５回 第６回 第７回 第８回 第９回 第１０回 第１１回 第１２回 第１３回 第１４回 第１５回 半導体とは MOSキャパシタ MOSFET MOSFET レポート SOI基板作製１ SOI基板作製２ SOI基板作製３ SOI基板評価 SOIデバイス特性１ SOIデバイス特性２ 部分空乏型SOI-MOSFET 完全空乏型SOI-MOSFET 宇宙用SOI-MOSFET 超最先端SOI-MOSFET G p+ n- p+ ゲーム機 G n+ p- n+ Si SiO2 バルクＳｉデバイス ＳＯＩデバイス ＳＯＮＹ ＰＳ２ ＰＳ３ Nintendo ＤＳ、Ｎｉｎｔｅｎｄｏ64 Ｗｉｉ Microsoft Xbox Xbox360 Si p+ G n- p+ G n+ P- n+ なぜSOIデバイスか？ 0.15μm-SOI-MOSFET Poly SOI Bulk SOI BOX Sub. 100 nm 1 SOI歴史 SOI基板バンド図 SOI-MOSFET バルクMOSFET 完全空乏型 部分空乏型 SOS SOI-MOSFET長所 1. （ｿｰｽ）ﾄﾞﾚｲﾝ-基板間容量：小 ⇒ 高速・低消費電力化 2. ボディ効果なし ⇒ 高性能化 3. ラッチアップなし ⇒ 高性能化 4. 素子分離：容易 ⇒ 低消費電力 5. 素子面積：小さく ⇒ 高集積化 6. 放射線耐性：高 ⇒ 高性能化 7. 接合リーク電流：小 ⇒ 低消費電力 サブスレッショルド特性 接合容量 消費電力 閾値電圧↓ 全消費電力 電源電圧↓ 1 動的電流 0.2 0.0001 貫通電流 静的リーク電流 消費電力↓ 2 MOSFET性能向上 FD-SOI-LSI利点まとめ FD-SOI BOX層の存在 完全素子分離 薄いSi ラッチアップなし FETの接合容量 の削減 急峻なサブスレ ショルド特性 基板バイアス効 果が小さい 低消費電力化 または高速化 Vthを下げられる 多段積み回路 に最適 低電圧化が可能 直流パスを減ら し、面積削減 様々なVthの MOSを使用可能 高抵抗基板使用 が容易 低消費・高速ロ ジックLSIが可能 インダクタ等の受 動素子の誘電損 失が小さい 素子間の絶縁 性が改善 小信号RF回路の 高周波特性向上 アナ・デジ混載 に有利 ボディ浮遊 低消費電力に向く ダイナミック論 理に向く 電流を大きくする ① ゲート幅：Z↑ ⑤ ゲート電圧：VG↑ ② ゲート長：L↓ ⑥ 閾値電圧：VT↓ ③ ゲート絶縁膜容量：Ci↑ ⑦ ドレイン電圧：VD↑ ⇒ トランジスタが高速化する ④ キャリア移動度：μn↑ 宇宙用LSI MOSFET性能向上 重イオン 陽子 人工衛星 ・気象観測 ・衛星通信 ・位置計測 ・資源探査 電子 ① ｹﾞｰﾄ幅：Z↑ ⇒ トランジスタサイズ向上 ⇒ 集積化悪化（性能劣化） ② ｹﾞｰﾄ長：L↓ ⇒ ③ ｹﾞｰﾄ絶縁膜容量：Ci↑ ⇒ 半導体 ・太陽電池 ・集積回路（LSI） 太陽宇宙線：陽子、電子 銀河宇宙線：重イオン ④ ｷｬﾘｱ移動度：μn↑ ⇒ ⑤ ｹﾞｰﾄ電圧：VG↑ ⇒ 消費電力向上（性能劣化） ⑥ 閾値電圧：VT↓ ⇒ すでに最適化（０V近傍） ⑦ ﾄﾞﾚｲﾝ電圧：VD↑ ⇒ 消費電力向上（性能劣化） 高温動作デバイス MOSFET性能向上 ② ｹﾞｰﾄ長：L↓ 65nmデバイス 3 MOSFET性能向上 MOSFET電子移動度 ③ ｹﾞｰﾄ絶縁膜容量：Ci↑ 電子移動度‐実効電界強度 移動度 Ci ＝ ε ε↑ S d d↓ Matthiessen則 クーロン散乱 S=L×Z ↑ 1 μeff 表面ラフネス散乱 ﾃﾞﾊﾞｲｽｻｲｽﾞ大 = 1 + μph(T) 1 μsr + 1 μcoul μph：フォノン散乱，μsr：表面ラフネス散乱，μcoul：クーロン散乱 フォノン散乱 d↓ LSIスケーリング則 ε↑ Eeff = 1 εs 実効電界 実効電界強度大 ( Qdep + ½ Qinv ) 表面ラフネス散乱効果大 ドーピング濃度、基板バイアスに不変 ⇒Eeffに関するユニバーサル移動度 チャネル移動度 MOSFET電子移動度 ③ ｷｬﾘｱ移動度：μn↑ Δ：rmsラフネス 電子移動度（μ/μb ） 電子密度（ n/nsｊ ） 電流寄与 Feff ：縦方向電界 ns : 表面電子密度 β= q/kT SiO2/Si界面からの距離 MOSFET電子移動度 ③ ｷｬﾘｱ移動度：μn↑ MOSFET電子移動度 移動度 ドレイン電流：I（飽和領域） クーロン散乱 表面ラフネス散乱 フォノン散乱 W I = μ COX ( VG - VTH )2 2L 実効電界 ゲート幅：W、ゲート長：L μ：チャネル電子移動度 COX：ゲート容量 VG：ゲート電圧、VTH：閾値電圧 界面ラフネス散乱 ソース ドレイン 4 歪Si 表面ラフネス 断面TEM像 ＡＦＭ像 RMSスケーリング 歪 Si ⇒ ハンド構造変調 ⇒ キャリア移動度向上 極薄SOIデバイス 歪Si Poly サブバンド形成 SOI BOX 100 nm 極薄SOIデバイス 歪SOI基板 5 歪SOI基板 歪SOI-MOSFET特性 PMOSFET NMOSFET Inverter 歪SOI-MOSFET nMOSFET 歪SOI-MOSFET動作速度 pMOSFET 歪SOI-MOSFET キャリア移動度 電子 Ring-oscillator 正孔 Ge濃度↑ ⇒ キャリア移動度増加 ⇒ チャネル結晶性低下 6
© Copyright 2024 ExpyDoc
