富士通半導体デバイス DATA SHEET DS06–20206–3 セミカスタム CMOS スタンダードセル CS81 シリーズ ■ 概 要 0.18 µm CMOS スタンダードセル (CS81 シリーズ ) は , 高速 , 低消費電力 , 高集積度を実現した CMOS ASIC です。 本シリーズは , 最大 4000 万ゲートと従来品の約 3 倍の高集積化を図ると共に , ゲート遅延時間 11 ps と約 3 倍の高速化 を達成しております。 また , 電源電圧を 1.1 V まで下げても動作可能ですので , 大幅な低電力化が実現できます。 ■ 特 長 ：0.18 µm Si ゲート CMOS, 3 層∼ 5 層配線 同一チップ上に高速プロセス / セルの混載が可能。( 準備中 ) ・ 電源電圧 ：＋ 1.8 V ± 0.15 V ( 標準仕様 ) ∼＋ 1.1 V ± 0.1 V ・ 接合温度範囲 ：− 40 °C ∼＋ 125 °C ( 標準仕様 ) ・ ゲート遅延時間 ：tpd ＝ 11 ps (1.8 V, インバータ , F/O ＝ 1) ・ ゲート消費電力 ：5 nW/MHz/BC (1.1 V, 2NAND, F/O ＝ 1) ・ 高負荷駆動能力 ：IOL ＝ 2 mA/4 mA/8 mA/12 mA 混在可能 ・ ノイズ低減回路付き出力バッファセル ・ 入力プルアップ / プルダウン抵抗内蔵 ( 標準 33 kΩ) 入力および双方向バッファセル ・ 水晶発振子専用バッファセル ・ 特殊インタフェース ：P-CML, LVDS, PCI, AGP, USB, SDRAM-I/F, SSTL 他 （準備中を含む） ・ IP マクロ ：CPU, DSP, PCI, IEEE1394, USB, IrDA, PLL, ADC, DAC 他 （準備中を含む） ・ コンパイルドセル (RAM/ROM/ 乗算器など ) の搭載が可能 ・ 内部バス回路の構成が可能 ・ Hardware/Software Co-design 環境の充実 ・ タイミングドリブンレイアウトツール導入による短期開発 ・ スタティックタイミングサインオフをサポート これにより , タイミング検証用テストベクタの作成およびシミュレーション時間の大幅な削減が可能 ・ 大規模回路対応の階層設計環境 ・ 入力スルーレートを考慮したシミュレーション (Layout 前 ) , 詳細 RC ディレイ計算 (Layout 後 ) により , 試作後のタイ ミングトラブルを最小限に抑えた開発をサポート ・ Memory (RAM, ROM) -SCAN をサポート ・ Memory (RAM) -BIST をサポート ・ Boundary-SCAN をサポート ・ パスディレイテストをサポート ・ 豊富なパッケージラインアップ：TQFP, HQFP, EBGA, FBGA, TAB-BGA, FCBGA, LQFP ・ テクノロジ CS81 シリーズ ■ マクロ・ライブラリ ( 準備中含む ) 1. 論理セル ( 約 400 種類 ) ・Adder ・AND-OR Inverter ・Clock Buffer ・Latch ・NAND ・AND ・NOR ・SCAN Flip Flop ・ENOR ・AND-OR ・その他 2. IP マクロ CPU/DSP ・Decoder ・Non-SCAN Flip Flop ・Inverter ・Buffer ・OR-AND ・OR-AND Inverter ・OR ・Selector ・BUS Driver ・EOR FR, SPARClite, 標準 CPU ( 計画中 ) , 通信用 DSP, AV 用 DSP インタフェースマクロ PCI, IEEE1394, USB, IrDA, 他 マルチメディア処理マクロ JPEG, MPEG, 他 ミックスドシグナルマクロ ADC, DAC, OPAMP, 他 コンパイルドマクロ RAM, ROM, 乗算器 , 加算器 , 積和器 , 他 PLL アナログ PLL, ディジタル PLL 3. 特殊 I/O インタフェースマクロ ・T-LVTTL ・SSTL ・LVDS ・PCI ・IEEE1394 ・SDRAM-I/F 2 ・HSTL ・AGP ・P-CML ・USB CS81 シリーズ ■ コンパイルドセル コンパイルドセルとは , ビット・ワードなどの構成を指定することにより自動生成されるマクロセルのことです。 CS81 シリーズでは以下の種類があります ( 各マクロともに , カラムタイプによりワード・ビットの範囲が異なります ) 。 1. クロック同期式シングルポート RAM (1 アドレス 1 リードライト ) カラムタイプ (C) メモリ容量 ワード範囲 ビット範囲 単位 4 16 ∼ 72 K 16 ∼ 1 K 1 ∼ 72 Bit 16 64 ∼ 72 K 64 ∼ 4 K 1 ∼ 18 Bit 2. クロック同期式デュアルポート RAM (2 アドレス 1 リードライト /1 リード ) カラムタイプ (C) メモリ容量 ワード範囲 ビット範囲 単位 4 16 ∼ 72 K 16 ∼ 1 K 1 ∼ 72 Bit 16 64 ∼ 72 K 64 ∼ 4 K 1 ∼ 18 Bit カラムタイプ (C) メモリ容量 ワード範囲 ビット範囲 単位 8 128 ∼ 512 K 32 ∼ 4 K 4 ∼ 128 Bit 16 128 ∼ 512 K 64 ∼ 8 K 2 ∼ 64 Bit ビット範囲 単位 3. クロック同期式 ROM ■ 大容量メモリ ・クロック同期式シングルポート RAM (1 アドレス 1 リードライト ) カラムタイプ (C) メモリ容量 ワード範囲 準備中 3 CS81 シリーズ ■ 絶対最大定格 (VSS ＝ 0Ｖ) 定 格 値 項 目 記 号 電源電圧 VDD 入力電圧 適 用 単位 最 小 最 大 VSS − 0.5 ＋ 2.5 ＊ 3 V VDDE ( 外部 ) VSS − 0.5 ＊4 V 1.8 V 系入力端子 VSS − 0.5 VDDI ＋ 0.5 ( ≦ 2.5 V) ＊ 3 V 3.3 V 系入力端子 VSS − 0.5 VDDE ＋ 0.5 ( ≦ 4.0 V) ＊ 4 V 1.8 V 系出力端子 VSS − 0.5 VDDI ＋ 0.5 ( ≦ 2.5 V) ＊ 3 V 3.3 V 系出力端子 VSS − 0.5 VDDE ＋ 0.5 ( ≦ 4.0 V) ＊ 4 V − 55 ＋ 125 °C VDD, VDDI, VDDE 端子一本あたりの電源端子電流値 *5 mA L タイプ出力バッファ IOL ＝ 2 mA ± 13 mA M タイプ出力バッファ IOL ＝ 4 mA ± 13 mA H タイプ出力バッファ IOL ＝ 8 mA ± 13 mA V タイプ出力バッファ IOL ＝ 12 mA ± 26 mA VDD, VDDI ( 内部 ) VI 出力電圧 VO 保存温度 Tstg 電源端子電流 ＊1 ID 出力電流＊ 2 IO プラスチックパッケージ ＋ 4.0 ＊ 1：定常的に流せる最大電源電流値です。 ＊ 2：定常的に流せる最大出力電流値です。 ＊ 3：単一電源時または二電源時の内部ゲート部分 , および二電源で 1.8V I/F を行う時の I/O 部分 ＊ 4：二電源で 3.3V I/F または 2.5V I/F を行う時の I/O 部分 ＊ 5：VDD, GND 端子 1 本あたりの電源端子電流値 最大電流 (mA) フレーム 電源種類 配線層数 標準電源 追加電源 VDDE, VDDI, VDD, VSS 68 68 VDDE 39 39 VDDI, VDD, VSS 68 68 A VDDE, VDDI, VDD, VSS 34 34 B VDDE, VDDI, VDD, VSS 43 30 S, I 4, 5 3 ＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 4 CS81 シリーズ ■ 推奨動作条件 ・単一電源 (VDD ＝＋ 1.8 V ± 0.15 V) (VSS ＝ 0Ｖ) 規 格 値 項 目 記 号 単 位 最 小 標 準 最 大 電源電圧 (1.8 V 系電源電圧 ) VDD 1.65 1.8 1.95 V “H” レベル入力電圧 (1.8 V 系 CMOS レベル ) VIH VDD × 0.65 VDD ＋ 0.3 V “L” レベル入力電圧 (1.8 V 系 CMOS レベル ) VIL − 0.3 VDD × 0.35 V 動作接合温度 Tj − 40 ＋ 125 °C ・二電源 (VDDI ＝＋ 1.8 V ± 0.15 V, VDDE ＝＋ 3.3 V ± 0.3 V) (VSS ＝ 0Ｖ) 規 格 値 項 目 電源電圧 “H” レベル入力電圧 “L” レベル入力電圧 動作接合温度 記 号 単 位 最 小 標 準 最 大 1.8 V 系電源電圧 VDDI 1.65 1.8 1.95 3.3 V 系電源電圧 VDDE 3.0 3.3 3.6 VDDI × 0.65 VDDI ＋ 0.3 2.0 VDDE ＋ 0.3 − 0.3 VDDI × 0.35 − 0.3 0.8 − 40 ＋ 125 1.8 V 系 CMOS レベル 3.3 V 系 CMOS レベル 1.8 V 系 CMOS レベル 3.3 V 系 CMOS レベル VIH VIL Tj V V V °C ＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。 記載され ている以外の条件での使用をお考えの場合は , 必ず事前に当社営業担当部門までご相談ください。 5 CS81 シリーズ ■ 電気的特性 1. 直流特性 ・静止時の電源電流 ( 単一電源／二電源 ) 静止時の電源電流は， メモリ搭載の場合はメモリがスタンバイ時， アナログマクロ搭載の場合はパワーダウンモード時 の値です。 A フレーム (VIH = VDD, VIL = VSS, Tj = 25°C) フレーム A4 A5 A6 A7 A8 A9 AA AB AC AD AE CATLG 値 (mA) 0.5 0.7 1 1.4 2 2.6 3.3 4 4.6 5.3 6.6 S フレーム (VIH = VDD, VIL = VSS, Tj = 25°C) フレーム SA SB SC SD SE SF SG CATLG 値 (mA) 3.7 4.4 5 5.8 7.1 9.2 10.9 I フレーム (VIH = VDD, VIL = VSS, Tj = 25°C) フレーム I1 I2 I3 I4 I5 I6 I7 I8 I9 IA CATLG 値 (mA) 0.3 0.4 0.6 0.7 0.8 1.2 1.5 2 2.8 3.4 （注意事項）プルアップ，プルダウン抵抗付き入力バッファ，水晶発振バッファを使用した場合には回路構成によって上 記保証ができない場合があります。 また，高速版セルライブラリを使用した場合には上記保証ができない場合があります。 6 CS81 シリーズ ・単一電源：VDD ＝ 1.8 V (VDD ＝ 1.8 V ± 0.15 V, VSS ＝ 0 V, Tj ＝− 40 °C ∼＋ 125 °C) 規 格 値 項 目 記 号 条 件 電源電流 IDDS “H” レベル出力電圧 VOH IOH ＝− 100 µA “L” レベル出力電圧 VOL IOL ＝ 100 µA “H” レベル出力電流 “L” レベル出力電流 IOH IOL 単位 最 小 標 準 最 大 *1 mA VDD − 0.2 VDD V 0 0.2 V mA mA 検討中 mA ±5 µA 検討中 18 検討中 kΩ L タイプ − 1.0 M タイプ 出力端子 VOH ＝ VDD − 0.2 V H タイプ − 2.0 V タイプ − 6.0 L タイプ 1.0 M タイプ 2.0 H タイプ 4.0 V タイプ 6.0 出力端子 VOL ＝ 0.2V − 4.0 L タイプ 出力短絡電流＊ 2 IOS M タイプ H タイプ V タイプ ＊3 入力リーク電流 IL 入力プルアップ / プルダウン抵抗 RP プルアップ VI ＝ 0 プルダウン VI ＝ VDD ＊ 1：静止時の電源電流 ( 単一電源／二電源 ) の表を参照してください。 ＊ 2：出力端子を VDD または VSS と短絡した場合に流れる最大電流値です。絶対最大定格内で使用してください。 ＊ 3：入力リーク電流は , プルアップ / プルダウン抵抗付き入力バッファを使用した場合には , 上記の値を超えることがあ ります。 7 CS81 シリーズ ・二電源：VDDE ＝ 3.3 V / VDDI ＝ 1.8 V, 1.5 V, 1.1 V (VDDI ＝ 1.8 V ± 0.15 V, 1.5 ± 0.1V, 1.1V ± 0.1V, VDDE ＝ 3.3 V ± 0.3 V, VSS ＝ 0 V, Tj ＝− 40 °C ∼＋ 125 °C) 規 格 値 項 目 記 号 電源電流 条 件 IDDS “H” レベル出力電圧 “L” レベル出力電圧 単位 最 小 標 準 最 大 *1 mA VOH4 3.3 V 系出力端子 IOH ＝− 100 µA VDDE − 0.2 VDDE V VOH2 1.8 V 系出力端子 IOH ＝− 100 µA VDDI − 0.2 VDDI V VOL4 3.3 V 系出力端子 IOL ＝ 100 µA 0 0.2 V VOL2 1.8 V 系出力端子 IOL ＝ 100 µA 0 0.2 V L タイプ 3.3 V 系出力端子 VOH ＝ VDDE − 0.4 V “H” レベル出力電流 IOH 1.8 V 系出力端子 VOH ＝ VDDI − 0.2 V M タイプ H タイプ − 2.0 “L” レベル出力電流 − 8.0 V タイプ − 12.0 L タイプ − 1.0 M タイプ H タイプ V タイプ 3.3 V 系出力端子 VOL ＝ 0.4 V − 4.0 − 2.0 − 3.0 mA mA − 6.0 L タイプ 2.0 M タイプ 4.0 H タイプ 8.0 V タイプ 12.0 L タイプ 1.0 M タイプ 2.0 H タイプ 4.0 V タイプ 6.0 mA mA 検討中 mA ±5 µA 1.8 V 系入出力バッファ プルアップ VI ＝ 0 プルダウン VI ＝ VDDI 検討中 18 検討中 3.3 V 系入出力バッファ プルアップ VI ＝ 0 プルダウン VI ＝ VDDE 10 IOL 1.8V 系出力端子 VOL ＝ 0.2 V L タイプ 出力短絡電流＊ 2 IOS M タイプ H タイプ V タイプ ＊3 入力リーク電流 入力プルアップ / プルダウン抵抗 IL RP kΩ 33 60 ＊ 1：静止時の電源電流 ( 単一電源／二電源 ) の表を参照してください。 ＊ 2：出力端子を VDD (VDDI, VDDE) または VSS と短絡した場合に流れる最大電流値です。絶対最大定格内で使用してくださ い。 ＊ 3：入力リーク電流は , プルアップ / プルダウン抵抗付き入力バッファを使用した場合には , 上記の値を超えることがあ ります。 8 CS81 シリーズ 2. 交流特性 (VDD ＝ 1.8 V ± 0.15 V, VSS ＝ 0 V, Tj ＝− 40 °C ∼＋ 125 °C) 規 格 値 項 目 遅延時間 記 号 tpd ＊ 1 単位 最 小 標 準 最 大 typ ＊ 2 × tmin ＊ 3 typ ＊ 2 × ttyp ＊ 3 typ ＊ 2 × tmax ＊ 3 ns ＊ 1：遅延時間＝伝播遅延時間 , イネーブル時間 , ディセーブル時間。 ＊ 2：typ. はセル特性表から計算されます。 ＊ 3 : 測定条件 測 定 条 件 tmin ttyp tmax VDD ＝ 1.8 V ± 0.15 V, VSS ＝ 0 V, Tj ＝− 40 °C ∼＋ 125 °C 0.64 1.00 1.58 VDD ＝ 1.5 V ± 0.10 V, VSS ＝ 0 V, Tj ＝− 40 °C ∼＋ 125 °C 0.83 1.31 2.05 VDD ＝ 1.1 V ± 0.10 V, VSS ＝ 0 V, Tj ＝− 40 °C ∼＋ 125 °C 1.37 2.45 4.88 （注意）最大接合温度 Tj に対して tpd max が求められます。 ■ 入出力端子容量 (f ＝ 1 MHz, VDD ＝ VI ＝ 0 V, Tj ＝＋ 25 °C) 項 目 入力端子 記 号 規 格 値 単位 CIN 最大 16 pF 最大 16 pF 最大 18 pF 最大 16 pF 最大 18 pF IOL ＝ 2 mA, 4 mA, 8 mA, 12 mA タイプ 出力端子 COUT IOL ＝ 24 mA タイプ IOL ＝ 2 mA, 4 mA, 8 mA, 12 mA タイプ 入出力端子 CI/O IOL ＝ 24 mA タイプ （注意事項）容量値はパッケージや端子位置により異なります。 ■ 設計手法 スタンダードセル統合設計環境 SCCAD2 には次の三つの機能があり , 大規模で高品質なシステム LSI の短期間開発が可 能です。なお , 一部の機能は準備中ですので , 当社担当までご確認ください。 ・レイアウト後のタイミング問題を未然に防ぐために , タイミング制約に基づいて自動配置配線を行うタイミングドリブ ンレイアウト機能 ・大規模回路を分割し , 複数同時に論理 / 物理設計を行うことで開発期間を短縮する機能 ・電源電圧降下 , 信号ノイズ , 遅延ペナルティ, クロストークを評価しつつ , 電源 / 信号配線を自動で生成する機能 9 CS81 シリーズ ■ サポートツール ・ シミュレーション Synopsys 社： 「VSS/VCS」 Cadence 社： 「Verilog-XL/NC-Verilog/Leapfrog」 Model Technology 社 /Mentor Graphics 社： 「Model-Sim」 当社製： 「LCADFE」 ・ 論理合成 Synopsys 社： 「DesignCompiler」 ・ フロアプラン Cadence 社： 「LDP/PDP」 ・ クロックツリー Cadence 社： 「CT-Gen」 ・ タイミング解析 Synopsys 社： 「PrimeTime」 当社製： 「GISTA」 ・ パワー計算 Sente 社： 「Watt Watcher」 Synopsys 社： 「DesignPower/PowerCompiler」 当社製： 「PScope/SilicoScope IRD」 ・ レイアウト Cadence 社： 「SiliconEnsemble DSM」 ・ テストツール 当社製： 「ATREX/FANTCAD/RAPARA/TERBAN/FANSCAD」 ・ 形式検証 Chrysalis Symbolic Design 社： 「Design VERIFYer」 ・ 検証ツール Cadence 社： 「Dracula」 ・ 設計環境ツール 当社製： 「METRO/SCCAD2/IPSymphony」 ・ HW/SW Co-Simulation Synopsys 社： 「EAGLE-i」 Yokogawa 社： 「VIRTUAL-ICE」 GAIO Technology 社： 「Asim-G」 10 CS81 シリーズ ■ パッケージ パッケージの種類と使用ゲート数の目安を示します。 なお , 組合わせおよび供給時期につきましては , 当社担当までご確認をお願いします。 ・使用ゲート数とパッケージ パッケージ および ピン数 使用ゲート数 (BC) ピンピッチ 304 352 480 560 660 720 DOWN DOWN DOWN DOWN DOWN DOWN 0.80 mm/4 列 0.80 mm/4 列 1.00 mm/5 列 1.00 mm/5 列 1.00 mm/5 列 1.00 mm/6 列 E B G A 576 672 DOWN DOWN H Q F P 208 240 304 256 UP UP UP UP T Q F P 100 120 UP UP − L Q F P 144 176 208 UP UP UP − F B G A 112 144 168 176 192 224 272 320 288 240 304 368 UP UP UP UP UP UP UP UP UP UP UP UP 0.80 mm 0.80 mm 0.80 mm 0.80 mm 0.80 mm 0.80 mm 0.80 mm 0.80 mm 0.75 mm 0.50 mm 0.50 mm 0.50 mm 1089 1225 1369 1681 1849 2116 DOWN DOWN DOWN DOWN DOWN DOWN 1.27 mm 1.27 mm 1.27 mm 1.00 mm 1.00 mm 1.00 mm - CAVITY B G A T A B F C B G A 0 2000K 4000K 6000K 1167 K 1660 K 2547 K 3620 K 4885 K 12513 K − 0.50 mm 0.50 mm 0.50 mm 0.40 mm 8000K 10000K 12000K 14000K 16000K20000K 8474 K 11246 K 1561 K 2948 K 21569 K 5305 K 737 K 737 K 737 K 1028 K 1561 K 計 画 中 計 画 中 （注意事項）開発検討中のものを含みます。 11 CS81 シリーズ 富士通株式会社 http://edevice.fujitsu.com/index_j.html 電子デバイス事業本部 東地区第一統括営業部 東地区第二統括営業部 東 北 販 売 部 長 野 販 売 部 静 岡 販 売 部 金 沢 販 売 部 西地区統括営業部 東 海 販 売 部 大 阪 販 売 部 京 都 販 売 部 九 州 販 売 部 中 国 販 売 課 〒 163-0721 東 京 都 新 宿 区 西 新 宿2-7-1 （新 宿 第 一 生 命 ビ ル）Tel. (03) 5322-3329 (E-mail : [email protected]) 980-6113 仙 台 市 青 葉 区 中 央1-3-1 （ア エ ル13F） (E-mail : [email protected]) 390-0815 松 本 市 深 志1-4-25 （松 本 フ コ ク 生 命 駅 前 ビ ル） (E-mail : [email protected]) 422-8067 静 岡 市 南 町18-1 （サ ウ ス ポ ッ ト 静 岡） (E-mail : [email protected]) 920-0918 金 沢 市 尾 山 町1-8 （朝 日 生 命 金 沢 ビ ル） (E-mail : [email protected]) (022) 223-1920 460-8585 名 古 屋 市 中 区 錦1-10-1 （マ ル カ ン 酢 伏 見 ビ ル） (E-mail : [email protected]) 540-8514 大 阪 市 中 央 区 城 見2-2-6（富 士 通 関 西 シ ス テ ム ラ ボ ラ ト リ） (E-mail : [email protected]) 604-8171 京 都 市 中 京 区 烏 丸 通 御 池 下 ル 虎 屋 町566-1（井 門 明 治 生 命 ビ ル） (E-mail : [email protected]) 812-8510 福 岡 市 博 多 区 博 多 駅 前1-5-1 （朝 日 生 命 福 岡 ビ ル） (E-mail : [email protected]) 732-0814 広 島 市 南 区 段 原 南1-3-53 （広 島 イ ー ス ト ビ ル） (E-mail : [email protected]) (052) 239-1125 技術に関するお問い合わせ先 電子デバイス事業本部 第一システム LSI 事業部 設計部 〒 197-0833 東 京 都 あ き る 野 市 渕 上 50 番 地 Tel. Fax. （中 津 第2 リ ッ チ ビ ル）Tel. 〒 531-0071 大 阪 市 北 区 中 津1-15-15 Fax. (0263) 36-7470 (054) 203-0007 (076) 263-7670 (06) 6920-5927 (075) 212-5314 (092) 412-4660 (082) 567-7759 (042) 532-1472 (042) 532-2518 (06) 6374-7650 (06) 6374-7655 本資料の記載内容は、予告なしに変更することがありますので、ご用命の際は当社営業担当部門にご確認ください。 本資料に記載された情報・回路図は、半導体デバイスの応用例として使用されており、実際に使用する機器への搭載を目的としたものではありません。 また、これらの情報・回路図の使用に起因する第三者の特許権、その他の権利侵害について、当社はその責任を負いません。 当社半導体デバイスは、標準用途（コンピュータ／ OA などの事務用機器、産業／通信／計測用の関連機器、パーソナル／家庭用の機器など）に使用さ れることを意図しています。その故障や誤動作が直接人命を脅かしたり、人体に危害が及ぶ恐れのある、または極めて高い信頼性が要求される特別用途 （航空・宇宙用、原子力制御用、海底中継器、走行制御用、生命維持のための医療用など）にご使用をお考えのお客様は必ず事前に当社営業担当部門まで ご相談ください。ご相談なく使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故、火災事故、社会的な損害を生じさせないよう、 お客様は、装置の冗長設計、延焼対策設計、過電流防止対策設計、誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品が、「外国為替および外国貿易法」に基づき規制されている貨物または技術に該当する場合には、本製品を輸出するに際して、 同法に基づく許可が必要となります。 編集 ドキュメント技術部 0101 2001 FUJITSU LIMITED Printed in Japan
© Copyright 2025 ExpyDoc
