AD8138: 低歪み、差動A/Dコンバータ・ドライバ - Analog Devices

低歪み、
差動A/Dコンバータ・ドライバ
AD8138
特長
ピン配置
出力同相電圧の調整機能付き
外部からのゲイン調整可能
低高調波歪み：
–IN 1
8
+IN
VOCM 2
7
NC
V+ 3
6
V–
5
–OUT
+OUT 4
SFDR：−94 dBc @ 5 MHz
AD8138
NC = NO CONNECT
SFDR：−85 dBc @ 20 MHz
−3 dB 帯域幅：320 MHz、G = +1
01073-001
使いやすい、シングルエンド／差動変換アンプ
図 1.
高速セトリング時間：16 ns（0.01%）
スルーレート：1150 V/µs
代表的なアプリケーション回路
高速オーバードライブ回復時間：4 ns
低入力電圧ノイズ：5 nV/√Hz
5V
5V
オフセット電圧：1 mV（typ）
499Ω
VIN
0.1 dB ゲイン平坦性：40 MHz まで
499Ω
VOCM
499Ω
8 ピン SOIC および MSOP パッケージ
+
AIN
AVDD
DVDD
DIGITAL
OUTPUTS
ADC
AD8138
AIN
–
AVSS
VREF
01073-002
広い電源範囲：+3～±5 V
低消費電力：90 mW（5 V 時）
499Ω
アプリケーション
図 2.
A/D コンバータ・ドライバ・アンプ
シングルエンド／差動コンバータ
IF およびベースバンドのゲイン・ブロック
差動バッファ
ライン・ドライバ
概要
AD8138 は、差動信号処理に関しオペアンプに比べ高度に最適化さ
れた製品であり、シングルエンド／差動変換アンプまたは差動／
差動アンプとして使用することができます。オペアンプのように
使いやすく、差動信号の増幅と駆動を大幅に簡素化します。アナ
ログ・デバイセズ独自の高速 XFCB バイポーラ・プロセスで製造
された AD8138 は、−3 dB 帯域幅が 320 MHz であり、市販の差動
アンプの中で最も優れた高調波歪み特性で差動信号を出力しま
す。ユニークな内部帰還機能により、出力ゲインと位相をバラン
スよくマッチングさせ、偶数次の高調波を抑制します。また内部
帰還回路によって、外付けのゲイン設定抵抗のミスマッチによる
ゲイン誤差を最小限にします。
AD8138 の差動出力は、差動 A/D コンバータ（ADC）入力とのバ
ランスの取れた組み合わせにより、ADC の性能を最大化します。
AD8138 を使用することで、高性能 ADC 回路に伴うトランスが
不要になり、低周波や DC 情報が失われることはありません。差
動出力の同相レベルは VOCM ピンの電圧によって調整でき、入力
信号を容易にレベルシフトして単電源の ADC 入力を駆動するこ
とができます。高速のオーバーロード・リカバリー性能により、
サンプリング精度を維持します。
優れた低歪み性能を持つ AD8138 は、通信システムに最適な ADC
ドライバです。高周波で 10～16 ビットの最新コンバータを駆動
するのに十分な低歪み性能があります。また、広い帯域幅と IP3
性能により、信号チェーンの IF とベース・バンド間のゲイン・
ブロックとしても有効です。優れたオフセット性能と動的性能を
持つ AD8138 は、多種多様な信号処理およびデータ・アクイジ
ションのアプリケーションに最適です。
AD8138 は SOIC および MSOP パッケージを採用しており、動作
温度範囲は−40～+85°C です。
Rev. F
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関
して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナ
ログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予
告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2006 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
AD8138
目次
特長......................................................................................................1
動作説明............................................................................................ 16
アプリケーション ..............................................................................1
用語の定義 ................................................................................... 16
ピン配置..............................................................................................1
動作原理............................................................................................ 17
代表的なアプリケーション回路 ......................................................1
アプリケーション回路の考察 .................................................... 17
概要......................................................................................................1
クローズドループ・ゲインの設定 ............................................ 17
改訂履歴..............................................................................................2
出力ノイズ電圧の計算................................................................ 17
仕様......................................................................................................3
帰還回路の不一致による影響 .................................................... 18
±DIN～±OUT の仕様 .......................................................................3
アプリケーション回路の入力インピーダンスの計算 ....... 18
VOCM～±OUT の仕様 ......................................................................4
単電源アプリケーションにおける入力同相電圧範囲 ....... 18
±DIN～±OUT の仕様 .......................................................................5
出力同相電圧の設定.................................................................... 18
VOCM～±OUT の仕様 ......................................................................6
容量性負荷の駆動........................................................................ 18
絶対最大定格 ......................................................................................7
レイアウト、グラウンディング、バイパス................................. 19
熱抵抗..............................................................................................7
バランスのとれたトランス・ドライバ ........................................ 20
ESD に関する注意..........................................................................7
高性能 ADC の駆動.......................................................................... 21
ピン配置と機能の説明 ......................................................................8
3 V 動作 ............................................................................................. 22
代表的な性能特性 ..............................................................................9
外形寸法............................................................................................ 23
テスト回路........................................................................................15
オーダー・ガイド........................................................................ 23
改訂履歴
1/06—Rev. E to Rev. F
Changes to Features..............................................................................1
Added Thermal Resistance Section and Maximum Power
Dissipation Section...............................................................................7
Changes to Balanced Transformer Driver Section..............................20
Changes to Ordering Guide ................................................................23
3/03—Rev. D to Rev. E
Changes to Specifications.....................................................................2
Changes to Ordering Guide ..................................................................4
Changes to TPC 16...............................................................................6
Changes to Table I................................................................................9
Added New Paragraph after Table I ...................................................10
Updated Outline Dimensions..............................................................14
Rev. F
7/02—Rev. C to Rev. D
Addition of TPC 35 and TPC 36 .......................................................... 8
6/01—Rev. B to Rev. C
Edits to Specifications ......................................................................... 2
Edits to Ordering Guide ....................................................................... 4
12/00—Rev. A to Rev. B
9/99—Rev. 0 to Rev. A
3/99—Rev. 0: Initial Version
－ 2/23 －
AD8138
仕様
±DIN～±OUTの仕様
特に指定のない限り、25°C で、VS = ±5 V、VOCM = 0、G = +1、RL, dm = 500 Ω。テスト回路とラベルの説明については、図 39 を参照してく
ださい。特に指定のない限り、すべての仕様はシングルエンド入力、差動出力になります。
表 1.
Parameter
DYNAMIC PERFORMANCE
−3 dB Small Signal Bandwidth
Bandwidth for 0.1 dB Flatness
Large Signal Bandwidth
Slew Rate
Settling Time
Overdrive Recovery Time
NOISE/HARMONIC PERFORMANCE 1
Second Harmonic
Third Harmonic
IMD
IP3
Voltage Noise (RTI)
Input Current Noise
INPUT CHARACTERISTICS
Offset Voltage
Conditions
Min
Typ
VOUT = 0.5 V p-p, CF = 0 pF
VOUT = 0.5 V p-p, CF = 1 pF
VOUT = 0.5 V p-p, CF = 0 pF
VOUT = 2 V p-p, CF = 0 pF
VOUT = 2 V p-p, CF = 0 pF
0.01%, VOUT = 2 V p-p, CF = 1 pF
VIN = 5 V to 0 V step, G = +2
290
320
225
30
265
1150
16
4
MHz
MHz
MHz
MHz
V/µs
ns
ns
−94
−87
−62
−114
−85
−57
−77
37
5
2
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBm
nV/√Hz
pA/√Hz
VOUT = 2 V p-p, 5 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 20 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 70 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 5 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 20 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 70 MHz, RL, dm = 800 Ω
20 MHz
20 MHz
f = 100 kHz to 40 MHz
f = 100 kHz to 40 MHz
VOS, dm = VOUT, dm/2; VDIN+ = VDIN− = VOCM = 0 V
TMIN to TMAX variation
Input Bias Current
Input Resistance
Input Capacitance
Input Common-Mode Voltage
CMRR
OUTPUT CHARACTERISTICS
Output Voltage Swing
Output Current
Output Balance Error
1
TMIN to TMAX variation
Differential
Common mode
∆VOUT, dm/∆VIN, cm; ∆VIN, cm = ±1 V
Maximum ∆VOUT; single-ended output
∆VOUT, cm/∆VOUT, dm; ∆VOUT, dm = 1 V
−2.5
±1
±4
3.5
−0.01
6
3
1
−4.7 to +3.4
−77
7.75
95
−66
RL, dm の値が高くなると、高調波歪み性能は若干低下することがあります。詳細については、図 17 と図 18 を参照してください。
Rev. F
－ 3/23 －
Max
+2.5
7
−70
Unit
mV
µV/°C
µA
µA/°C
MΩ
MΩ
pF
V
dB
V p-p
mA
dB
AD8138
VOCM～±OUTの仕様
特に指定のない限り、25°C で、VS = ±5 V、VOCM = 0、G = +1、RL, dm = 500 Ω。テスト回路とラベルの説明については、図 39 を参照してく
ださい。特に指定のない限り、すべての仕様はシングルエンド入力、差動出力になります。
表 2.
Parameter
Conditions
Min
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Slew Rate
INPUT VOLTAGE NOISE (RTI)
DC PERFORMANCE
Input Voltage Range
Input Resistance
Input Offset Voltage
Input Bias Current
VOCM CMRR
Gain
f = 0.1 MHz to 100 MHz
VOS, cm = VOUT, cm; VDIN+ = VDIN– = VOCM = 0 V
–3.5
∆VOUT, dm/∆VOCM; ∆VOCM = ±1 V
∆VOUT, cm/∆VOCM; ∆VOCM = ±1 V
0.9955
POWER SUPPLY
Operating Range
Quiescent Current
Power Supply Rejection Ratio
±1.4
18
TMIN to TMAX variation
∆VOUT, dm/∆VS; ∆VS = ±1 V
OPERATING TEMPERATURE RANGE
Rev. F
−40
－ 4/23 －
Typ
Max
Unit
250
330
MHz
V/µs
17
nV/√Hz
±3.8
200
±1
0.5
−75
1
V
kΩ
mV
µA
dB
V/V
20
40
−90
+3.5
1.0045
±5.5
23
−70
V
mA
µA/°C
dB
+85
°C
AD8138
±DIN～±OUTの仕様
特に指定のない限り、25°C で、VS = 5 V、VOCM = 2.5 V、G = +1、RL, dm = 500 Ω。テスト回路とラベルの説明については、図 39 を参照して
ください。特に指定のない限り、すべての仕様はシングルエンド入力、差動出力になります。
表 3.
Parameter
DYNAMIC PERFORMANCE
−3 dB Small Signal Bandwidth
Bandwidth for 0.1 dB Flatness
Large Signal Bandwidth
Slew Rate
Settling Time
Overdrive Recovery Time
NOISE/HARMONIC PERFORMANCE 1
Second Harmonic
Third Harmonic
IMD
IP3
Voltage Noise (RTI)
Input Current Noise
INPUT CHARACTERISTICS
Offset Voltage
Conditions
Min
Typ
VOUT = 0.5 V p-p, CF = 0 pF
VOUT = 0.5 V p-p, CF = 1 pF
VOUT = 0.5 V p-p, CF = 0 pF
VOUT = 2 V p-p, CF = 0 pF
VOUT = 2 V p-p, CF = 0 pF
0.01%, VOUT = 2 V p-p, CF = 1 pF
VIN = 2.5 V to 0 V step, G = +2
280
310
225
29
265
950
16
4
MHz
MHz
MHz
MHz
V/µs
ns
ns
−90
−79
−60
−100
−82
−53
−74
35
5
2
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBm
nV/√Hz
pA/√Hz
VOUT = 2 V p-p, 5 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 20 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 70 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 5 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 20 MHz, RL, dm = 800 Ω
VOUT = 2 V p-p, 70 MHz, RL, dm = 800 Ω
20 MHz
20 MHz
f = 100 kHz to 40 MHz
f = 100 kHz to 40 MHz
VOS, dm = VOUT, dm/2; VDIN+ = VDIN– = VOCM = 0 V
TMIN to TMAX variation
Input Bias Current
Input Resistance
Input Capacitance
Input Common-Mode Voltage
CMRR
OUTPUT CHARACTERISTICS
Output Voltage Swing
Output Current
Output Balance Error
1
TMIN to TMAX variation
Differential
Common mode
∆VOUT, dm/∆VIN, cm; ∆VIN, cm = 1 V
Maximum ∆VOUT; single-ended output
∆VOUT, cm/∆VOUT, dm; ∆VOUT, dm = 1 V
−2.5
±1
±4
3.5
−0.01
6
3
1
−0.3 to +3.2
−77
2.9
95
−65
RL, dm の値が高くなると、高調波歪み性能は若干低下することがあります。詳細については、図 17 と図 18 を参照してください。
Rev. F
－ 5/23 －
Max
+2.5
7
−70
Unit
mV
µV/°C
µA
µA/°C
MΩ
MΩ
pF
V
dB
V p-p
mA
dB
AD8138
VOCM～±OUTの仕様
特に指定のない限り、25°C で、VS = 5 V、VOCM = 2.5 V、G = +1、RL, dm = 500 Ω。テスト回路とラベルの説明については、図 39 を参照して
ください。特に指定のない限り、すべての仕様はシングルエンド入力、差動出力になります。
表 4.
Parameter
Conditions
Min
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Slew Rate
INPUT VOLTAGE NOISE (RTI)
DC PERFORMANCE
Input Voltage Range
Input Resistance
Input Offset Voltage
Input Bias Current
VOCM CMRR
Gain
f = 0.1 MHz to 100 MHz
VOS, cm = VOUT, cm; VDIN+ = VDIN– = VOCM = 0 V
−5
∆VOUT, dm/∆VOCM; ∆VOCM = 2.5 V ±1 V
∆VOUT, cm/∆VOCM; ∆VOCM = 2.5 V ±1 V
0.9968
POWER SUPPLY
Operating Range
Quiescent Current
Power Supply Rejection Ratio
2.7
15
TMIN to TMAX variation
∆VOUT, dm/∆VS; ∆VS = ± 1 V
OPERATING TEMPERATURE RANGE
Rev. F
−40
－ 6/23 －
Typ
Max
Unit
220
250
MHz
V/µs
17
nV/√Hz
1.0 to 3.8
100
±1
0.5
−70
1
V
kΩ
mV
µA
dB
V/V
20
40
−90
+5
1.0032
11
21
−70
V
mA
µA/°C
dB
+85
°C
AD8138
絶対最大定格
表 5.
Parameter
Ratings
Supply Voltage
VOCM
Internal Power Dissipation
Operating Temperature Range
Storage Temperature Range
Lead Temperature (Soldering 10 sec)
Junction Temperature
±5.5 V
±VS
550 mW
−40°C to +85°C
−65°C to +150°C
300°C
150°C
パッケージ内の消費電力（PD）は、静止消費電力とすべての出力
の負荷の駆動に起因するパッケージ内の消費電力との和になり
ます。静止電力は、電源ピン間の電圧（VS）に静止時電流値（IS）
を乗算した値になります。負荷電流には、負荷に流れる差動電流
と同相電流のほか、外部帰還回路と内部同相帰還ループを流れる
電流も含まれます。同相帰還ループで使用される内部抵抗タップ
によって、出力には無視できるレベルの差動負荷が加えられます。
AC 信号を取り扱うときは、RMS 電圧／電流を考慮する必要があ
ります。
上記の絶対最大定格を超えるストレスを加えると、デバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格の
みを指定するものであり、この仕様の動作セクションに記載する
規定値以上でのデバイス動作を定めたものではありません。デバ
イスを長時間絶対最大定格状態に置くと、デバイスの信頼性に影
響を与えることがあります。
空気流によって、θJA の値は小さくなります。また、メタル・パ
ターン、スルー・ホール、グラウンド、電源プレーンなどからパッ
ケージ・リードに直接接触する金属が多いと、θJA は小さくなり
ます。
図 3 に、 JEDEC 規格の 4 層ボードに実装した 8 ピン SOIC
（121°C/W）パッケージと 8 ピンMSOP（θJA = 145°C/W）パッケー
ジにおける安全な最大消費電力と周囲温度の関係を示します。
θJAの値は近似値です。
熱抵抗
Package Type
θJA
Unit
8-Lead SOIC/4-Layer
8-Lead MSOP/4-Layer
121
145
°C/W
°C/W
最大消費電力
AD8138 のパッケージでの安全な最大消費電力は、チップのジャ
ンクション温度（TJ）の上昇によって制限されます。ガラス相遷
移温度である約 150°C で、プラスチック材の特性が変化します。
この規定温度を一時的に超えた場合でも、パッケージがチップに
及ぼす応力が変化し、AD8138 のパラメータ性能を恒久的に変え
てしまうことがあります。150°C のジャンクション温度を長時間
超えると、シリコン・デバイス内に変化が生じ、故障の原因にな
ることがあります。
1.50
1.25
1.00
SOIC
0.75
MSOP
0.50
0.25
0
–40 –30 –20 –10
0
10
20
30
40
50
図 3.
ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には 4,000V もの高圧の静電気が容易に蓄積され、
検知されないまま放電されることがあります。本製品は当社独自の ESD 保護回路を内蔵してはいますが、デバイスが
高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化や機能低
下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。
－ 7/23 －
70
80
最大消費電力の温度特性
ESDに関する注意
Rev. F
60
AMBIENT TEMPERATURE (°C)
90 100 110 120
01073-049
表 6.
MAXIMUM POWER DISSIPATION (W)
1.75
θJA は最悪の条件、すなわちデバイスが自然空冷で回路ボードに
ハンダ付けされた状態で規定されています。
AD8138
–IN 1
8
+IN
VOCM 2
7
NC
V+ 3
6
V–
5
–OUT
+OUT 4
AD8138
NC = NO CONNECT
図 4.
01073-004
ピン配置と機能の説明
ピン配置
表 7. ピン機能の説明
ピン番号
記号
説明
1
−IN
加算ノードへの負側入力。
2
VOCM
同相出力電圧は、このピンに印加される電圧によって 1:1 の比率で設定されます。たとえば、VOCM が 1 V DC の場
合、+OUT と−OUT の DC バイアス・レベルは 1 V に設定されます。
3
V+
正側電源電圧。
4
+OUT
正側出力。−DIN の電圧は+OUT で反転します（図 42 を参照）。
5
−OUT
負側出力。+DIN の電圧は−OUT で反転します（図 42 を参照）。
6
V−
負側電源電圧。
7
NC
接続なし。
8
+IN
加算ノードへの正側入力。
Rev. F
－ 8/23 －
AD8138
代表的な性能特性
特に指定のない限り、ゲイン = 1、RG = RF = RL, dm = 499 V、TA = 25°C。テスト回路については、図 39 を参照。
6
6
VIN = 0.2V p-p
CF = 0pF
3
VIN = 2V p-p
CF = 0pF
3
VS = +5V
VS = +5V
GAIN (dB)
VS = ±5V
–3
–6
0
VS = ±5V
–3
1
10
100
FREQUENCY (MHz)
図 5.
1000
–9
01073-005
–9
1
10
100
FREQUENCY (MHz)
図 8.
小信号周波数応答
大信号周波数応答
6
6
VS = ±5V
VIN = 0.2V p-p
VIN = 2V p-p
VS = ±5V
3
3
CF = 0pF
CF = 0pF
GAIN (dB)
CF = 1pF
–3
0
CF = 1pF
–3
–6
–6
1
10
100
FREQUENCY (MHz)
図 6.
1000
–9
01073-006
–9
1
10
100
FREQUENCY (MHz)
図 9.
小信号周波数応答
0.5
30
VS = ±5V
VIN = 0.2V p-p
CF = 0pF
G = 10, RF = 4.99kΩ
20
–0.1
VS = ±5V
CF = 0pF
VOUT, dm = 0.2V p-p
RG = 499Ω
10
G = 2, RF = 1kΩ
CF = 1pF
G = 1, RF = 499Ω
0
–0.3
10
FREQUENCY (MHz)
100
–10
01073-007
1
図 7.
Rev. F
大信号周波数応答
G = 5, RF = 2.49kΩ
0.1
GAIN (dB)
GAIN (dB)
0.3
1000
01073-009
GAIN (dB)
0
–0.5
1000
01073-008
–6
1
0.1 dB 平坦性の周波数特性
図 10.
－ 9/23 －
10
100
FREQUENCY (MHz)
1000
さまざまなゲインに対する小信号周波数応答
01073-010
GAIN (dB)
0
AD8138
–50
–60
VOUT, dm = 2V p-p
RL = 800Ω
–60
VS = ±5V
RL = 800Ω
HD2 (F = 20MHz)
DISTORTION (dBc)
–70
DISTORTION (dBc)
HD3 (F = 20MHz)
–70
HD2 (V S = +5V)
–80
HD2 (VS = ±5V)
–90
–100
–80
–90
HD2 (F = 5MHz)
–100
HD3 (VS = +5V)
HD3 (F = 5MHz)
–110
–110
10
20
30
40
50
FUNDAMENTAL FREQUENCY (MHz)
図 11.
–40
70
–120
0
1
2
3
4
5
DIFFERENTIAL OUTPUT VOLTAGE (V p-p)
図 14.
高調波歪みの周波数特性
6
差動出力電圧対高調波歪み
–60
VOUT, dm = 4V p-p
RL = 800Ω
–50
VS = 5V
RL = 800Ω
–70
HD2 (F = 20MHz)
DISTORTION (dBc)
HD3 (VS = +5V)
–60
DISTORTION (dBc)
60
01073-011
0
01073-014
HD3 (V S = ±5V)
–120
–70
HD2 (VS = +5V)
–80
HD2 (VS = ±5V)
–80
HD3 (F = 20MHz)
–90
HD2 (F = 5MHz)
–100
–90
HD3 (F = 5MHz)
0
10
20
30
40
50
FUNDAMENTAL FREQUENCY (MHz)
図 12.
70
–120
0
図 15.
VOUT, dm = 2V p-p
RL = 800Ω
FO = 20MHz
HD2 (VS = +5V)
–60
HD3 (VS = +5V)
–70
–80
HD3 (VS = ±5V)
–90
HD2 (VS = ±5V)
VS = 3V
RL = 800Ω
HD3 (F = 20MHz)
HD2 (F = 20MHz)
–80
–90
HD2 (F = 5MHz)
–100
–4
–3
–2
図 13.
Rev. F
–1
0
1
VOCM DC OUTPUT (V)
2
3
4
–110
0.25
01073-013
–100
HD3 (F = 5MHz)
0.50
0.75
1.00
1.25
1.50
DIFFERENTIAL OUTPUT VOLTAGE (V p-p)
図 16.
VOCM 対高調波歪み
－ 10/23 －
4
差動出力電圧対高調波歪み
–70
–50
DISTORTION (dBc)
–40
1
2
3
DIFFERENTIAL OUTPUT VOLTAGE (V p-p)
高調波歪みの周波数特性
–60
–30
DISTORTION (dBc)
60
01073-012
–110
01073-015
–110
HD3 (V S = ±5V)
差動出力電圧対高調波歪み
1.75
01073-016
–100
AD8138
–60
45
RL = 800Ω
VS = 5V
VOUT, dm = 2V p-p
–70
40
INTERCEPT (dBm)
DISTORTION (dBc)
HD2 (F = 20MHz)
–80
HD3 (F = 20MHz)
–90
HD2 (F = 5MHz)
VS = ±5V
35
VS = +5V
30
–100
600
図 17.
1000
RLOAD (Ω)
1400
25
01073-017
–110
200
1800
0
20
図 20.
RLOAD 対高調波歪み
40
FREQUENCY (MHz)
60
3 次インターセプトの周波数特性
–60
VS = ±5V
VS = ±5V
VOUT, dm = 2V p-p
–70
VOUT, dm
HD2 (F = 20MHz)
HD3 (F = 20MHz)
–80
VOUT–
–90
VOUT+
HD2 (F = 5MHz)
–100
V+DIN
HD3 (F = 5MHz)
–110
600
図 18.
1000
RLOAD (Ω)
1400
5ns
01073-018
1V
–120
200
01073-021
DISTORTION (dBc)
80
1800
図 21.
RLOAD 対高調波歪み
大信号過渡応答
10
FC = 50MHz
VS = ±5V
VOUT, dm = 0.2V p-p
VS = ±5V
CF = 0pF
–10
CF = 1pF
POUT (dBm)
–30
–50
–90
49.7
49.9
50.1
FREQUENCY (MHz)
図 19.
Rev. F
50.3
50.5
5ns
01073-019
40mV
–110
49.5
図 22.
相互変調歪み
－ 11/23 －
小信号過渡応答
01073-022
–70
01073-020
HD3 (F = 5MHz)
AD8138
VOUT, dm = 2V p-p
CF = 0pF
VS = ±5V
VOUT, dm
VS = +5V
VS = ±5V
F = 20MHz
V+DIN = 8V p-p
G = 3 (RF = 1500)
5ns
図 23.
4V
図 26.
大信号過渡応答
VOUT, dm = 2V p-p
VS = ±5V
CF = 0pF
30ns
01073-026
400mV
01073-023
V+DIN
出力オーバードライブ
VS = ±5V
CF = 0pF
CL = 10pF
CL = 5pF
CF = 1pF
5ns
図 24.
400mV
図 27.
大信号過渡応答
さまざまな容量性負荷に対する大信号過渡応答
（図 40 を参照）
–20
VS = ±5V
CF = 1pF
200µV
2.5ns
01073-028
01073-024
400mV
CL = 20pF
VS = ±5V
ΔVOUT, dm/ΔVIN, cm
–30
VOUT, dm
CMRR (dB)
–40
–50
–60
V+DIN
4ns
図 25.
Rev. F
–80
1
10
100
FREQUENCY (MHz)
図 28.
セトリング時間
－ 12/23 －
CMRR の周波数特性
1k
01073-029
1V
01073-025
–70
AD8138
–20
5.0
–40
VS = ±5V
–50
–60
–70
VS = +5V
1
10
100
FREQUENCY (MHz)
図 29.
1k
2.5
VS = ±5V
VS = +5V
0
VS = +3V
–2.5
–5.0
–40
01073-031
BALANCE ERROR (dB)
–30
出力バランス誤差の周波数特性（図 41 を参照）
–20
図 32.
–10
0
20
40
TEMPERATURE (°C)
60
80
100
01073-034
DIFFERENTIAL OUTPUT OFFSET (mV)
VIN = 2V p-p
出力換算差動オフセット電圧の温度特性
5
ΔVOUT, dm/ΔVS
–20
4
–PSRR
(VS = ±5V)
–40
BIAS CURRENT (µA)
PSRR (dB)
–30
–50
–60
+PSRR
(VS = +5V, 0V AND ±5V)
–70
VS = ±5V, +5V
3
VS = +3V
2
1
10
100
FREQUENCY (MHz)
図 30.
1k
1
–40
01073-032
–90
PSRR の周波数特性
–20
0
図 33.
100
20
40
60
TEMPERATURE (°C)
80
100
01073-035
–80
入力バイアス電流の温度特性
30
SINGLE-ENDED OUTPUT
SUPPLY CURRENT (mA)
10
VS = +5V
1
10
FREQUENCY (MHz)
図 31.
Rev. F
100
VS = +3V
5
–40
01073-033
1
VS = +5V
15
10
VS = ±5V
0.1
VS = ±5V
20
–20
0
図 34.
出力インピーダンスの周波数特性
－ 13/23 －
20
40
60
TEMPERATURE (°C)
電源電流の温度特性
80
100
01073-036
IMPEDANCE (Ω)
25
AD8138
100
6
VS = +5V
0
–3
–6
1
10
100
FREQUENCY (MHz)
図 35.
1k
1.1pA/ Hz
1
01073-037
–9
10
10
VOCM 周波数応答
100
図 37.
1k
10k
FREQUENCY (Hz)
100k
1M
01073-039
GAIN (dB)
INPUT CURRENT NOISE (pA/ Hz)
VS = ±5V
3
電流ノイズ（RTI）
1000
VOUT, cm
5ns
図 36.
Rev. F
10
5.7nV/ Hz
1
01073-038
400mV
100
10
100
図 38.
VOCM 過渡応答
－ 14/23 －
1k
10k
FREQUENCY (Hz)
電圧ノイズ（RTI）
100k
1M
01073-040
INPUT VOLTAGE NOISE (nV/ Hz)
VS = ±5V
VOCM = –1V TO +1V
AD8138
テスト回路
499Ω
RG = 499Ω
49.9Ω
RG = 499Ω
49.9Ω
499Ω
RL, dm = 499Ω
AD8138
24.9Ω
01073-003
24.9Ω
RF = 499Ω
図 39.
図 41.
基本的なテスト回路
499Ω
24.9Ω
24.9Ω
図 40.
Rev. F
AD8138
24.9Ω
CL
453Ω
499Ω
01073-027
499Ω
49.9Ω
499Ω
249Ω
499Ω
容量性負荷駆動のテスト回路
－ 15/23 －
AD8138
249Ω
499Ω
出力バランスのテスト回路
01073-030
RF = 499Ω
AD8138
動作説明
同相電圧は 2 つのノード電圧の平均を意味します。出力同相電圧
は、次式で定義されます。
用語の定義
CF
VOUT, cm = (V+OUT + V−OUT)/2
RF
+IN
VOCM
–OUT
AD8138
–DIN
RG
バランスとは、2 つの差動信号の振幅がどれほど同じで位相が正
確に 180°異なっているかを表します。バランスを最も簡単に求
めるには、よくマッチングの取れた抵抗分圧器を差動電圧ノード
間に接続し、分圧器の中点での信号振幅を差動信号の振幅と比較
します（図 41 を参照）。この定義によれば、出力バランスは、
出力同相電圧の振幅を出力差動モード電圧の振幅で除算した値
になります。
RL, dm
VOUT, dm
+OUT
–IN
RF
CF
図 42.
01073-041
+DIN
RG
Output Balance Error =
回路の定義
差動電圧とは、2 つのノード電圧間の差を意味します。たとえば、
出力差動電圧（あるいは出力差動モード電圧）は、次のように定
義されます
VOUT, dm = (V+OUT − V−OUT)
ここで、V+OUT と V−OUT は、+OUT ピンと−OUT ピンの電圧（共通
リファレンスを基準）を意味します。
Rev. F
－ 16/23 －
VOUT , cm
VOUT , dm
AD8138
動作原理
AD8138 は、電圧が逆位相の 2 つの出力がある点で、従来型のオ
ペアンプと異なっています。しかし、オペアンプと同じように、
高いオープンループ・ゲインと負帰還によって、これらの出力を
所定の電圧に変換します。AD8138 は、標準的な電圧帰還オペア
ンプと同じような動作で、シングルエンド／差動変換、同相レベ
ル・シフト、差動信号の増幅を行います。また、オペアンプと同
じように、高い入力インピーダンスと低い出力インピーダンスを
持っています。
これまでの差動ドライバは、ディスクリート設計であれ、集積回
路設計であれ、2 個の独立したアンプと 2 つの独立した帰還ルー
プを用いてそれぞれの出力を制御していました。このような回路
をシングルエンド信号源から駆動すると、出力は一般にあまりバ
ランスがとれていない状態になります。出力をバランスのとれた
ものにするには、アンプと帰還回路について非常に優れたマッチ
ングが求められました。
また従来の差動ドライバでは、DC 同相レベル・シフトも困難で
した。レベル・シフトには、出力同相レベルを制御するために 3
つめのアンプと帰還ループを使用しなければなりません。この 3
つめのアンプは、本質的に不平衡な回路の補正に使用されること
もありました。このような方法では、広い周波数範囲で優れた性
能を実現するのは無理でした。
AD8138 は、2 つのフィードバック・ループを使用して差動出力
電圧と同相出力電圧を別々に制御します。外付け抵抗で設定され
る差動帰還ループは、差動出力電圧のみを制御します。同相帰還
ループは、同相出力電圧のみを制御します。このアーキテクチャ
により、出力同相レベルを出力差動レベルとは別個に任意の値に
容易に設定することができます。内部同相帰還ループは、差動出
力電圧に影響を与えることなく、出力同相電圧を VOCM 入力に印
加された電圧に等しくなるようにします。
AD8138 のアーキテクチャによって、厳密にマッチングした外付
け部品を使用しなくても、広い周波数範囲で優れたバランスの出
力を得ることができます。同相帰還ループが出力同相電圧の信号
成分をゼロにすることによって、真に同じ振幅で 180°の位相差
の、ほぼ完全にバランスのとれた差動出力が得られます。
Rev. F
アプリケーション回路の考察
AD8138 は、高いオープンループ・ゲインと負帰還を用いて、差
動誤差電圧と同相誤差電圧が最小限になるように差動出力電圧
と同相出力電圧を設定します。差動誤差電圧は、2 つの差動入力
（+IN と−IN）間の電圧として定義されます（図 42 を参照）。多く
の場合、この電圧はゼロと見なすことができます。同様に、実際
の出力同相電圧と VOCM に印加される電圧との差もゼロと見なす
ことができます。これら 2 つの前提に基づき、アプリケーション
回路を解析することができます。
クローズドループ・ゲインの設定
コンデンサ CF を無視すると、図 42 の回路の差動モード・ゲイン
は、次式で求めることができます。
VOUT , dm
VOUT , dm
=
RFS
RGS
ここでは、入力抵抗（RGS）と帰還抵抗（RFS）が両側で等しいと
仮定しています。
出力ノイズ電圧の計算
通常のオペアンプの場合と同様に、差動出力誤差（ノイズとオフ
セット電圧）を計算するには、+IN と−IN の入力換算で表される
項に回路ノイズ・ゲインを乗算します。ノイズ・ゲインは次のよ
うに定義されます。
⎛R ⎞
GN = 1 + ⎜⎜ F ⎟⎟
⎝ RG ⎠
図 42 の回路の合計出力換算ノイズを算出するには、抵抗 RF と
RG の影響も考慮する必要があります。表 8 に、さまざまなクロー
ズドループ・ゲインで予測される出力ノイズ電圧密度を示します。
表 8.
Gain
RG
(Ω)
RF
(Ω)
Bandwidth
−3 dB
Output
Noise
AD8138
Only
1
2
5
10
499
499
499
499
499
1.0 k
2.49 k
4.99 k
320 MHz
180 MHz
70 MHz
30 MHz
10 nV/√Hz
15 nV/√Hz
30 nV/√Hz
55 nV/√Hz
－ 17/23 －
Output
Noise
AD8138 +
RG, RF
11.6 nV/√Hz
18.2 nV/√Hz
37.9 nV/√Hz
70.8 nV/√Hz
AD8138
一方の帰還回路の
アプリケーション回路の入力インピーダンスの
計算
RF
RG
図 42 に示すような回路の+DIN と–DIN における実効入力イン
ピーダンスは、駆動側がシングルエンドか差動のいずれの信号源
であるかによって異なります。差動入力信号が平衡している場合、
入力（+DIN と−DIN）間の入力インピーダンス（RIN, dm）は、次式
で求めることができます。
が、他方の回路の
RF
RG
と等しくないゲイン設定で AD8138 を使用する場合、VOCM 回路
の入力換算電圧に起因する差動出力ノイズが生じます。出力ノイ
ズは、次の帰還項によって定義することができます（図 42 を参
照）。
β1 =
RG
RF + RG
RIN, dm =2 × RG
シングルエンド入力信号の場合（たとえば、−DIN を接地し、+DIN
に入力信号を印加する場合）、入力インピーダンスは次式のよう
になります。
RIN , dm
は−OUT から+IN のループの場合、
β2 =
RG
RF + RG
は+OUT から−IN のループの場合です。これらの定義によって、
以下のようになります。
⎡ β − β2 ⎤
VnOUT , dm = 2VnIN ,VOCM ⎢ 1
⎥
⎢⎣ β1 + β2 ⎥⎦
ここで、VnOUT, dm は出力差動ノイズ、 VnIN ,V
OCM
は VOCM の入力換
差動出力電圧の一部が同相信号として入力に現れて、入力抵抗
RG の電圧を部分的に上昇させるため、インバータとして接続し
た従来型オペアンプの場合よりも回路の入力インピーダンスの
実効値が高くなります。
単電源アプリケーションにおける入力同相電圧
範囲
AD8138 は、グラウンド基準の入力信号のレベル・シフトのため
に最適化されています。このため、シングルエンドの入力の場合、
たとえば V−のアンプの負側電源電圧が 0 V に設定されると、図
42 の−DIN の電圧は 0 V になります。
算電圧ノイズです。
帰還回路の不一致による影響
前述のように、外部帰還回路（RF/RG）に不一致が生じても、内
部同相帰還ループによって出力電圧は強制的に平衡状態になり
ます。各出力信号の振幅は等しく、位相は 180°ずれています。
入出力間の差動モード・ゲインは帰還回路の不一致に比例して変
動しますが、出力平衡には影響がありません。
外部抵抗比にマッチング誤差があると、入力端子の同相信号を除
去する能力が低下します。これは、従来型オペアンプを使用した
4 本の抵抗による差動アンプの場合と同じです。
また、入力と出力の同相電圧の DC レベルが異なる場合、マッチ
ング誤差によって小さい差動モード出力オフセット電圧が生じ
ます。G = 1 のときに、入力信号がグラウンド基準で出力同相レ
ベルが 2.5 V に設定されている場合、1%誤差の抵抗を使用すると
25 mV（同相レベルの差の 1%）の出力オフセットが生じる可能
性があります。1%誤差の抵抗を使用した場合、約 40 dB の最悪時
入力 CMRR と 2.5 V レベル・シフトによる 25 mV の最悪時差動モー
ド出力オフセットが生じますが、出力平衡誤差が大幅に低下する
ことはありません。
Rev. F
⎛
⎞
⎜
⎟
R
G
⎟
=⎜
R
⎜1−
⎟
F
⎜
2 × (RG + RF ) ⎟⎠
⎝
出力同相電圧の設定
AD8138 の VOCM ピンは、電源中央値（V+と V−の電圧の平均値）
にほぼ等しい電圧に内部的にバイアスされます。この内部バイア
スを使用すると、出力同相電圧が予想値の約 100 mV 以内に収ま
ります。
出力同相レベルをもっと高い精度で制御したい場合は、外部ソー
スまたは抵抗分圧器（10 kΩ 抵抗で構成）の使用を推奨します。
「仕様」に記載した出力同相オフセットは、VOCM 入力を低イン
ピーダンス電圧源によって駆動することを前提としています。
容量性負荷の駆動
純粋な容量性負荷は、AD8138 のボンディングワイヤとピンのイ
ンダクタンスに影響しあって、パルス応答に高周波数のリンギン
グが発生します。この影響を最小限に抑える 1 つの方法は、各帰
還抵抗の両端に小さいコンデンサを接続することです。アンプを
不安定にしないように、追加する容量は小さいものにしてくださ
い。もう 1 つの方法としては、図 40 に示すように、アンプの出
力と直列に小さな抵抗を接続してください。
－ 18/23 －
AD8138
レイアウト、グラウンディング、バイパス
高速デバイスの AD8138 は、動作環境となるプリント基板配線の
影響を受けます。優れた性能を実現するには、高速動作にあった
プリント基板設計の、細部に注意を払う必要があります。
まず、AD8138 の周囲のボード領域をできる限り広く覆う良質の
一枚のグラウンド・プレーンが必要です。唯一の例外は、2 本の
入力ピン（1 番ピンと 8 番ピン）です。これはグラウンド・プレー
ンから 2～3 mm 離して設置し、グラウンドを内層や入力ピン下
方のボードの反対側から離してください。こうすることで、これ
らのノードの浮遊容量を最小限に抑えて、ゲイン平坦性の周波数
特性を維持することができます。
Rev. F
電源ピンは、できる限りデバイスの近くのグラウンド・プレーン
にバイパスする必要があります。ここでは、良質の高周波セラ
ミック・コンデンサを使用してください。このバイパス処理は、
各電源について 0.01～0.1 µF のコンデンサで行います。低周波の
バイパス処理は、各電源からグラウンドの間に 10 µF のタンタ
ル・コンデンサを用いて行います。
配線の寄生素子を最少にするために、信号経路を短くし、直接
ルーティングしてください。コンプリメンタリ信号が存在する場
合は、バランス性能を最大限高めるために対称的なレイアウトに
してください。差動信号で距離の長い引き回しが必要なときは、
プリント基板上の両パターンを互いに近くに配置したり、ループ
面積が最小になるように差動配線をツイストさせます。こうする
ことでエネルギーの放射を抑え、干渉の影響を受けにくい回路に
します。
－ 19/23 －
AD8138
バランスのとれたトランス・ドライバ
SIGNAL IS COUPLED
ON THIS SIDE VIA CSTRAY
CSTRAY
巻線間の容量（CSTRAY）が一様に分布していると想定できる場合
は、駆動源からの信号は、一次側の駆動される側に最も近い 2
次出力端子に結合します。これに対し、2 次側の反対側の端子に
は信号は結合しません。これは、その最も近い 1 次端子が接地に
より駆動されないためです（図 43 を参照）。この不平衡の大き
さはトランスの寄生容量に依存しますが、多くの場合高い周波数
において問題になります。
VUNBAL
52.3Ω PRIMARY
500Ω
0.005%
SECONDARY V DIFF
CSTRAY
NO SIGNAL IS COUPLED
ON THIS SIDE
図 43.
差動回路のバランスを測定するには、差動出力の両端に同じ値の
抵抗分圧器を接続し、グラウンドを基準にして回路の中心点を測
定します。2 つの差動出力は同じ振幅ですが、位相が 180°ずれて
いると考えられるため、完全にバランスのとれた出力には AC 信
号が存在しないはずです。
トランスのシングルエンド／差動コンバータは
本質的に不均衡
499Ω
49.9Ω
®
図 43 の回路は、Mini-Circuits T1-6T トランスであり、1 次側はシ
ングルエンドで駆動し、2 次側は端子の両端で高精度の分圧器に
接続します。この分圧器は、500 Ω、0.005%の 2 本の高精度抵抗
から構成されます。電圧 VUNBAL は、AC 同相電圧とも等しく、出
力のバランスの程度を表します。
499Ω
+IN
CSTRAY
OUT–
VUNBAL
AD8138
499Ω
49.9Ω
500Ω
0.005%
VDIFF
500Ω
0.005%
OUT+
–IN
CSTRAY
499Ω
図 44.
AD8138 はバランスのとれたトランス・ドライバを構成
0
OUTPUT BALANCE ERROR (dB)
図 45は、信号発生器によってシングルエンドで駆動されている
トランスと、AD8138 を用いて差動で駆動されているトランスを
比較しています。図 45の上の信号パターンはシングルエンド構
成のバランスを示し、下は差動で駆動されたバランス応答を示し
ます。AD8138 を使用すると、100 MHzのバランスが 35 dB向上
します。
500Ω
0.005%
01073-042
しかし、トランスをシングルエンドで駆動すると、固有の寄生容
量のために出力に不平衡が生じます。トランスの一次側（あるい
は駆動側）の一方は DC 電位（通常はグラウンド）で、もう一方
は駆動されます。このため、トランスの差動出力信号に高いバラ
ンスが必要とされるシステムでは問題が生じることがあります。
AD8138 のバランスのとれた出力は、同じ振幅で 180°位相のずれ
た駆動信号をトランスの各 1 次入力に与えます。したがって、2
次側の接続極性にもよりますが、巻線間の容量を介して伝わる信
号は、いずれもトランスの 2 次側信号を等しく押し上げるか、2
次側信号を等しく抑圧します。いずれにせよ、寄生効果は対称で
あり、バランスのとれたトランス出力が得られます（図 45 を参
照）。
01073-043
トランスは、シングルエンド／差動変換（および差動変換／シン
グルエンド）に使用されてきた最も古いデバイスの 1 つです。ト
ランスは、絶縁インターフェース、昇圧または降圧、インピーダ
ンス変換も実行します。このため、一部のアプリケーションでは
トランスが大変愛用されています。
–20
VUNBAL , FOR TRANSFORMER
WITH SINGLE-ENDED DRIVE
–40
–60
–80
–100
0.3
図 45.
Rev. F
－ 20/23 －
1
10
FREQUENCY (MHz)
100
図 43 と図 44 の回路の出力バランス誤差
500
01073-044
VUNBAL , DIFFERENTIAL DRIVE
AD8138
高性能ADCの駆動
図 46 の回路は、40 MSPS、12 ビット ADC の AD9224 を駆動する
AD8138 のフロントエンド接続の簡略図です。AD9224 は差動で
駆動したときに、歪みが最小になり、最適な性能を示します。
AD8138 は、ADC を駆動するトランスを不要にし、シングルエン
ド／差動変換、同相レベル・シフト、駆動信号のバッファリング
を行います。
信号発生器にはグラウンド基準のバイポーラ出力があるため、グ
ラウンドの上下で対称的に駆動できます。AD9224 の CML ピン
に VOCM を接続すると、AD8138 の出力同相電圧は AD9224 の電
源電圧の中心レベルである 2.5 V に設定されます。この電圧は 0.1
µF コンデンサによってデカップリングされます。
SENSE 端子を AVSS に短絡させることによって、AD9224 のフル
スケールのアナログ入力レンジを 4 V p-p に設定します。この値
は、高調波歪みを最小限にするスケーリングです。
AD8138 の正側出力と負側出力は、AD9224 のスイッチド・キャ
パシタ・フロントエンドの影響を抑えるために、1 対の 49.9 Ω 抵
抗を介して AD9224 のそれぞれの差動入力に接続します。最高の
歪み性能を得るために、±5 V の電源で動作します。
AD8138 は 4 V p-p で差動動作を行い、各出力は、180°位相のずれ
た信号を提供しながら 2 V p-p で振幅動作します。2.5 V の同相出
力電圧により、AD8138 の各出力振幅は 1.5～3.5 V になります。
AD8138 は、ユニティ・ゲインの構成でシングルエンド入力を差
動出力に変換します。50 Ω ソースと、非反転入力を駆動する 50 Ω
終端抵抗の並列インピーダンスのバランスをとるため、−IN への
入力に 23 Ω を追加し、合計 523 Ω になります。
図 46 の回路をテストするために、DIN+にグラウンド基準の 4 V
p-p、5 MHz 信号を使用しました。この結合デバイス回路を 20
MSPS のサンプリング・レートで動作させたとき、スプリアス・
フリー・ダイナミック・レンジ（SFDR）の測定値は−85 dBc で
した。
+5V
+5V
0.1pF
499Ω
3
499Ω
50Ω
SOURCE
8
2
49.9Ω
523Ω
+
5
49.9Ω
15 26
28
AVDD
DRVDD
VOCM
AD8138
1
4
DIGITAL
OUTPUTS
AD9224
49.9Ω
6
0.1pF
24 VINB
0.1pF
23 VINA
AVSS
16 25
SENSE CML
17
22
DRVSS
27
01073-045
499Ω
–5V
図 46.
Rev. F
AD9224（40 MSPS の 12 ビット ADC）を駆動する AD8138
－ 21/23 －
AD8138
3 V動作
さまざまな周波数の−0.5 dBFS 信号で、この回路をテストしまし
た。図 48 に、1 V と 2 V の差動駆動レベルの信号振幅における全
高調波歪み（THD）の周波数特性を示します。
–40
–45
AD8138 は、ユニティ・ゲインの構成でシングルエンド入力を差
動出力に変換します。50 Ω ソースと、非反転入力を駆動する 50 Ω
終端抵抗のインピーダンスのバランスをとるため、−IN への入力
に 23 Ω を追加します。
–50
THD (dBc)
–55
信号発生器にはグラウンド基準のバイポーラ出力があるため、グ
ラウンドの上下で対称的に駆動できます。AD8138 の負電源はグ
ラウンドですが、それでもこのような入力信号でレベル・シフタ
として機能します。
–65
AD8138–1V
–70
出力同相電圧は、VOCM をバイアスする分圧器によって電源中央
値まで引き上げられます。このように、AD8138 は入力信号を反
転することなく、バイポーラ信号の DC 結合とレベル・シフトを
行います。
AD8138 と AD9203 の間のローパス・フィルタは、S/N 比（SNR）
を改善するフィルタ処理を行います。極周波数を下げればノイズ
を低減できますが、回路の帯域幅も低下します。
3V
3V
0.1µF
499Ω
0.1µF
10kΩ
499Ω
49.9Ω
3
8
2
+
5
AD8138
523Ω
4
1
0.1µF
6
49.9Ω
20pF
49.9Ω
20pF
0.1µF
28
25
AINP
26
–75
–80
0
図 48.
AVSS
DRVSS
27
1
20
25
−0.5 dBFS の AD8138 を使用した場合の AD9203 の THD
63
DIGITAL
OUTPUTS
61
59
01073-046
10kΩ
SINAD (dBc)
499Ω
図 47.
10
15
FREQUENCY (MHz)
65
DRVDD
AD9203
5
図 49に、上と同じ条件での信号／ノイズ＆歪み（SINAD）を示
します。信号振幅が小さい場合は、AD8138 は優れた性能を発揮
しますが、電源レールに近づくまで振幅が大きくなると、性能が
低下します。
2
AVDD
AINN
AD8138–2V
–60
01073-047
図 47 の回路は、3 V 単電源での動作が仕様規定された 40 MSPS、
10 ビット ADC の AD9203 を駆動する AD8138 のフロントエンド
接続の概略図です。AD9203 は、差動で駆動され、3 V 電源電圧
内で得られる信号振幅を最大限活用する場合に最適な性能を発
揮します。AD8138 の出力を、適切なローパス・フィルタを介し
て AD9203 の差動入力に接続します。
AD9203（40 MSPS の 10 ビット ADC）を駆動
する AD8138
57
AD8138–1V
55
AD8138–2V
53
51
49
45
0
図 49.
Rev. F
－ 22/23 －
5
10
15
FREQUENCY (MHz)
20
25
01073-048
47
−0.5 dBFS の AD8138 を使用した場合の AD9203 の SINAD
AD8138
外形寸法
5.00 (0.1968)
4.80 (0.1890)
8
4.00 (0.1574)
3.80 (0.1497) 1
8
3.20
3.00
2.80
5
6.20 (0.2440)
4 5.80 (0.2284)
1
5
5.15
4.90
4.65
4
PIN 1
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
COPLANARITY
SEATING 0.31 (0.0122)
0.10
PLANE
0.50 (0.0196)
× 45°
0.25 (0.0099)
0.65 BSC
0.95
0.85
0.75
8°
0.25 (0.0098) 0° 1.27 (0.0500)
0.40 (0.0157)
0.17 (0.0067)
0.15
0.00
0.38
0.22
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MS-012-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 50.
1.10 MAX
0.23
0.08
8°
0°
0.80
0.60
0.40
SEATING
PLANE
COMPLIANT TO JEDEC STANDARDS MO-187-AA
8 ピン標準スモール・アウトライン・パッケージ［SOIC］
（R-8）
寸法単位：mm（インチ）
図 51. 8 ピン・ミニ・スモール・アウトライン・パッケージ［MSOP］
（RM-8）
寸法単位：mm
オーダー・ガイド
Model
Temperature Range
Package Description
Package Option
Branding
AD8138AR
AD8138AR-REEL
AD8138AR-REEL7
AD8138ARZ 1
AD8138ARZ-RL1
AD8138ARZ-R71
AD8138ARM
AD8138ARM-REEL
AD8138ARM-REEL7
AD8138ARMZ1
AD8138ARMZ-REEL1
AD8138ARMZ-REEL71
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
8-Lead SOIC
8-Lead SOIC, 13" Tape and Reel
8-Lead SOIC, 7" Tape and Reel
8-Lead SOIC
8-Lead SOIC, 13" Tape and Reel
8-Lead SOIC, 7" Tape and Reel
8-Lead MSOP
8-Lead MSOP, 13" Tape and Reel
8-Lead MSOP, 7" Tape and Reel
8-Lead MSOP
8-Lead MSOP, 13" Tape and Reel
8-Lead MSOP, 7" Tape and Reel
R-8
R-8
R-8
R-8
R-8
R-8
RM-8
RM-8
RM-8
RM-8
RM-8
RM-8
HBA
HBA
HBA
HBA#
HBA#
HBA#
1
Z = 鉛フリー製品。#は鉛フリー製品の表示が上面または底面に記されているものです。
Rev. F
－ 23/23 －
C01073-0-1/06(F)-J
3.20
3.00
2.80

Download Report