計算機アーキテクチャ１ （計算機構成論（再）） 第一回 計算機の歴史、基本構成、動作原理 担当：三浦康之 計算機の歴史０ 計算機の歴史１ 1. 第一世代 真空管の世代 ENIAC ペンシルバニア大 → プログラムは配線で EDSAC EDVAC → プログラム内蔵方式 → 機械語→高水準言語へと発展 2. 第二世代 半導体の登場 IBM 7090 7094 バッチ処理、OSの登場 計算機の歴史２ 3. 第三世代 集積回路の世代 IBM システム／３６０ → 汎用機 パイプライン、ミニコンピュータ、マルチプロセシング、仮想記憶 LINUXの登場 4. 第四世代 VLSIの時代 マイクロプロセッサ i4004 → i8008、i8086へと進化 → 現在のPentiumの源流 モトローラ 68000 ＲＩＳＣ対CISC ワークステーションの登場 並列処理マシン ＣＭ－１ PC/WSクラスタ コンピュータの基本構成 中央演算装置（CPU） 命令・データ の流れ 制御の流れ 制御装置 演算装置 入出力装置 主記憶装置 ○ 中央演算装置（CPU） コンピュータの中枢部分。 プログラムを実行し、各装置の制御や、 データの計算を行なう。 ○ 主記憶装置 プログラムやデータを格納する ○ 入出力装置 プログラムやデータの入出力を行う 中央処理装置（CPU）の構成 中央処理装置(CPU) 制御装置 主記憶装置 演算装置 データバス レジスタ ＋ オペレーション コード 命令 レジスタ オペランド プログラム カウンタ ALU 命令 デコーダ プログラム … アドレスバス ○ 制御装置 命令に従って各装置を制御する。 ○ 演算装置 演算を実行する。 データ ○ データバス 主記憶装置とCPU間のデータをやりとりする ○ アドレスバス 主記憶装置を読み書きするアドレスを送る 中央処理装置（CPU）の構成 中央処理装置(CPU) 制御装置 主記憶装置 演算装置 データバス レジスタ オペレーション コード 命令 レジスタ ＋ オペランド プログラム カウンタ ALU 命令 デコーダ … アドレスバス 制御装置各部の役割 – 命令レジスタ 読み出された命令を一時格納する – 命令デコーダ 命令を解読し、制御信号やアドレスを発生する – プログラムカウンタ 命令が格納されているアドレスを示す 中央処理装置（CPU）の構成 中央処理装置(CPU) 制御装置 主記憶装置 演算装置 データバス レジスタ ＋ オペレーション コード 命令 レジスタ オペランド プログラム カウンタ ALU 命令 デコーダ … アドレスバス 演算装置各部の役割 – 算術論理演算装置（ALU） 四則演算・論理演算・比較演算などを行う – レジスタ 演算などに必要なデータを一時格納する 命令の実行 プログラム例 • 命令 メモリ 格納番地 命令長 １ ０～２ ３ LD REG, (100) メモリの100番地のデータをレ ジスタREGに転送せよ ２ ３ １ INC REG ３ ４～６ ３ LD (101), REG REGのデータをメモリの101番 地に転送せよ • データ １ 命令 処理内容 REGのデータを+1せよ 処理前 処理後 メモリ 格納番地 データ 100 50 メモリ格納番地 データ 1 100 50 2 101 51 命令の実行 命令１の読み込み 中央処理装置(CPU) 制御装置 主記憶装置 演算装置 ② レジスタ ＋ オペレーション コード 命令 レジスタ LD 2 LD REG (100) 3 INC 4 LD (101) REG 1 オペランド REG, プログラム (100) カウンタ ０→３ 命令 デコーダ 0 ALU 5 … 6 ① … 100 101 50 命令１の解読・実行 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 レジスタ ＋ オペレーション コード 命令 レジスタ LD ５０ オペランド REG, プログラム (100) カウンタ ３ 命令 デコーダ ALU ④ 0 2 LD REG (100) 3 INC 4 LD (101) REG 1 5 … 6 ③ … 100 101 50 命令2の読み込み 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 ② レジスタ ＋ オペレーション コード 命令 レジスタ INC ５０ オペランド プログラム REG カウンタ ３→４ 命令 デコーダ ALU 0 2 LD REG (100) 3 INC 4 LD (101) REG 1 5 … 6 ① … 100 101 50 命令2の解読・実行 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 レジスタ ＋ オペレーション コード 命令 レジスタ INC オペランド プログラム REG カウンタ ４ 命令 デコーダ 0 ５１ ③ 3 INC 4 LD (101) REG 1 ④ ALU 2 LD REG (100) 5 … 6 … 100 101 50 命令3の読み込み 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 ② レジスタ ＋ オペレーション コード 命令 レジスタ LD ５１ オペランド (101), プログラム REG カウンタ ４→７ 命令 デコーダ ALU 0 2 LD REG (100) 3 INC 4 LD (101) REG 1 5 … 6 ① … 100 101 50 命令3の解読・実行 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 レジスタ ＋ オペレーション コード 命令 レジスタ LD ５１ オペランド (101), プログラム REG カウンタ ALU 7 命令 デコーダ ④ 0 2 LD REG (100) 3 INC 4 LD (101) REG 1 5 … 6 ③ … 100 50 101 51
© Copyright 2024 ExpyDoc
