第2回 PSIプロジェクト 研究者全体会議 サブテーマ1-1開発状況および来年度計画 富士通株式会社 尾中寛 2006年2月3日 All Rights Reserved. Copyright ©富士通株式会社2006 1 1. 光パケットスイッチ技術開発項目、線表 H17年度 1/4期 2/4期 H18年度 3/4期 インタコネクト 制御部 リーフ スイッチ部 構成検討 課題抽出 光モジュール 実装技術 制御・駆動技術 上期 回路設計 FPGA論理 下期 スイッチ仕様検討 デバイス検討 1次試作 デバイス 原理試作・評価 実装法検討 課題抽出 高速回路検討 課題抽出 上期 1次試作 下期 2次試作 結合試験 動作検証 及び 課題抽出 光送受信 モジュール 1次試作 設計 光送受信部 光スイッチ デバイス 4/4期 H19年度 2次試作 2次試作 1次試作 /評価 インタコネクト システム実証 （8x8規模） 2次試作 スイッチ 動作 モジュール 検証 2次試作 1次試作 8x8 SW 実証 サブシステム 試作 光スイッチファブリック部 開発案件 All Rights Reserved. Copyright ©富士通株式会社2006 2 光スイッチの試作諸元 項目 試作(2007年度) 最終目標特性 ポート数 8ポート 64ポート 帯域(バンド幅) 10Gbps 16波長＊ 40Gbpsｘ16波長 スイッチ切替時間 35ns 10ns以下 遅延時間 1マイクロ秒**+ 左記と以下2項目に パケット待ち時間*** より依存 (100mファイバ) フレーム長 1マイクロ秒 TBD（~60ns) インターフェース 10GbE LAN PHY TBD ＊トランシーバは1波長分のみ実装、光スイッチは16波長切替可能な構成切替可能スイッチ ＊＊ 制御チャンネル伝搬時間 ＊＊＊デモ時でのトラフィックパターンに依存 All Rights Reserved. Copyright ©富士通株式会社2006 3 光パケットスイッチ全体構成 計算機ラックｎ 計算機ラック2 計算ノード 計算ノード 計算ノード 計算ノード 計算機ラック１ 計算ノード 計算ノード 計算ノード 計算ノード 計算ノード 計算ノード 計算ノード 計算ノード 現段階では、LEAFスイッチ兼 計算ノード 計算ノード 計算ノード 計算ノード 光スイッチ面選択スイッチの構成検討は光 LEAF SW兼 パケット変換部に注力しており未着手であ 光スイッチ選択SW LEAF SW兼 り、今後検討、試作をするにあたっては、予 光スイッチ選択SW LEAF SW兼 算、工数などのリソースの増強が必要とな 光スイッチ選択SW LEAF SW兼 ります。 ラック間選択SW 光パケット 光パケット 光パケット 光パケット 変換部#1 変換部#2 変換部#3 変換部#4 光パケット 光パケット 光パケット 光パケット 変換部#1 変換部#2 変換部#3 変換部#4 光パケット 光パケット 光パケット 光パケット 変換部#1 変換部#2 変換部#3 変換部#4 光パケット 光パケット 光パケット 光パケット 変換部#1 変換部#2 変換部#3 変換部#4 光スイッチ#1 光スイッチ#2 アービタ#1 アービタ#2 ・各光スイッチに対して アービタが実装され、経路決定を行う。 ・光スイッチ面選択SWは光パケット変換部での バッファの貯まり具合（フロー制御の閾値設定) 光スイッチ#n や初期ポート設定（パーティショニング)にて 使用する光スイッチ面を選択 アービタ#n 1次試作では赤枠内の 機能実証を行う。 All Rights Reserved. Copyright ©富士通株式会社2006 4 光パケットスイッチのシステム構成(2007年度末) GbEをもちいて アービタ、リーフ間の 制御線を接続 10GbE #１ 計算ノード (イーサテスタ) #２ #8 アービタ 制御チャンネルと主信号を WDMにより1芯ファイバで伝送 光ﾊﾟｹｯﾄ変換部 計算ノード 光ﾊﾟｹｯﾄ変換部 計算ノード 光ﾊﾟｹｯﾄ変換部 文科省PJで開発 光スイッチ 総務省(NICT) PJで開発 ・ パケット切替の評価は10GbEイーサネットテスタにて実施 ・評価項目 フレーム損失、ペイロード中のBERなど。 ・ 19インチラックにマウント可能な筐体への実装 All Rights Reserved. Copyright ©富士通株式会社2006 5 光パケット変換部 内部構成 主信号 制御信号 データ待避用メモリ VOQの使用状況によって 送信元へフロー制御 (バックプレッシャーを発行) 計算 ノードより MACアドレス 解析 計算 ノードへ VOQ (宛先毎のバッファ) VOQへのデータ格納状況から アービタへ接続要求を送信 Arbiter IF 制御ｃｈ用 光ﾓｼﾞｭｰﾙ 光フレーム 同期部 光SW用バースト 送受信ﾓｼﾞｭｰﾙ VOQ管理 スーパーフレーム 生成 １０GbE IF 波長1.3mm 波長1.55mm FIFOバッファ アービタ供給クロックで駆動 光フレーム信号レベルでの同期確立 波長 合分波 フィルタ 自ノードから送信する光信号を ループバック処理して光スイッチの 切替タイミングとの同期を確立する。 1次試作では１０GbE周辺IF回路は実装するが、 2次試作以降で機能実装。 切替先のラック（SWポート）はEther MACにマッピングされている。 1次試作では別途FPGA内に擬似信号生成部を実装し、Ether MACアドレスを元に切替先の光スイッチポート(ラック)を選択。 初期評価の際にフレーム転送の可否を判定する。 All Rights Reserved. Copyright ©富士通株式会社2006 6 Arbiter内部構成 2段ラウンドロビンによりHead of Lineブロッキングによる処理遅延を回避 接続要求処理バッファ (切替先ノード別に格納) 8ポートの場合 3bitの接続要求を送受信 光パケット変換部 #8 光パケット変換部 #1 GbE IF ＃８ GbE IF GbE IF ＃１ ＃１ ＃２ ＃１ ＃３ ＃２ ＃４ ＃３ ＃５ ＃４ ＃６ ＃５ ＃７ ＃６ ＃８ ＃７ ＃１ ＃２ ＃３ ＃４ ＃５ ＃６ ＃７ ＃８ 切替先の選択 Round Robin Round Round Robin Robin ＃８ 接続要求処理バッファ (送信元ノード別に格納) 接続元の選択 ＃８ ＃７ ＃８ ＃６ ＃７ ＃５ ＃６ ＃４ ＃５ ＃３ ＃４ ＃２ ＃３ ＃１ ＃８ ＃２ ＃７ ＃１ ＃６ ＃５ ＃４ ＃３ ＃２ ＃１ 接続調停結果 ROUND ROBIN ROUND ROBIN ROUND ROBIN 光スイッチ 制御 IFへ 調停結果を各LEAFノードへ送り返す。 1段目で切替接続先選択のラウンドロビン ある特定ポートの接続要求が競合によって処理されなくても、 他の切替ポートへの接続要求処理が可能 2段目で送信元ノード選択のラウンドロビン 許可されたノードに送信可を返答 64ポートアービトレーションに必要な時間 40ns (200MHz 64bit FPGA) All Rights Reserved. Copyright ©富士通株式会社2006 7 主要諸元の1次試作時の設計指針 • フレーム長1マイクロ秒 10GbEの１フレームをそのまま収容可能な フレーム構成を初期構成として実装。 (光スイッチの切替特性に重き) 短パケット長へ移行も可能。（FPGA改版で対応) • ガードタイム45ns 光スイッチ駆動回路の特性 （立ち上がり･下がり時の光SWデバイス過渡応答、 位相調整トレランスを余裕を見て設定) 短ガードタイムへ移行も検討。（FPGA改版で対応可能) All Rights Reserved. Copyright ©富士通株式会社2006 8 半導体光増幅器(SOA)を用いる分配選択型スイッチ構成 合波カプラにより パケットを合流 光カプラにより 各SOAへパケット分配 SOA SOA SOA #1→#n #1→#n #1→#2 #1→#2 #1→#n #1→#2 #1→#n #1→#2 入力ポートが#1、出力先が#nの 波長多重光パケット信号 ポート#1 #2→#1 #2→#1 #3→#1 #3→#1 #2→#1 #3→#1 #2→#1 #n→#1 ポート#1 SOA SOA #2→#1 #2→#n #2→#1 #2→#1 #2→#n #2→#n #2→#1 #2→#n ポート#2 SOA SOA ポート#2 #3→#2 #3→#2 #1→#2 #1→#2 #3→#2 #1→#2 #n→#2 #1→#2 SOA #3→#2 #3→#1 #3→#2 #3→#1 #3→#2 #3→#1 #n→#2 #n→#1 SOA ポート#n SOA SOA ポート#n #1→#n #2→#n #1→#n #1→#n #2→#n #2→#n #1→#n #2→#n SOA ポート毎のSOAゲートにより 光パケットを選択 各光パケット信号を光カプラで分配後、SOAスイッチON/OFFによる 高速選択で所望光パケットの方路切替を実現 All Rights Reserved. Copyright ©富士通株式会社2006 9 光スイッチ用半導体光増幅器(SOA)の開発 2005年度開発成果： 開発したSOAの構造図 ①偏波無依存型SOAで世界最大の モジュール飽和光出力を達成 ②高消光比(>65 dB)を実現 歪ﾊﾞﾘｱMQW 活性層 15 1550 nm s TM P = +20.1 dBm ～1 mm 10 ISOA = 600mA 5 TM TE 0 0 s TE P 5 10 15 偏波無依存型SOAのﾓｼﾞｭｰﾙ飽和光出力 = +20.0 dBm 20 25 Module output power (dBm) 20 10 Fiber to fiber gain (dB) 利得電流特性 0 -10 -20 66.1 dB (TE) 68.1 dB (TM) -30 -40 TE TM -50 -60 0.1 1 10 ISOA (mA) ﾓｼﾞｭｰﾙ飽和光出力 [dBm] Module gain (dB) 利得飽和特性 矩形バルク 富士通 歪量子井戸 歪バリア 歪バルク 富士通 Corning +20 +15 Lucent JDSU +10 Alcatel Alcatel NTT BT 日立 AT&T +5 1990 1995 年 2000 2005 100 All Rights Reserved. Copyright ©富士通株式会社2006 10 バーストモード光送受信モジュール 光バースト信号が入射してくる際のクロック、データ再生 フォト ディテクタ 各光バースト信号毎で光受信機に 入射する信号の位相が異なる D-Flip Flop クロック 再生部 各光バースト信号にあわせて 瞬時に応答する(プリアンブルフリー) クロック再生部が転送効率の向上には必要 現在のバーストモード光受信機(実用段階) FTTHなどの光アクセス用途 (～2.5Gbpsが限界) 次世代UHPCへ適応可能となる高速光バーストモード受信機を開発（～４０G) 横河電機との光パケットスイッチ全般について研究連携の方向 12月26日@横河電機にてキックオフミーティング 1次試作仕様を最終調整中 All Rights Reserved. Copyright ©富士通株式会社2006 11 光パケットスイッチ技術開発項目進捗表 2006/01 H17年度 1/4期 2/4期 3/4期 インタコネクト 制御部 リーフ スイッチ部 構成検討 課題抽出 光モジュール 実装技術 制御・駆動技術 光スイッチファブリック部 開発案件 4/4期 上期 回路設計 FPGA論理 スイッチ仕様検討 デバイス検討 実装法検討 課題抽出 高速回路検討 課題抽出 上期 1次試作 1次試作 デバイス 原理試作・評価 H19年度 下期 下期 2次試作 結合試験 動作検証 及び 課題抽出 光送受信 モジュール 1次試作 設計 光送受信部 光スイッチ デバイス H18年度 2次試作 2次試作 1次試作 /評価 インタコネクト システム実証 （8x8規模） 2次試作 スイッチ 動作 モジュール 検証 2次試作 1次試作 8x8 SW 実証 サブシステム 試作 すべての項目において、概ね予定通り進捗 All Rights Reserved. Copyright ©富士通株式会社2006 12 来年度の計画 サブテーマ1-① 平成18年度業務計画 ・ 光パケットスイッチ変換部、アービタ部の一次試作および 動作検証 ・ 上記一次試作結果をふまえた10ポート規模を実現する 各機能部の改版設計 ・ 64ポートへ多ポート化する際の課題抽出(遅延時間見積 もり、ポート拡張性など) サブテーマ1-② 平成18年度業務計画 ・ 前年度に実施した小型光モジュールの１次試作結果をふまえた改版 設計と２次試作 ・ 高密度実装と実用化に向けたコネクタおよび筐体機構の検討 All Rights Reserved. Copyright ©富士通株式会社2006 13 他社動向 IBM-Corning 光パケットスイッチ ・64ポート 光クロスバSW、1ポートあたり４０Gbps ・波長多重伝送と、光合分波器を用いた、空間、波長選択型構成 各ノードで異なる波長の信号を送信 空間（ファイバ）スイッチ 波長選択スイッチ All Rights Reserved. Copyright ©富士通株式会社2006 スイッチ制御部（試作） 光スイッチ（試作） Ref, SC2005 pap110 14 装置構成比較 PSIプロジェクト IBM-Corning 最大SWポート数 100ポート以上 ~64ポート ビットレート 80GB/s(640Gbps) 5GB/s(40Gbps) スイッチ構成 分配選択型 空間、波長選択型 キーコンポーネント 半導体光増幅器 半導体光増幅器 （波長多重切替、集積化を指向） （集積化を指向?） 特長 波長多重一括切替に よる広帯域スイッチング SOA, 光合分波器併用に よる光部品数の削減 短所 SWポートの拡張に対する SOAデバイス数の増大 WDM広帯域化に制限 （電子処理での高速化） ・光技術の利点を波長多重技術による一括スイッチングとして捉え、 IBM-コーニング構成と差別化 他にもMEMSSWによる光スイッチと、電気スイッチとのハイブリッド化など、 電気光ハイブリッドインタコネクト関連3件発表あり。（SC１１０、２９７、３７３） All Rights Reserved. Copyright ©富士通株式会社2006 15 予算案 費目 設備費 小項目 1-2 金額 装置試作 \0 \0 \10,000,000 \0 研究職員 \3,000,000 \2,400,000 賃金職員 \0 \0 人件費付帯経費 \0 \0 \3,000,000 \3,000,000 消耗品 電子計算機諸費 旅費 試作装置 内容 \9,500,000 小計 運営費 内容 設備備品 小計 人件費 1-1 金額 \0 \14,500,000 バースト光送受信モジュール 開発材料費、ボード試作費 \28,000,000 アービタボード、光パケット変換部ボー ド 回路実装費 \0 SC(11), ECOC(10), \0 \700,000 \15,500,000 雑役務費 \0 \0 光熱水料 \0 \0 その他 \0 \0 消費税相当額 \185,000 人件費x消費税分 \120,000 小計 \42,385,000 \16,120,000 経費合計 \55,885,000 \18,020,000 All Rights Reserved. Copyright ©富士通株式会社2006 光電変換集積モジュール, 高速回路, 高密度実装コネクタ機構部材 人件費x消費税分 16 スイッチサブシステム試作構成 1次試作 構成（２ｘ２SW) アービタボード （８ｘ８構成を実装) 光スイッチ制御ボード 光パケット 光バースト 変換ボード モジュール 光スイッチ モジュール 光スイッチ 駆動回路 光パケット 光バースト 変換ボード モジュール 光パケットスイッチ(2x2規模) PSI PJでの開発 NICT PJでの開発 2x2規模のスイッチ構成で光パケット信号の切替動作確認実験および、課題抽出、2次試作改版検討 (上記構成を2システム製作予定) All Rights Reserved. Copyright ©富士通株式会社2006 17 光パケットスイッチ技術開発項目来年度計画 H18年度 H1７年度 上期 下期 1/4期 インタコネクト 制御部 ボード設計 2/4期 光送受信部 光スイッチ デバイス 光モジュール 実装技術 制御・駆動技術 構成検討 課題抽出 ボード設計 光送受信 モジュール 設計 スイッチ 仕様検討 デバイス検討 4/4期 1次試作 回路設計 FPGA論理 光パケット変換部 3/4期 H19年度 1次試作 実装法検討 課題抽出 結合試験 動作検証 及び 課題抽出 2次試作 改版検討 2次試作 2次試作 高機能化 試作/評価 モジュール 1次試作 下期 2次試作 バースト信号 モジュール 受信基礎実験 1次試作 デバイス 原理試作 ・評価 上期 インタコネクト システム実証 （8x8規模） 2次試作 スイッチ 動作 検証 課題抽出 改版検討 高速回路検討 課題抽出 2次試作 8x8 SW 実証 2次試作 光スイッチファブリック部 開発案件 All Rights Reserved. Copyright ©富士通株式会社2006 18 今後の共同検討依頼 １．光スイッチ固有の特性をふまえたアプリなどの実行処理能力解析 共同検討:サブテーマ3グループ ２．ラック間選択＋LEAF SWなど、アクセルベースのスイッチハード、 ノード制御、トラフィックの分散化など、電気と光をハイブリッド化した 際の、装置アーキテクチャの検討。 共同検討:サブテーマ2グループ ３．装置間インターフェースの規定 次世代イーサ(100GbE)など、実際にペタスケールインタコネクトの 時代に 想定されるインターフェースについての議論と光技術との 整合性の検討。 ４．コスト見積もり(アーキの検討と並行に) 共同検討:各サブテーマ、（社内）光デバイス、モジュール関連部門 All Rights Reserved. Copyright ©富士通株式会社2006 19 All Rights Reserved. Copyright ©富士通株式会社2006 20
© Copyright 2024 ExpyDoc
