a a x b x b (a) x=a’b+ab’ a x b (b) x=a+a’b a x b (c) x=a+b 図１ 1 ハードウェア記述言語（HDL)による仕様の記述 論理式への変換（HDLのコンパイル） 論理式簡単化 テクノロジ マッピング 配置・配線へ 図２ 2 (a) 簡単化対象回路 (c) ルールによる回路変換例 (b) 回路変換のルールの例 図３ 3 c’d’ c’d cd c’d cd cd’ a’b’ a’b’ 1 a’b 1 ab ab’ c’d’ cd’ 1 1 1 1 1 ab ab’c’ + ac’d + bcd + a’bc c’d cd cd’ 1 1 a’b’ a’b ab’ c’d’ 1 1 1 1 1 a’b ab ab’ 1 1 1 1 ab’c’ + abd + a’bc ab’c’ + abc’d + abcd + a’bc (a) (b) (c) 図４ 4 a b a+b+c t1 t1t2 c y d t2 e f g d’+ef+gh t1=a+b+c t2=d’+ef+gh y=t1t2 h 図５ 5
© Copyright 2024 ExpyDoc
