Document

第９回フリップフロップ（１）
0,1を記憶可能な不思議な回路
記憶のしくみとSRフリップフロップ
フリップフロップの機能・仕組みを説明でき
る
RSフリップフロップの動作を説明できる
タイミング図を理解し、描けるようにする
瀬戸
1
入場者数カウントシステムにおけるフリップフロップ
ディジタル回路
光
センサ
パルス
２進数
パルス数 010
入場者数
加算
記憶回路
回路
２進数
010
001
７セグ
表示回路
７セグ
（表示装置）
2
CPUの中のフリップフロップ
CPUの内部
計算の結果や、
実行の状態を
覚えるのに必要
3
ディジタル回路の分類 (組合せ回路と順序回路）
組合せ回路
例：加算回路、etc...
順序回路 (組合せ回路＋記憶素子（フリップフロップ））
一般に、ディジタル回路といえば，順序回路
フリップフロップの理解が鍵！（本日学習）
0
1
入力が変化すると，
出力もすぐ変化
（値の記憶ができない）
（数えられない）
1
組合せ
回路
1
0
...
1
0
1
...
...
...
0
組合せ
回路
1
0
フリップ
1
フロップ
27まで数えたことを覚えておく
ボタンが押されたことを覚えておく
4
準備：タイムチャート（タイミング図）
ディジタル回路中の電圧の時間変化（波形）を表
現
x
f
y
電圧
入力x
入力y
出力f
3V
１
0V
3V
0
１
0V
0
3V
１
0V
0
時間
ゲートの遅延時間は一瞬のため，
0として描かれることも多い 5
フリップフロップ ( FF )とは？
1ビットのデータを保持可能な回路
ディジタル回路なので、入出力は当然 L または H
入力
記憶させる信号 D
記憶のタイミングを
指示するクロック信号 CLK
入力D
CLK
保持
出力Q
保持
タイムチャート
フリップ
フロップ
(FF)
出力
記憶されている信号 Q
CLKが０から１に
変化する瞬間
（立上りの瞬間）の、
Dを保持する
保持
（CLK=シャッターボタン）
6
１ビットの情報を保持する仕組み
キャパシタCと，スイッチSW（MOSトランジスタ）を使う
保持させるとき，SWを一時的に
H
(ON)にする
SW
x
y
f
C
出力fがHのとき，キャパシタが充電され， H を保持
出力fがLのとき，キャパシタが放電され， L を保持
キャパシタはできるだけ小さくするのが普通
面積（コスト）大，消費エネルギー大 (0.5CV2)
すぐに電荷Qが漏れてしまう
7
記憶に使用する電荷の漏れを少なくする工
夫
２つの NOT ゲートをループ状に接続
キャパシタCには，NOTゲートのゲート容量を利用
２個のNOTゲートを通した信号を戻し，電荷を補充
２つの安定な状態 ⇒ 0, 1の記憶
電源投入後，0, 1どっちになるかは不定
スイッチ１
0
1
1
0
D
0 状態0
1 状態1
Q
ゲート容量
ループ
スイッチ２
8
NOTゲートの入力のゲート容量
D=0のとき ⇒ ゲート容量は空になる
D=1のとき ⇒ ゲート容量は満タンになる
スイッチ１
D
Q
ゲート容量
スイッチ２
9
スイッチ１による状態0, 1の設定
スイッチ１が ON 、スイッチ２が OFF のとき
入力Dが、そのまま出力Qに出る
つまり、 Q = D
スイッチ１
D
Q
スイッチ２
10
ゲート容量による状態の一時的保持
スイッチ１が OFF 、スイッチ２が OFF のとき
左のNOTゲートのゲート容量により、値を保
持
ただし，漏れが起こる
スイッチ１
D
Q
スイッチ２
11
電荷の漏れを補う仕組み
スイッチ２を ON にし，フィードバックループを形
成
漏れ電荷を，右のNOTゲートの出力から補
う
0
1
0
スイッチ１
ゲート容量 1の電圧を強める
(0なら0,
1なら1)
0
1
D
Q
ゲート容量
スイッチ２
フィードバック
ループ
（出力を
入力へ戻す）
12
SRフリップフロップ (SR-FF)
RSフリップフロップとも呼ぶ
最も基本的なフリップフロップ
あまり使われない
他のFFの構成部品として，重要
S
NORゲート
によるSR-FF
R
Q
２入力： S( Set, セット ), R( Reset, リセット )
セット：出力Qを１にする
リセット：出力Qを０にする
13
NORゲート – SR-FFの構成要素
NORゲートの基本的性質
f  x y
x
y
出力は常に y
(NOTゲートと等価）
x=0 のとき 0
y
f
1
x=1 のとき y
y
0
入力yの値によらず、
出力は常に 0
14
S=1, R=0のときの，SRフリップフロップ
NORゲートの基本的性質
x=0
x
y
f
1
x=1
S=1
1
0
y
R=0
0
任意
1
y
0
安定状態
(出力Q = 1 )
Qがセットされた
15
S=0, R=1のときの，SRフリップフロップ
NORゲートの基本的性質
x=0
x
y
f
1
x=1
S=0
0
0
y
R=1
1
任意
0
y
0
安定状態
(出力Q = 0 )
Qがリセットされた
16
S=0, R=0のときの，SRフリップフロップ
NORゲートの基本的性質
x=0
x
y
f
S=0
R=0
0
1
1
0
0
y
y
NOTゲートと同じ
0
1
２つの
安定状態
( 0または１ )
直前の状態Q
を保持
17
S=1, R=1のときの，SRフリップフロップ
NORゲートの基本的性質
x=1
x
y
S=1
0
f
R=1
0
1
任意
0
0
安定状態
(出力Q = 0 )
しかし S=1, R=1 は
通常入力しない
18
SR-FFで S=1, R=1を通常入力しない理由
0と1を記憶する目的では、S=1, R=1にする必要はない
S=1, R=0 ⇒ Q= 1 を記憶できる
S=0, R=1 ⇒ Q= 0 を記憶できる
S=1, R=1で、Qは0となるが、それを保持しようとする際
( S=0, R=0 とする) に、Qが不定値になる
１か 0 かどちらになるかは，予め不定な値のこと
S,Rを厳密に同時
に0にすることは
不可能なため
S
S
R
R
Q
Q
以上の理由により、S=1, R=1にする意味が無い
19
SR-FF の回路図
S
R
Q
Q
・ NORゲートを縦に
並べる配置に変更
・ Qも出力させる
R
S
Q
Q
S Q
省略形
（ブロック図）
R Q
20
SR-FFの機能をまとめた表
S
0
0
1
1
R
0
1
0
1
Q
Q
直前の状態
0
1
1
0
0
0
リセット
セット
禁止状態
21
SRフリップフロップのタイミング図
S
R
Q
H
S
L
H
R
L
H
L
不定
Q
不定
L
L
H
L
H
L
不定
不定
不定
不定
H
H
Q
H
不定
Q
不定
時間
S
VDD
R
VDD
Q
L
保
持
セ保セ保リ禁
ッ持ッ持セ止
ト
ト
ッ
ト
保
持
セ保時間
ッ持
ト
電源VDDを加えた直後は，Qは不定
(0, 1 どちらかだが，どちらになって
いるかは，観測しないとわからない）
22
SR-FF
NORの代わりに，NANDゲートを以下のように二つ使っても，同様
にFFを作れる（ただし，入力が負論理になる）
0
0 1
1 1
1
0
又は
1
S
R
1 1
0 0
Q
Q
S
0
0
1
1
R Q Q
0 1 1
1 1 0
0 0 1
1 前の状態
0
1
禁止状態
セット
リセット
23
まとめ
１ビットの信号を記憶するしくみ
２つのNOTゲートでループを作る
ゲート容量に電荷を蓄え，0, 1を保持
2個のNOTゲートで，電荷の漏れを補う
出力が0, 1の２種類の安定状態を持つ
SRフリップフロップ
出力Qを1（セットS）, 0(リセットR）でき、値を保持
他のFFの基本
24

Download Report