明星大学情報学科 2010年度後期コンピュータ設計論第３回 CPUの役割と仕組み１ CPUの仲間、命令形態、外部との接続 @ DENGINEER 本日のメニュー１．CPUとその仲間２．CPUの役割３．CPUの命令形態４．CPUと外部との接続１．CPUとその仲間（１） CPU（Central Processing Unit）中央演算処理装置 40ピン DIPパッケージ Z80 CPU（ザイログ社）１．CPUとその仲間（２） CPU（Central Processing Unit） Core i7（インテル社） 1366ピン LGAパッケージ１．CPUとその仲間（３）ワンチップマイコン（1chip Micro Computer） CPU、メモリ、入出力 I/Fを内蔵小規模な装置のインテリジェント化に貢献（キーボード、リモコン、家電等）１．CPUとその仲間（４）ワンチップマイコン PICシリーズ（マイクロチップテクノロジー社） 40ピン DIP 18ピン DIP 20ピン SSOP 6ピン SOT-23 １．CPUとその仲間（５） DSP（Digital Signal Processor）信号処理用に乗算、FFT、実数演算、メモリコントロールについて高速処理するように特化している。 CPUの著しい性能向上で、高速性能が押され気味１．CPUとその仲間（６） GPU（Graphics Processing Unit） 3次元グラフィックス用に行列、ベクトル、繰り返しの各演算について、並列処理などで高速処理するように特化している。余剰気味なパワーを活かし、データ処理にも活用されてきている。２．CPUの役割（１）システムの中心となり、演算を主体としてシステムの各要素をコントロールする。ノイマン型アーキテクチャ・プログラム格納方式・逐次制御方式２．CPUの役割（２）ノイマン型アーキテクチャ・プログラム格納方式プログラムをいったん主記憶装置に読み込んで、命令を実行する方式。・逐次制御方式主記憶装置に記憶された命令を１つずつ取り出して解釈し、順に実行する方式。２．CPUの役割（３） CPUの構成 CPU 制御装置演算装置（ALU）入力装置主記憶装置データの流れ制御の流れ補助記憶装置出力装置３．CPUの命令形態（１） CISC （Complicated Instruction Set Computer）複雑な命令セットコンピュータ RISC （ Reduced Instruction Set Computer）縮小した命令セットコンピュータ３．CPUの命令形態（２） CISC と RISC の比較 CISC RISC 機械語命令の実現マイクロプログラムワイヤードロジック機械語命令の種類複雑で便利な命令が多数単純な命令が少数機械語命令の長さ命令により違うすべて同じ長さ演算対象レジスタとメモリレジスタ小さくてすむ大きくなるプログラム容量パイプライン 1つの命令で複雑なことができる実行効率はよくない単純な命令を複数組み合わせる実行効率がよい３．CPUの命令形態（３）機械語命令について・マイクロプログラム論理回路を制御する小さな命令を組み合わせて、機械語命令を実現する・ワイヤードロジック論理回路の結線のみで、機械語命令を実現する４．CPUのと外部との接続（１）信号線の種類・アドレスバス・データバス・制御線４．CPUのと外部との接続（２）アドレスバス対象となるデバイスの場所を特定する信号線アドレス 0 1 2 3 ：：基本的には CPU ⇒ 周辺デバイス単方向のバス 100 101 102 103 ：：データ：： A B C ￥0 ：：４．CPUのと外部との接続（３）データバスデバイス間でデータをやり取りする信号線 CPU ⇔ 周辺デバイス双方向のバスアドレス 0 1 2 3 ：： 100 101 102 103 ：：データ：： A B C ￥0 ：：４．CPUのと外部との接続（４）制御線各デバイスの様々なコントロールをするための信号線機能ごとに独立した専用の信号線 Z80CPUでの例４．CPUのと外部との接続（５）主な制御線・クロック・・・動作のペースメーカ・リセット・・・システムの初期化・読み出し・・・周辺デバイス ⇒ CPU ・書き込み・・・CPU ⇒ 周辺デバイス・メモリリクエスト・・・メモリへのアクセス・I/Oリクエスト・・・ I/O へのアクセス４．CPUのと外部との接続（６）バス接続バス（BUS）・・・乗り合い信号線を共有して使えるようにする仕組み複数のデバイスを扱うとしても、逐次制御方式の原則から、同時にやり取りするのは１つだけ共通化できるところをまとめて、資源の有効利用４．CPUのと外部との接続（６）バス接続をしない場合 CPU ROM RAM ４．CPUのと外部との接続（６）バス接続をした場合 CPU ROM RAM ４．CPUのと外部との接続（７）３-State Gate ３つの状態がある出力信号線を共有して使えるようにする仕組み H レベル OFF L レベル４．CPUのと外部との接続（８）３-State Gate にしないと。。。出力どうしがショートしてしまう！４．CPUのと外部との接続（９）３-State Gate を使うと。。。 OFF 基本は出力が OFF ４．CPUのと外部との接続（９）３-State Gate を使うと。。。 H レベル左のデバイスが H を出力するとバスは H ４．CPUのと外部との接続（９）３-State Gate を使うと。。。 OFF 用事が済んだら OFF に戻す４．CPUのと外部との接続（９）３-State Gate を使うと。。。 L レベル右のデバイスが L を出力するとバスは L ４．CPUのと外部との接続（10）制御信号のタイミングクロック信号４．CPUのと外部との接続（10）制御信号のタイミングアドレスバス信号４．CPUのと外部との接続（10）制御信号のタイミングメモリリクエスト信号４．CPUのと外部との接続（10）制御信号のタイミング読み出し信号４．CPUのと外部との接続（10）制御信号のタイミング書き込み信号４．CPUのと外部との接続（10）制御信号のタイミングデータバス信号４．CPUのと外部との接続（10）制御信号のタイミングウェイト信号（デバイス側が必要に応じて発行）４．CPUのと外部との接続（10）制御信号のタイミング OFF状態（HでもLでもない）４．CPUのと外部との接続（10）制御信号のタイミングこのタイミングで、 CPUがデータを読み出す RDを受け、メモリがデータバスにデータを出す４．CPUのと外部との接続（10）制御信号のタイミング WRの立ち上がりで、メモリにデータを書き込む CPUが、データバスにデータを出す @