316 -M/R Versión 1 SEMANA 18 1era. Prueba Parcial 1/2 LAPSO 2015-1 UNIVERSIDAD NACIONAL ABIERTA VICERRECTORADO ACADÉMICO ÁREA INGENIERÍA MODELO DE RESPUESTA ASIGNATURA: MICROPROCESADORES MOMENTO: PRIMERA PRUEBA PARCIAL CÓDIGO: VERSIÓN: 316 01 FECHA DE APLICACIÓN: 02/05/2015 MOD. I, UND. 1, OBJ. 1 Criterio de Dominio 1/1 1. Para realizar cada una de las tareas se debe utilizar la instrucción MOV, tal como se muestra a continuación: a) MOV b) MOV c) MOV d) MOV EDX,EBX CL,BL BX,SI AX,DS Criterio de corrección: El objetivo será logrado por el estudiante si la respuesta es equivalente a la del modelo. MOD. I, UND. 2, OBJ. 2 Criterio de Dominio 1/1 2. En la siguiente página se presenta en forma gráfica la conexión de los dispositivos RAMs al microprocesador: Especialista: Olga Rodríguez Ingeniería de Sistemas Evaluador: Sandra Sánchez 316 -M/R Bus de Direcciones Versión 1 SEMANA 18 a0 a1 a2 a3 1era. Prueba Parcial 2/2 LAPSO 2015-1 A0 D0 A1 RAM D1 (16X4 bits) A2 D2 A3 D3 R/W d0 d1 d2 Bus de Datos d3 CS a4 a0 A0 D0 a1 a2 A1 RAM D1 (16X4 bits) A2 D2 a3 A3 D3 R/W d0 d1 d2 d3 CS Línea de lectura Línea de escritura Criterio de Corrección: La respuesta del estudiante debe dar un diagrama de conexión equivalente al del modelo presentado que satisfaga las especificaciones dadas en el planteamiento o pregunta. MOD. I, UND. 3 OBJ. 3 Criterio de Dominio 1/1 3. En el proceso de DMA, se requiere de un sólo ciclo de bus para transferir un byte de dato, comparado con dos ciclos de bus para una transferencia controlada por CPU, más el tiempo gastado en el ciclo de escrutinio Criterio de corrección: El objetivo será logrado por el estudiante si la respuesta del estudiante es equivalente a la del modelo y está debidamente razonada. FIN DEL MODELO Especialista: Olga Rodríguez Ingeniería de Sistemas Evaluador: Sandra Sánchez
© Copyright 2024 ExpyDoc
