Práctica 7: Flip-flops I: Cerrojo R-S, flip-flop J-K, y flip

1121061 Laboratorio de Dise˜
no L´
ogico
1
Pr´
actica 7: Flip-flops I: Cerrojo R-S, flip-flop J-K, y flip-flop D
Nombre:
Fecha:
Matr´ıcula:
Objetivos
1.
2.
3.
4.
Estudiar la operaci´
on del cerrojo R-S implementado con compuertas NOR.
Estudiar la operaci´
on del cerrojo R-S implementado con compuertas NAND.
Familiarizarse con el uso del CI 74LS76, y comprobar su funcionamiento como un flip-flop J-K.
Familiarizarse con el uso del CI 7474, y comprobar su funcionamiento como un flip-flop D.
Equipo
Componentes
2 CI 7400
2 CI 7402
1 CI 74LS74A
1 CI 74LS76
2 Interruptores de bot´
on normalmente cerrados
2 Interruptores de bot´
on normalmente abiertos
Interruptores tipo DIP
2 LEDs
Instrumentos de medici´
on
Fuente de poder regulada de 0 - 5V
Generador de se˜
nales
Osciloscopio
Introducci´
on
Hasta el momento, las pr´
acticas realizadas se han enfocado en la operaci´on de circuitos combinacionales
basados en compuertas l´
ogicas. Recuerde que la salida de un circuito combinacional responde u
´nicamente
a cambios en sus entradas, y que si estas son desconectadas, el estado actual de la salida no se mantiene.
En esta pr´actica se presentar´
an dispositivos capaces de mantener el estado de la salida incluso si sus
salidas son desconectadas. Dichos dispositivos son referidos como elementos de memoria. Los elementos
de memoria m´as populares, y el objeto de estudio de esta pr´actica, son los flip-flops. Los circuitos con
retroalimentaci´on conocidos como cerrojos son la base de dise˜
no para los flip-flops, es por ello que se
estudiar´a su comportamiento al inicio de la pr´actica.
Cerrojo R-S. El cerrojo R-S es la base de dise˜
no para la mayor´ıa de los flip-flops. Dos tipos de cerrojo
R-S ser´an estudiados en esta pr´
actica: (1) Cerrojo R-S basado en compuertas NAND y (2) cerrojo R-S
basado en compuertas NOR. Los niveles de entrada a estos circuitos determinan el estado de su salida. El
cerrojo R-S no posee una entrada de reloj, por lo que se dice que opera as´ıncronamente.
por Eduardo Rodr´ıguez Mart´ınez
1121061 Laboratorio de Dise˜
no L´
ogico
S
R
1
2
2
Q
Q
S
0
1
0
1
R
0
0
1
1
Q(t + 1)
Q(t)
1
0
?
Figura 1: Cerrojo R-S implementado con compuertas NOR.
Flip-flop J-K. El flip-flop J-K elimina la condici´on prohibida presentada en el cerrojo R-S, y en su lugar
se presenta el estado de inversi´
on de la salida. Normalmente, un flip-flop puede ser operado s´ıncronamente
dado que sus entradas J y K necesitan de un cambio en la entrada de reloj para provocar un cambio a
la salida Q. Un flip-flop J-K tambi´en puede ser operado as´ıncronamente mediante sus entradas C y P .
Cuando la entrada C es ’0’ l´
ogico, la salida Q es forzada a ’0’ l´ogico sin esperar al cambio de la entrada
de reloj. De forma similar, cuando P es ’0’ l´ogico, el estado de Q cambiar´a inmediatamente a ’1’ l´
ogico.
Observe que la condici´
on P =’0’ y C =’0’ est´a prohibida.
Flip-flop D. El flip-flop D es un flip-flop J-K con un inversor entre las entradas J y K. Esto provoca
que el estado de la salida cambie junto con la u
´nica entrada s´ıncrona. Como el flip-flop J-K, el flip-flop D
tambi´en posee entradas C y P para su operaci´on as´ıncrona.
Desarrollo
1. Cerrojo R-S basado en compuertas NOR. Estudie cuidadosamente y construya el circuito mostrado
en la Figura 1. Conecte un interruptor de bot´on normalmente abierto a la entrada R, y otro a la
entrada S del circuito. Despliegue el estado de las salidas Q y Q usando dos LEDs debidamente
polarizados. Antes de alimentar su circuito con la fuente regulada de voltaje, pida a su instructor
verificar su dise˜
no.
2. Encienda la fuente regulada de voltaje que alimenta a su circuito. Anote el estado de ambos LEDs:
Q=
;Q=
.
Es imposible predecir el estado de un cerrojo cuando se enciende, por lo tanto, los valores que usted
anot´o son aleatorios.
Limpie la salida Q presionando moment´aneamente el bot´on conectado a la entrada R. Este paso no
tendr´a ning´
un efecto en el circuito si la salida Q ya se encuentra en ’0’ l´ogico.
3. Presione moment´
aneamente el bot´
on conectado a S, observe y anote el cambio en las salidas del
circuito: Q =
;Q=
.
Note que el soltar el bot´
on no hace que Q cambie de estado. ¿Porque sucede esto?
.
Ahora pulse de nuevo el bot´
on conectado a S. ¿Que efecto provoc´o en las salidas del circuito?
.
4. Pulse el bot´
on conectado a R, y observe que Q vuelve a ser ’0’ y se mantiene en este estado incluso
tras haber soltado el bot´
on.
5. Alterne el pulsar el bot´
on conectado a S y R varias veces. Observe que las salidas siempre se
encuentran es estados opuestos.
6. Mantenga presionados al mismo tiempo los botones de S y R. Observe que ambas salidas se encuentran en ’0’ l´
ogico. Suelte los botones y observe el estado de las salidas. ¿Se mantienen ambas en ’0’
por Eduardo Rodr´ıguez Mart´ınez
1121061 Laboratorio de Dise˜
no L´
ogico
S
R
1
2
3
Q
Q
S
0
1
0
1
R
0
0
1
1
Q(t + 1)
?
0
1
Q(t)
Figura 2: Cerrojo R-S implementado con compuertas NAND.
7.
8.
9.
10.
11.
l´ogico?
.
Ahora pulse simultaneamente ambos botones repetidamente y observe los efectos que esto produce
en las salidas. Si usted continua por un tiempo prolongado, probablemente llegar´a a observar valores
aleatorios a las salidas. Esto se debe a que la respuesta del circuito a esta condici´on de entrada es
impredecible.
Cerrojo R-S basado en compuertas NAND: Estudie cuidadosamente y construya el circuito mostrado
en la Figura 2. Conecte un interruptor de bot´on normalmente cerrado a la entrada R, y otro a la
entrada S del circuito. Despliegue el estado de las salidas Q y Q usando dos LEDs debidamente
polarizados. Antes de alimentar su circuito con la fuente regulada de voltaje, pida a su instructor
verificar su dise˜
no.
Encienda la fuente regulada de voltaje que alimenta a su circuito. Pulse el bot´on conectado a S y
verifique que la salida Q cambia a ’1’ l´ogico y Q a ’0’ l´ogico. Ahora pulse el bot´on conectado a R y
observe que la salida del cerrojo es ’0’ l´ogico y se mantiene en este estado incluso despu´es de haber
soltado el bot´
on.
Alterne el pulsar el bot´
on conectado a S y R varias veces. Observe que las salidas siempre se
encuentran es estados opuestos.
Pulse simultaneamente los botones conectados a R y S y observe los cambios producidos en las
salidas.
Flip-flop J-K – CI 74LS76: Obtenga y estudie la hoja de especificaciones del CI 74LS76. Observe que
la entrada correspondiente al reloj se caracteriza por una peque˜
na punta de flecha dentro del bloque
que representa el CI. Tambi´en observe que existe una burbuja a la entrada del reloj. La peque˜
na
punta de flecha indica que el circuito es sensitivo solo a las transiciones del reloj, y la burbuja indica
inversi´on. Por lo tanto, el CI 74LS76 es un dispositivo con captura en el flanco negativo del reloj.
Dibuje la distribuci´
on de patillas del 74LS76:
Monte el 74LS76 en su tablilla de prototipos y realice las siguientes conexiones:
por Eduardo Rodr´ıguez Mart´ınez
1121061 Laboratorio de Dise˜
no L´
ogico
a)
b)
c)
d)
e)
Conecte
Conecte
Conecte
Conecte
Conecte
4
la patilla 5 (Vcc) y 2 (P ) a +5V, y la patilla 13 a GND.
dos interruptores tipo DIP a las patillas 16 (K) y 4 (J).
un interruptor de bot´
on normalmente abierto a la patilla 1 (Clk o Reloj).
un interruptor de bot´
on normalmente cerrado a la patilla 3 (C).
dos LEDs debidamente polarizados a las patillas 15 (Q) y 14 (Q).
Encienda la fuente regulada de voltaje que alimenta a su circuito y observe el estado de las salidas Q
y Q. Si Q =’1’, pulse moment´
aneamente el bot´on conectado a C. Observe que esta entrada es activa
en bajo, y limpia el flip-flop inmediatamente sin necesidad de esperar por el cambio de la se˜
nal de
reloj.
12. Operaci´
on s´ıncrona del 74LS76: En este paso, usted observar´a que las entradas J y K pueden
ser usadas para cambiar el estado de la salida del flip-flop. Tambi´en observar´a que para que estas
entradas afecten el estado de la salida, se deber´a aplicar un pulso en la entrada del reloj. Por esta
raz´on, las entradas J, K, y Clk son llamadas entradas s´ıncronas. Realice los siguientes pasos para
comprobar lo anteriormente expuesto:
a) Cambie el estado de los interruptores conectados a J y K. Observe que la salida Q permanece
sin cambios.
b) Cierre los interruptores conectados a J y K, y aplique un pulso de transici´on positiva a Clk,
presionando el bot´
on conectado a la patilla 1. ¿Que es lo que ocurre con la salida Q?
.
c) Repita el inciso 12b usando un pulso de transici´on negativa. Este pulso se genera al soltar el
. Esto prueba que el flip-flop solo
bot´on conectado a Clk. ¿Que le ocurre a la salida Q?
responde a transiciones negativas. Aplique algunos pulsos adicionales a la entrada de reloj.
Anote sus observaciones
.
d ) Si Q =’0’, pulse el bot´
on conectado a Clk para obtener Q =’1’. Abra los dos interruptores
conectados a J y K, y observe que Q permanece en el mismo estado. Pulse el bot´on conectado
a Clk. ¿Que le ocurre a Q?
.
e) Cierre el interruptor asociado a K y observe que Q mantiene su estado. Pulse el bot´on conectado
.
a Clk. ¿Que le ocurre a Q?
Aplique pulsos adicionales a la entrada Clk, y observe que Q permanece en ’0’ l´ogico.
f ) Cambie J a ’1’ y despu´es a ’0’, y observe que Q no cambia. Pulse el bot´on conectado a Clk.
Deber´
a observar que Q permanece en ’0’. Esto prueba que el estado de las entradas J y K
presentes al momento de la transici´
on del reloj son los que afectan la salida del flip-flop.
g) Abra el interruptor conectado a K y cierre el que esta conectado a J. Observe que Q no cambia.
Aplique un pulso de reloj y observe que Q cambia a ’1’. Aplique pulsos adicionales a la entrada
de reloj. ¿Que le sucede a Q?
.
13. Remplace el interruptor de bot´
on de la entrada de reloj con la salida del generador de se˜
nales.
Configure el generador de se˜
nales para obtener un pulso cuadrado de 1 MHz (o la frecuencia m´
as
cercana). Conecte el osciloscopio para observar la se˜
nal de reloj y la salida Q. Dibuje las formas de
onda desplegadas en el osciloscopio en el espacio provisto en la Figura 3.
Verifique que el flip-flop cambia de estado solo en las transiciones negativas. ¿Cual es la frecuencia
de la forma de onda en Q?
.
14. Operaci´
on as´ıncrona del CI 74LS76: Las entradas P y C son entradas as´ıncronas que operan independientemente de las entradas s´ıncronas (J, K, y Clk). Estas entradas son frecuentemente etiquetadas
onimos vienen del ingl´es Preset y Clear. La barra superior indica que
como P RE y CLR. Estos acr´
estas entradas son activas en bajo. Las entradas as´ıncronas tienen prioridad sobre las entradas s´ıncronas. Verifique lo anterior manteniendo presionado el bot´on conectado a la entrada C y observando
por Eduardo Rodr´ıguez Mart´ınez
1121061 Laboratorio de Dise˜
no L´
ogico
5
Amplitud (V)
Reloj
5
2,5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
9
10
11
12
13
14
15
Tiempo (µs)
Amplitud (V)
Q
5
2,5
1
2
3
4
5
6
7
8
Tiempo (µs)
Figura 3: Diagrama de tiempos para flip-flop J-K
que las salida del flip-flop deja de conmutar aunque se sigan aplicando pulsos de reloj. La salida Q
permanecer´
a en ’0’ l´
ogico hasta el primer pulso de reloj emitido justo despu´es de haber liberado el
bot´on conectado a la entrada C.
15. Desconecte el cable que va de Vcc a una de las terminales del interruptor de bot´on conectado a P ,
momentaneamente conecte este cable a GND. Usted deber´a observar que la salida del flip-flop deja
de conmutar y permanece en ’1’ l´
ogico mientras P permanezca en ’0’ l´ogico.
16. Flip-flop D – CI 74LS74A: Obtenga la hoja de especificaciones del CI 74LS74A y dibuje su diagrama
de distribuci´
on de patillas.
El CI 74LS74A tiene dos flip-flops tipo D independientes con captura en el flanco-positivo del reloj,
y entradas independientes de reloj Clk, preset P y restablecimiento C.
Monte el CI 74LS74A en su tablilla de prototipos, y realice las siguientes conexiones en uno de los
flip-flops:
a) Conecte las patillas 14 (Vcc) y 4 (S) a +5V, y la patilla 7 (GND) a tierra.
b) Conecte un interruptor del conjunto DIP a la patilla 2 (D).
por Eduardo Rodr´ıguez Mart´ınez
1121061 Laboratorio de Dise˜
no L´
ogico
6
c) Conecte un interruptor de bot´
on normalmente cerrado a la patilla 3 (Clk), y otro a la patilla
1 (C).
d ) Conecte LEDs debidamente polarizados a las patillas 5 (Q) y 6 (Q).
17. Operaci´
on as´ıncrona del 74LS74A: Alimente su circuito con la fuente de voltaje regulada y observe
el estado de la salida Q. Note que esta salida no cambia cuando conmuta el estado de la entrada D.
Esto se debe a que la entrada D es s´ıncrona y opera solo en los cambios de la entrada de reloj.
Ponga la salida Q a ’0’ l´
ogico pulsando el bot´on conectado a C. Cambie el valor de la entrada D
a ’1’ l´ogico, y aplique una transici´
on negativa en la entrada del reloj. La transici´on negativa en la
entrada del reloj se genera manteniendo presionado el bot´on conectado a Clk. ¿Que es lo que sucede
con Q?
.
Ahora aplique una transici´
on positiva liberando el bot´on conectado a Clk. Anote sus observaciones:
.
Esto prueba que el flip-flop solo responde a transiciones positivas de la entrada de reloj.
Cambie el estado de la entrada D a ’0’ l´ogico y pulse el bot´on conectado a Clk. Esto deber´a cambiar
el estado de la salida Q a ’0’ l´
ogico.
18. Operaci´
on as´ıncrona del CI 74LS74A: Verifique lo siguiente para ambas entradas P y C:
a) Las entradas son activas en bajo y no requieren de un pulso de reloj para cambiar el estado de
las salidas.
b) Las entradas as´ıncronas tienen prioridad sobre las entradas s´ıncronas.
19. Repaso: Aqu´ı concluye esta pr´
actica. Para probar su entendimiento de los conceptos demostrados en
esta pr´actica, complete las siguientes preguntas:
a) Las salida Q de la implementaci´
on del cerrojo R-S con compuertas NAND puede cambiar de ’0’
a ’1’ solo cuando S = y R = ; la misma salida pero en la implementaci´on con compuertas
NOR puede cambiar de ’0’ a ’1’ solo cuando S = y R = .
b) La condici´
on para mandar la salida Q a ’0’, para el circuito de la Figura 2, es que S = y R =
. La misma condici´
on para el circuito de la Figura 1 se cumple cuando S = y R = .
del reloj.
c) Las entradas J y K en un CI 74LS76 afectan las salidas Q y Q en el
y son [dependientes — independ ) Las entradas C y P en un CI 74LS76 son entradas activas
dientes] de la entrada de reloj.
e) La entrada D en un CI 74LS74A es transferida a la salida Q en el
de reloj.
por Eduardo Rodr´ıguez Mart´ınez

Download Report